存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理

1、第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理1 6.1 存儲(chǔ)器的分類和主要性能指標(biāo)存儲(chǔ)器的分類和主要性能指標(biāo) 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備。它用來存放存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備。它用來存放計(jì)算機(jī)的程序指令、要處理的數(shù)據(jù)、運(yùn)算結(jié)果以計(jì)算機(jī)的程序指令、要處理的數(shù)據(jù)、運(yùn)算結(jié)果以及各種需要計(jì)算機(jī)保存的信息，是計(jì)算機(jī)中不可及各種需要計(jì)算機(jī)保存的信息，是計(jì)算機(jī)中不可缺少的一個(gè)重要組成部分。缺少的一個(gè)重要組成部分。1、存儲(chǔ)器的分類、存儲(chǔ)器的分類（1 1）按存儲(chǔ)器與中央處理器的關(guān)系分按存儲(chǔ)器與中央處理器的關(guān)系分l內(nèi)部存儲(chǔ)器內(nèi)部存儲(chǔ)器l外部存儲(chǔ)器外部存儲(chǔ)器第第6 6章章

2、 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院2 作用作用:保存正在執(zhí)行的程序和數(shù)據(jù)保存正在執(zhí)行的程序和數(shù)據(jù); 掩膜型掩膜型ROM 主存儲(chǔ)器主存儲(chǔ)器 可一次編程可一次編程PROM (內(nèi)存內(nèi)存) ROM 紫外線擦除的紫外線擦除的 EPROM 電可擦除的電可擦除的EEPROM微型計(jì)算機(jī)微型計(jì)算機(jī) 元件元件: 快擦型快擦型Flash MEM的存儲(chǔ)器由的存儲(chǔ)器由 靜態(tài)靜態(tài)RAM RAM 動(dòng)態(tài)動(dòng)態(tài)RAM 作用：保存主存的副本或暫時(shí)不執(zhí)行的作用：保存主存的副本或暫時(shí)不執(zhí)行的 輔助存儲(chǔ)器輔助存儲(chǔ)器 程序和數(shù)據(jù)；程序和數(shù)據(jù)； （外存）外存） 軟軟/硬磁盤硬磁盤

3、介質(zhì)：介質(zhì)： 光盤光盤 磁帶等磁帶等第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院3（2 2）按存儲(chǔ)介質(zhì)劃分）按存儲(chǔ)介質(zhì)劃分 l磁芯存儲(chǔ)器磁芯存儲(chǔ)器l半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器l磁泡存儲(chǔ)器磁泡存儲(chǔ)器l磁表面存儲(chǔ)器磁表面存儲(chǔ)器l激光存儲(chǔ)器等激光存儲(chǔ)器等本章主要講授半導(dǎo)體存儲(chǔ)器。本章主要講授半導(dǎo)體存儲(chǔ)器。 在微型計(jì)算機(jī)中，半導(dǎo)體存儲(chǔ)器主要作為在微型計(jì)算機(jī)中，半導(dǎo)體存儲(chǔ)器主要作為內(nèi)存儲(chǔ)器使用。內(nèi)存儲(chǔ)器使用。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院4半導(dǎo)體存儲(chǔ)器的分類：半導(dǎo)體

4、存儲(chǔ)器的分類： 按工作方式分按工作方式分 按制造工藝分按制造工藝分 按存儲(chǔ)機(jī)理分按存儲(chǔ)機(jī)理分 雙極型雙極型RAMRAM 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器 靜態(tài)讀寫存儲(chǔ)器靜態(tài)讀寫存儲(chǔ)器(SRAM)(SRAM) （RAMRAM） 金屬氧化物型金屬氧化物型 （MOSMOS）RAMRAM 動(dòng)態(tài)讀寫存儲(chǔ)器（動(dòng)態(tài)讀寫存儲(chǔ)器（DRAMDRAM） ROMROM PROM PROM 只讀存儲(chǔ)器只讀存儲(chǔ)器 EPROMEPROM （R0MR0M） E E2 2PROMPROM 閃速閃速E E2 2PROMPROM（FLASHFLASH）第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理

5、西南大學(xué)電子信息工程學(xué)院5 表示一個(gè)計(jì)算機(jī)系統(tǒng)內(nèi)存儲(chǔ)器存儲(chǔ)數(shù)據(jù)多少的指標(biāo)。表示一個(gè)計(jì)算機(jī)系統(tǒng)內(nèi)存儲(chǔ)器存儲(chǔ)數(shù)據(jù)多少的指標(biāo)。 存儲(chǔ)容量存儲(chǔ)容量=字?jǐn)?shù)字?jǐn)?shù) 字長字長注意：注意：以字節(jié)為單位。以字節(jié)為單位。內(nèi)存容量與內(nèi)存空間的區(qū)別內(nèi)存容量與內(nèi)存空間的區(qū)別內(nèi)存容量：若某微機(jī)配置內(nèi)存容量：若某微機(jī)配置2 2條條128MB128MB的的SDRAMSDRAM內(nèi)存條，內(nèi)存條， 則其內(nèi)存容量為則其內(nèi)存容量為256MB256MB。內(nèi)存空間：又稱為存儲(chǔ)空間、尋址范圍，是指微機(jī)的尋址內(nèi)存空間：又稱為存儲(chǔ)空間、尋址范圍，是指微機(jī)的尋址 能力，與能力，與CPUCPU被使用的地址總線寬度有關(guān)被使用的地址總線寬度有關(guān) 。第第6

6、 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院6芯片容量芯片容量 是指一片存儲(chǔ)器芯片所具有的存儲(chǔ)容量。是指一片存儲(chǔ)器芯片所具有的存儲(chǔ)容量。例如：例如： SRAM SRAM芯片芯片62646264的容量為的容量為8K8K8bit8bit，即它有，即它有8K8K個(gè)個(gè)單元，每個(gè)單元存儲(chǔ)單元，每個(gè)單元存儲(chǔ)8 8位（一個(gè)字節(jié)）二進(jìn)制數(shù)據(jù)。位（一個(gè)字節(jié)）二進(jìn)制數(shù)據(jù)。 DRAM DRAM芯片芯片NMC4l256NMC4l256的容量為的容量為256K256Klbitlbit，即它，即它有有256K256K個(gè)單元，每個(gè)單元存儲(chǔ)個(gè)單元，每個(gè)單元存儲(chǔ)1 1位

7、二進(jìn)制數(shù)據(jù)。位二進(jìn)制數(shù)據(jù)。最大存取時(shí)間最大存取時(shí)間 內(nèi)存儲(chǔ)器從接收尋找存儲(chǔ)單元的地址碼開始，內(nèi)存儲(chǔ)器從接收尋找存儲(chǔ)單元的地址碼開始，到它取出或存入數(shù)碼為止所需要的最長時(shí)間。到它取出或存入數(shù)碼為止所需要的最長時(shí)間。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院7功耗功耗 包括包括“維持功耗維持功耗”和和“操作功耗操作功耗”兩種。兩種。可靠性可靠性 一般指存儲(chǔ)器對(duì)電磁場及溫度等變化的抗干一般指存儲(chǔ)器對(duì)電磁場及溫度等變化的抗干擾能力。通常用擾能力。通常用“平均無故障時(shí)間平均無故障時(shí)間”來表示。來表示。 目前所用的半導(dǎo)體存儲(chǔ)器芯片的平均故障

8、間目前所用的半導(dǎo)體存儲(chǔ)器芯片的平均故障間隔時(shí)間（隔時(shí)間（MTBF）約為）約為5l06l108小時(shí)左右。小時(shí)左右。 第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院8集成度集成度 每片存儲(chǔ)器芯片上集成的基本存儲(chǔ)單元的個(gè)數(shù)。每片存儲(chǔ)器芯片上集成的基本存儲(chǔ)單元的個(gè)數(shù)。 常用存儲(chǔ)器芯片有：常用存儲(chǔ)器芯片有： 1K位位/片，片， 如：如：Intel 2115A (1K1);16K位位/片，如：片，如：MCM2167H35L(16K1);64K位位/片，如：片，如： MCM62L67-35L(64K1);256K位位/片，如：片，如： MCM62

9、05NJ17(32K8);第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院96.2 半導(dǎo)體存儲(chǔ)器件半導(dǎo)體存儲(chǔ)器件只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM） ROM具有掉電后信息不會(huì)丟失的特點(diǎn)，一般用于存放具有掉電后信息不會(huì)丟失的特點(diǎn)，一般用于存放固定的程序和數(shù)據(jù)等。如監(jiān)控程序、固定的程序和數(shù)據(jù)等。如監(jiān)控程序、BIOS程序、字庫等。程序、字庫等。 ROM的結(jié)構(gòu)和特點(diǎn)的結(jié)構(gòu)和特點(diǎn) 第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院10 薄柵氧化層的薄柵氧化層的管子為正常開啟管子為正常開啟 厚

10、柵氧化層的厚柵氧化層的管子為高開啟管子為高開啟 ROM ROM的分類的分類 按生產(chǎn)工藝和工作特性分為：按生產(chǎn)工藝和工作特性分為：掩膜編程的掩膜編程的ROMROM（Mask Programmed ROMMask Programmed ROM）例如：采用例如：采用“并聯(lián)單元陣列并聯(lián)單元陣列”的掩膜的掩膜ROMROM第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院11可編程只讀存儲(chǔ)器（可編程只讀存儲(chǔ)器（Programmable ROMProgrammable ROM） 有有“熔斷絲型熔斷絲型”和和“PNPN結(jié)擊穿型結(jié)擊穿型”兩種。用戶可以對(duì)

11、其一次兩種。用戶可以對(duì)其一次性編程，重復(fù)讀出。性編程，重復(fù)讀出。 熔斷絲型熔斷絲型PROMPROM是以是以熔絲的接通或斷開來熔絲的接通或斷開來表示存儲(chǔ)信息是表示存儲(chǔ)信息是“1/01/0”。例如：例如： 熔斷絲型熔斷絲型8 84ROM4ROM第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院12可擦可編程只讀存儲(chǔ)器（可擦可編程只讀存儲(chǔ)器（EPROM）EPROM 2732 4K8EPROM 27C020 256K8第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院13可電擦除只讀存儲(chǔ)

12、器（可電擦除只讀存儲(chǔ)器（E2PROM） E2PROM 有多種電路有多種電路結(jié)構(gòu)。右圖為結(jié)構(gòu)。右圖為Flotox結(jié)結(jié)構(gòu)的構(gòu)的E2PROM結(jié)構(gòu)剖面結(jié)構(gòu)剖面圖。圖。 厚度厚度200埃，在場埃，在場強(qiáng)強(qiáng)107V/cm時(shí)，下漏與時(shí)，下漏與浮柵之間可以進(jìn)行雙向浮柵之間可以進(jìn)行雙向電子運(yùn)動(dòng)，實(shí)現(xiàn)對(duì)單元電子運(yùn)動(dòng)，實(shí)現(xiàn)對(duì)單元的擦和寫。的擦和寫。例如：例如：Intel 2816 E2PROM 容量為容量為 2K8Flotox E2PROM的單元電路的單元電路第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院14快擦除讀寫存儲(chǔ)器快擦除讀寫存儲(chǔ)器（Flash

13、Memory) 寫入速度類似于寫入速度類似于RAM，掉電后內(nèi)容又不丟失的一掉電后內(nèi)容又不丟失的一種新型種新型EPROM。Intel 公司的公司的Flash Memory： 28F001BX (1Mb); 28F200BX (2Mb); 28F400BX (4Mb); 28F008SA (8Mb);Flash Memory的主要應(yīng)用：的主要應(yīng)用：l作為代碼存儲(chǔ)器；作為代碼存儲(chǔ)器；l作為固態(tài)大容量存儲(chǔ)器；作為固態(tài)大容量存儲(chǔ)器；l用作固態(tài)盤。用作固態(tài)盤。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院15 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM

14、 RAM主要用來存放當(dāng)前運(yùn)行的程序、各種輸入主要用來存放當(dāng)前運(yùn)行的程序、各種輸入/輸出數(shù)輸出數(shù)據(jù)、中間運(yùn)算結(jié)果及堆棧等，其內(nèi)容可隨時(shí)讀出、寫入或修據(jù)、中間運(yùn)算結(jié)果及堆棧等，其內(nèi)容可隨時(shí)讀出、寫入或修改，掉電后內(nèi)容會(huì)全部丟失。改，掉電后內(nèi)容會(huì)全部丟失。 SRAM的基本結(jié)構(gòu)的基本結(jié)構(gòu)第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院16實(shí)用靜態(tài)存儲(chǔ)器芯片舉例實(shí)用靜態(tài)存儲(chǔ)器芯片舉例 6264 6264芯片是芯片是8K8K8bit8bit的的CMOS SRAMCMOS SRAM靜態(tài)存儲(chǔ)器。靜態(tài)存儲(chǔ)器。 62646264存儲(chǔ)芯片的引線及其功能存儲(chǔ)

15、芯片的引線及其功能第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院17 SRAM 6264操作時(shí)序圖操作時(shí)序圖 寫操作時(shí)序圖寫操作時(shí)序圖 讀操作時(shí)序圖讀操作時(shí)序圖 第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院186264在在8088系統(tǒng)中的應(yīng)用系統(tǒng)中的應(yīng)用6264的全地址譯碼連接圖的全地址譯碼連接圖 用用138譯碼器實(shí)現(xiàn)全地址譯碼連接譯碼器實(shí)現(xiàn)全地址譯碼連接 第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院196

16、264芯片在上述系統(tǒng)中的地址范圍：芯片在上述系統(tǒng)中的地址范圍： A19A18A17A16A15A14A13A12A11A0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1所以該所以該6264芯片的地址范圍為芯片的地址范圍為3E000H3FFFFH 第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院206.3 SRAM6.3 SRAM、ROMROM與與CPUCPU的連接方法的連接方法要解決的技術(shù)問題要解決的技術(shù)問題 SRAMSRAM、ROMROM的速度要滿足的速度要滿足CPUCPU的讀的讀/ /寫要求；寫要

17、求； SRAMSRAM、ROMROM的字?jǐn)?shù)和字長要與系統(tǒng)要求一致；的字?jǐn)?shù)和字長要與系統(tǒng)要求一致； 所構(gòu)成的系統(tǒng)存儲(chǔ)器要滿足所構(gòu)成的系統(tǒng)存儲(chǔ)器要滿足CPUCPU自啟動(dòng)和正常運(yùn)行條件。自啟動(dòng)和正常運(yùn)行條件。存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù) 當(dāng)單個(gè)存儲(chǔ)器芯片不能滿足系統(tǒng)字長或存儲(chǔ)單元個(gè)數(shù)當(dāng)單個(gè)存儲(chǔ)器芯片不能滿足系統(tǒng)字長或存儲(chǔ)單元個(gè)數(shù)的要求時(shí)，用多個(gè)存儲(chǔ)芯片的組合來滿足系統(tǒng)存儲(chǔ)的要求時(shí)，用多個(gè)存儲(chǔ)芯片的組合來滿足系統(tǒng)存儲(chǔ)容量的容量的需求。需求。這種組合就稱為存儲(chǔ)器的擴(kuò)展。這種組合就稱為存儲(chǔ)器的擴(kuò)展。 存儲(chǔ)器存儲(chǔ)器擴(kuò)展的幾種方式：擴(kuò)展的幾種方式：位擴(kuò)展位擴(kuò)展 當(dāng)單個(gè)存儲(chǔ)芯片的字長（位數(shù)）不能滿足要求時(shí)，就當(dāng)

18、單個(gè)存儲(chǔ)芯片的字長（位數(shù)）不能滿足要求時(shí)，就需要進(jìn)行位擴(kuò)展。需要進(jìn)行位擴(kuò)展。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院21位擴(kuò)展方法：位擴(kuò)展方法： 將每個(gè)存儲(chǔ)芯片的地址線、控制線將每個(gè)存儲(chǔ)芯片的地址線、控制線 “同名同名”并連并連在一起，數(shù)據(jù)線分別連接至系統(tǒng)數(shù)據(jù)總線的不同位上在一起，數(shù)據(jù)線分別連接至系統(tǒng)數(shù)據(jù)總線的不同位上。例如：例如：用用4K4位的位的SRAM芯片構(gòu)成芯片構(gòu)成4K8位的存儲(chǔ)器。位的存儲(chǔ)器。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院22字?jǐn)U展字?jǐn)U展

19、當(dāng)單片存儲(chǔ)器的字長滿足要求，而存儲(chǔ)單元的當(dāng)單片存儲(chǔ)器的字長滿足要求，而存儲(chǔ)單元的個(gè)數(shù)不能夠時(shí)，就需要進(jìn)行字?jǐn)U展。個(gè)數(shù)不能夠時(shí)，就需要進(jìn)行字?jǐn)U展。字?jǐn)U展方法：字?jǐn)U展方法： 將每個(gè)芯片的地址線、數(shù)據(jù)線和讀將每個(gè)芯片的地址線、數(shù)據(jù)線和讀/寫控制線等寫控制線等按信號(hào)名稱并連在一起，只將選片端分別引到地址按信號(hào)名稱并連在一起，只將選片端分別引到地址譯碼器的不同輸出端，即用片選信號(hào)來區(qū)別各個(gè)芯譯碼器的不同輸出端，即用片選信號(hào)來區(qū)別各個(gè)芯片的地址。片的地址。 第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院23例如：例如： 用兩片用兩片64K8位的

20、位的SRAM芯片構(gòu)成容量為芯片構(gòu)成容量為128KB的存儲(chǔ)器。的存儲(chǔ)器。兩片芯片的地址范圍：兩片芯片的地址范圍：20000H2FFFFH和和30000H3FFFFH。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院24字位擴(kuò)展字位擴(kuò)展 在構(gòu)成一個(gè)實(shí)際的存儲(chǔ)器時(shí)，往往需要同時(shí)進(jìn)行位擴(kuò)展在構(gòu)成一個(gè)實(shí)際的存儲(chǔ)器時(shí)，往往需要同時(shí)進(jìn)行位擴(kuò)展和字?jǐn)U展才能滿足存儲(chǔ)容量的需求。和字?jǐn)U展才能滿足存儲(chǔ)容量的需求。 設(shè)系統(tǒng)存儲(chǔ)器容量為：設(shè)系統(tǒng)存儲(chǔ)器容量為：M MN N位位 使用的存儲(chǔ)器芯片容量為：使用的存儲(chǔ)器芯片容量為：L LK K位位 （L LM, KM,

21、 KN N） 則需要存儲(chǔ)器數(shù)量為：則需要存儲(chǔ)器數(shù)量為：(M(ML)L)(N(NK) K) 片片MN MN 第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院25例如：例如： 用用Intel 2164構(gòu)成容量為構(gòu)成容量為128KB的內(nèi)存。的內(nèi)存。解：解：求所需存儲(chǔ)器芯片數(shù)量求所需存儲(chǔ)器芯片數(shù)量 2164是是64K1位的芯片位的芯片所需的芯片數(shù)為所需的芯片數(shù)為（128/64）（8/1）=16 （片）（片） 地址線的分配地址線的分配尋址（尋址（217=128K）個(gè)內(nèi)存單元至少需要）個(gè)內(nèi)存單元至少需要17位位地址信號(hào)線。其中，尋址地址信號(hào)線。其

22、中，尋址2164內(nèi)部（內(nèi)部（216=64K）需要）需要16位地址信號(hào)（分為行和列），余下的位地址信號(hào)（分為行和列），余下的1根地址線用根地址線用于區(qū)分兩個(gè)于區(qū)分兩個(gè)64KB的存儲(chǔ)模塊。的存儲(chǔ)模塊。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院26畫出邏輯電路圖畫出邏輯電路圖（控制線未畫）（控制線未畫）芯片地址范圍：芯片地址范圍：00000H-0FFFFH和和10000H-1FFFFH第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院27片選信號(hào)的產(chǎn)生方法片選信號(hào)的產(chǎn)生方法 產(chǎn)

23、生片選信號(hào)的方法很多，歸納起來有三種：產(chǎn)生片選信號(hào)的方法很多，歸納起來有三種： （設(shè)該存儲(chǔ)器工作在（設(shè)該存儲(chǔ)器工作在8088CPU系統(tǒng)中）系統(tǒng)中）線選法線選法 用剩余的高位地址線作為片選信號(hào)。用剩余的高位地址線作為片選信號(hào)。 上例中芯片使用地址線上例中芯片使用地址線A0A15，則，則A16A19為剩余的為剩余的高位地址線，都可以作為片選信號(hào)。高位地址線，都可以作為片選信號(hào)。 優(yōu)點(diǎn)：線路簡單，成本低；優(yōu)點(diǎn)：線路簡單，成本低； 缺點(diǎn)：芯片組地址不連續(xù)，容易產(chǎn)生總線沖突。缺點(diǎn)：芯片組地址不連續(xù)，容易產(chǎn)生總線沖突。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南

24、大學(xué)電子信息工程學(xué)院28全譯碼法全譯碼法 用剩余的所有高位地址線經(jīng)譯碼器產(chǎn)生各存儲(chǔ)器芯片的片選用剩余的所有高位地址線經(jīng)譯碼器產(chǎn)生各存儲(chǔ)器芯片的片選信號(hào)，使每一個(gè)存儲(chǔ)器單元在整個(gè)內(nèi)存空間中具有唯一的一個(gè)信號(hào)，使每一個(gè)存儲(chǔ)器單元在整個(gè)內(nèi)存空間中具有唯一的一個(gè)地址。地址。 在上例中，可用高位地址線在上例中，可用高位地址線A16A19，經(jīng)譯碼器產(chǎn)生，經(jīng)譯碼器產(chǎn)生24個(gè)譯個(gè)譯碼輸出，從中選擇碼輸出，從中選擇Y0-Y1作為片選信號(hào)。作為片選信號(hào)。優(yōu)點(diǎn)：優(yōu)點(diǎn)： 每個(gè)存儲(chǔ)單元地址是唯一的，芯片組地址連續(xù)，不會(huì)產(chǎn)生每個(gè)存儲(chǔ)單元地址是唯一的，芯片組地址連續(xù)，不會(huì)產(chǎn)生總線沖突；總線沖突；缺點(diǎn)：缺點(diǎn)： 譯碼電路太復(fù)雜

25、，成本高。譯碼電路太復(fù)雜，成本高。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院29部分地址譯碼法部分地址譯碼法 僅用剩余高位地址線的一部分（而不是全部）譯碼僅用剩余高位地址線的一部分（而不是全部）譯碼產(chǎn)生片選信號(hào)。產(chǎn)生片選信號(hào)。 在上例中，僅用在上例中，僅用A16經(jīng)譯碼器產(chǎn)生經(jīng)譯碼器產(chǎn)生Y0-Y1作為片選信號(hào)。作為片選信號(hào)。優(yōu)點(diǎn)：優(yōu)點(diǎn)： 譯碼電路簡單，且可使芯片組地址連續(xù)，也不會(huì)產(chǎn)生譯碼電路簡單，且可使芯片組地址連續(xù)，也不會(huì)產(chǎn)生總線沖突；總線沖突；缺點(diǎn)：缺點(diǎn)： 每個(gè)存儲(chǔ)單元有多個(gè)重疊地址，但不影響每個(gè)存儲(chǔ)單元有多個(gè)重疊地址，但不影

26、響 正常操作。正常操作。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院30應(yīng)用舉例應(yīng)用舉例 8 8位存儲(chǔ)器接口位存儲(chǔ)器接口 （用于（用于80888088、8018880188的的8 8位數(shù)據(jù)總線）位數(shù)據(jù)總線）例例1 1：用：用UVEPROM 2764UVEPROM 2764和和SRAM 6264SRAM 6264組成組成80888088的內(nèi)存儲(chǔ)器，的內(nèi)存儲(chǔ)器， 要求形成要求形成16KB ROM16KB ROM和和16KB RAM16KB RAM。解：分析解：分析 UVEPROM 2764UVEPROM 2764和和SRAM 6264

27、 SRAM 6264 都是都是8K8K8 8的存儲(chǔ)器；的存儲(chǔ)器； 而系統(tǒng)存儲(chǔ)器都是而系統(tǒng)存儲(chǔ)器都是16KB=16K16KB=16K8 8。 ROMROM和和RAMRAM都只需要進(jìn)行字?jǐn)?shù)擴(kuò)展，各需要都只需要進(jìn)行字?jǐn)?shù)擴(kuò)展，各需要 16K/8K 16K/8K8/8=2 8/8=2 （片）（片） 系統(tǒng)存儲(chǔ)器需要地址線：系統(tǒng)存儲(chǔ)器需要地址線： loglog2 232K=15 (32K=15 (根根) ) 存儲(chǔ)器芯片需要地址線：存儲(chǔ)器芯片需要地址線： loglog2 28K=13 (8K=13 (根根) ) 用用15-13=215-13=2根高位地址線譯碼產(chǎn)生片選信號(hào)線。根高位地址線譯碼產(chǎn)生片選信號(hào)線。第

28、第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院31地址分配地址分配 要考慮要考慮CPUCPU自啟動(dòng)條件，在自啟動(dòng)條件，在80888088系統(tǒng)中存儲(chǔ)器操作時(shí)系統(tǒng)中存儲(chǔ)器操作時(shí)IO/M=0IO/M=0，ROMROM要包含要包含0FFFF0H0FFFF0H單元，正常運(yùn)行時(shí)要用到中斷向量區(qū)單元，正常運(yùn)行時(shí)要用到中斷向量區(qū)0000:0000-0000:003FFH0000:0000-0000:003FFH，所以，所以RAMRAM要包含這個(gè)區(qū)域。要包含這個(gè)區(qū)域。A19 A18 A17 A16 A15 A14 A13 A12 A11A19 A18

29、A17 A16 A15 A14 A13 A12 A11 A0 A0 芯片地址芯片地址 芯片號(hào)芯片號(hào) 0 00 0 0 0 0 0 0 00000H SRAM 1# 0 00000H SRAM 1# 0 00 0 1 1 1 1 1 01FFFH SRAM 1# 1 01FFFH SRAM 1# 0 10 1 0 0 0 0 0 02000H SRAM 2# 0 02000H SRAM 2# 0 10 1 1 1 1 1 1 03FFFH SRAM 2# 1 03FFFH SRAM 2# 1 01 0 0 0 0 0 0 0FC000H ROM 1# 0 0FC000H ROM 1# 1 01

30、0 1 1 1 1 1 0FDFFFH ROM 1# 1 0FDFFFH ROM 1# 1 11 1 0 0 0 0 0 0FE000H ROM 2# 0 0FE000H ROM 2# 1 11 1 1 1 1 1 1 0FFFFFH ROM 2# 1 0FFFFFH ROM 2#第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院32 畫出邏輯電路圖畫出邏輯電路圖第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院33例例2 2：分析：分析P245 P245 圖電路，寫出各存儲(chǔ)器芯

31、片的地址范圍圖電路，寫出各存儲(chǔ)器芯片的地址范圍第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院34按圖寫出譯碼器和各存儲(chǔ)器芯片地址分配按圖寫出譯碼器和各存儲(chǔ)器芯片地址分配 G2B G2A C B A G2B G2A C B A 存儲(chǔ)芯片存儲(chǔ)芯片A19 A18 A17A19 A18 A17 A16 A15A14A16 A15A14 A13 A12 A11 A13 A12 A11 A10A10A0A0 芯片地址芯片地址 芯片號(hào)芯片號(hào)0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 00000H ROM0 0

32、 00000H ROM00 0 0 0 0 0 0 0 0 00 0 0 0 1 0 0 0 0 1 1 007FFH ROM0 1 007FFH ROM00 0 0 0 0 0 0 0 0 00 0 0 1 0 0 0 0 1 0 0 00800H ROM1 0 00800H ROM10 0 0 0 0 0 0 0 0 00 0 0 1 1 0 0 0 1 1 1 00FFFH ROM1 1 00FFFH ROM10 0 0 0 0 0 0 0 0 00 0 1 0 0 0 0 1 0 0 0 01000H ROM2 0 01000H ROM20 0 0 0 0 0 0 0 0 00 0 1

33、 0 1 0 0 1 0 1 1 017FFH ROM2 1 017FFH ROM20 0 0 0 0 0 0 0 0 00 0 1 1 0 0 0 1 1 0 0 01800H ROM3 0 01800H ROM30 0 0 0 0 0 0 0 0 00 0 1 1 1 0 0 1 1 1 1 01FFFH ROM3 1 01FFFH ROM30 0 0 0 0 0 0 0 0 00 1 0 0 0 0 1 0 0 0 0 02000H RAM0 0 02000H RAM00 0 0 0 0 0 0 0 0 00 1 0 0 1 0 1 0 0 1 1 027FFH RAM0 1 027FF

34、H RAM00 0 0 0 0 0 0 0 0 00 1 1 1 0 0 1 1 1 0 0 03800H RAM3 0 03800H RAM30 0 0 0 0 0 0 0 0 00 1 1 1 1 0 1 1 1 1 1 03FFFH RAM3 1 03FFFH RAM3第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院35結(jié)論結(jié)論 該存儲(chǔ)器電路不滿足該存儲(chǔ)器電路不滿足8088 CPU8088 CPU自啟動(dòng)條件，若取消自啟動(dòng)條件，若取消A14-A19A14-A19的控制，還必須將的控制，還必須將RAMRAM和和ROMROM的片選線對(duì)

35、調(diào)。的片選線對(duì)調(diào)。 1616位存儲(chǔ)器接口（位存儲(chǔ)器接口（用于用于8086,80186,80286,80386SX 168086,80186,80286,80386SX 16位總線位總線）80868086的存儲(chǔ)器結(jié)構(gòu)的存儲(chǔ)器結(jié)構(gòu)第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院36 應(yīng)用舉例應(yīng)用舉例 P247 P247 例例 在在80868086系統(tǒng)中，存儲(chǔ)器操作時(shí)系統(tǒng)中，存儲(chǔ)器操作時(shí)M/IO=1M/IO=1，按要求確定各芯片，按要求確定各芯片地址：地址： 片選片選 芯片芯片 片選片選 A19 A18 A17 A16 A15 A14 A1

36、9 A18 A17 A16 A15 A14 A13 A12A13 A12A9 A8A9 A8A5 A4A5 A4A1A1 A0 BHE A0 BHEF8000H 1 1 1 1 1 0 0 0 F8000H 1 1 1 1 1 0 0 0 0 0 0 0 0 00 00 0 10 0 1FBFFFH 1 1 1 1 1 0 1 1 FBFFFH 1 1 1 1 1 0 1 1 1 1 1 1 1 11 11 1 01 1 0FC000H 1 1 1 1 1 1 0 0 FC000H 1 1 1 1 1 1 0 0 0 0 0 0 0 00 00 0 10 0 1FFFFFH 1 1 1 1 1

37、 1 1 1 FFFFFH 1 1 1 1 1 1 1 1 1 1 1 1 1 11 11 1 01 1 0第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院37 教材中這里有錯(cuò)第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院38 3232位存儲(chǔ)器接口位存儲(chǔ)器接口 （用于（用于80386DX80386DX、80486 3280486 32位總線）位總線） 在在80386DX80386DX和和8048680486系統(tǒng)中，用系統(tǒng)中，用BE3BE3、BE2BE2、BE1BE1和和BE

38、0BE0選擇選擇4 4個(gè)存儲(chǔ)器體。如下圖所示：個(gè)存儲(chǔ)器體。如下圖所示：第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院3980386DX80386DX和和8048680486系統(tǒng)中的存儲(chǔ)器寫信號(hào)系統(tǒng)中的存儲(chǔ)器寫信號(hào)第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院40P250 P250 圖圖與與8048680486接口的接口的256KB SRAM256KB SRAM存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電

39、子信息工程學(xué)院41 6464位存儲(chǔ)器接口位存儲(chǔ)器接口 （用于（用于PentiumPentium系列系列 6464位總線）位總線） PentiumPentium系列微處理器（除系列微處理器（除P24TP24T外）均采用外）均采用6464位數(shù)據(jù)總線，位數(shù)據(jù)總線，存儲(chǔ)器分為存儲(chǔ)器分為8 8個(gè)存儲(chǔ)器體，用個(gè)存儲(chǔ)器體，用BE7-BE0BE7-BE0進(jìn)行選擇。如下圖所示：進(jìn)行選擇。如下圖所示：第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院42Pentium系列微處理器的寫選通電路系列微處理器的寫選通電路第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存

40、儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院43P253 P253 圖圖6.20 646.20 64位存儲(chǔ)器接口電路位存儲(chǔ)器接口電路第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院446.4 6.4 動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器（動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器（DRAMDRAM） 在在DRAMDRAM中，信息以電荷形式存儲(chǔ)在電容器上，需要不中，信息以電荷形式存儲(chǔ)在電容器上，需要不斷斷“刷新刷新”才能保持信息不丟失。才能保持信息不丟失。 DRAMDRAM的集成度高、容量大、的集成度高、容量大、價(jià)格低，但速度較慢。常用作價(jià)格低，但速度較慢

41、。常用作微機(jī)的內(nèi)存儲(chǔ)器。微機(jī)的內(nèi)存儲(chǔ)器。單管單管DRAMDRAM基本存儲(chǔ)電路基本存儲(chǔ)電路第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院45DRAMDRAM的工作過程的工作過程以以2164A為例，為例，2164是是64K1bit的的DRAM存儲(chǔ)器。存儲(chǔ)器。 l數(shù)據(jù)讀出時(shí)序圖數(shù)據(jù)讀出時(shí)序圖 l數(shù)據(jù)寫入時(shí)序圖數(shù)據(jù)寫入時(shí)序圖 2164A引腳圖引腳圖lDRAM刷新時(shí)序圖刷新時(shí)序圖 第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院46DRAMDRAM在系統(tǒng)中的連接在系統(tǒng)中的連接 在微型

42、機(jī)系統(tǒng)中，在微型機(jī)系統(tǒng)中，DRAMDRAM芯片的連接既要能夠正確讀寫，芯片的連接既要能夠正確讀寫，又要能在規(guī)定的時(shí)間里對(duì)它進(jìn)行刷新。又要能在規(guī)定的時(shí)間里對(duì)它進(jìn)行刷新。因此，因此，DRAMDRAM的連接和的連接和控制電路要比控制電路要比SRAMSRAM復(fù)雜得多。復(fù)雜得多。 第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院47內(nèi)存條簡介內(nèi)存條簡介 內(nèi)存條的種類內(nèi)存條的種類 FPM DRAMFPM DRAM（快頁式（快頁式DRAMDRAM） EDO DRAMEDO DRAM（擴(kuò)展數(shù)據(jù)輸出（擴(kuò)展數(shù)據(jù)輸出DRAMDRAM） SDRAMSDRAM

43、（同步（同步DRAMDRAM） DDR SDRAMDDR SDRAM（雙速同步（雙速同步DRAMDRAM） RDRAMRDRAM主要技術(shù)指標(biāo)主要技術(shù)指標(biāo)速度速度數(shù)據(jù)寬度的帶寬數(shù)據(jù)寬度的帶寬內(nèi)存條的內(nèi)存條的“線線”內(nèi)存容量內(nèi)存容量內(nèi)存的電壓內(nèi)存的電壓內(nèi)存時(shí)鐘周期內(nèi)存時(shí)鐘周期CASCAS等待時(shí)間等待時(shí)間第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院48例如：金幫公司例如：金幫公司PC-133PC-133內(nèi)存條的技術(shù)指標(biāo)內(nèi)存條的技術(shù)指標(biāo)存儲(chǔ)容量：存儲(chǔ)容量：128128MBMBCASCAS周期；周期；2 2或或3 3刷新周期：刷新周期： 4

44、 4KB/64ms,KB/64ms,自動(dòng)刷新自動(dòng)刷新突發(fā)長度：突發(fā)長度：1 1，2 2，4 4，8 8，全頁，全頁um,6um,6層印制板層印制板 （Intel JEDECIntel JEDEC標(biāo)準(zhǔn)）標(biāo)準(zhǔn)）V V接口電平：接口電平：LVTTLLVTTL第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院49 DRAMDRAM控制器控制器 完成多路復(fù)用地址和產(chǎn)生控制信號(hào)。完成多路復(fù)用地址和產(chǎn)生控制信號(hào)。例如：例如：Intel 82C08 Intel 82C08 最多可控制最多可控制2 2個(gè)存儲(chǔ)體；個(gè)存儲(chǔ)體； 共共256K256K1616位位

45、 DRAMDRAM。 第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院50用用82C08 DRAM82C08 DRAM控制器組成的控制器組成的1MB1MB存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院51引入引入Cache的原因的原因 原來的計(jì)算機(jī)，原來的計(jì)算機(jī)，CPU直接與主存交換數(shù)據(jù)。直接與主存交換數(shù)據(jù)。主存的存取速度越來越主存的存取速度越來越跟不上跟不上CPU的處理速度。的處理速度。 6.5 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器Cache程序執(zhí)行的局部性原

46、則：程序執(zhí)行的局部性原則：在一段很短的時(shí)間內(nèi)，被執(zhí)行的程序代碼和使用的數(shù)據(jù)，在一段很短的時(shí)間內(nèi)，被執(zhí)行的程序代碼和使用的數(shù)據(jù)，集中在很小的地址范圍內(nèi)。集中在很小的地址范圍內(nèi)。 根據(jù)局部性原則，把正在執(zhí)行或?qū)⒁獔?zhí)行的程序代碼和根據(jù)局部性原則，把正在執(zhí)行或?qū)⒁獔?zhí)行的程序代碼和數(shù)據(jù)提前調(diào)入高速緩沖存儲(chǔ)器中，而將暫時(shí)不執(zhí)行的程序代數(shù)據(jù)提前調(diào)入高速緩沖存儲(chǔ)器中，而將暫時(shí)不執(zhí)行的程序代碼和數(shù)據(jù)保存在內(nèi)存中，需要時(shí)再按相應(yīng)的算法進(jìn)行調(diào)度，碼和數(shù)據(jù)保存在內(nèi)存中，需要時(shí)再按相應(yīng)的算法進(jìn)行調(diào)度，以提高運(yùn)行速度。以提高運(yùn)行速度。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南

47、大學(xué)電子信息工程學(xué)院52于是，現(xiàn)在的計(jì)算機(jī)，于是，現(xiàn)在的計(jì)算機(jī)，在在CPU和主存之間加了適量和主存之間加了適量高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器(cache)，它，它能高速地向能高速地向CPU提供指令和提供指令和數(shù)據(jù)，加快了程序的執(zhí)行速數(shù)據(jù)，加快了程序的執(zhí)行速度。解決了度。解決了CPU和主存之間和主存之間速度不匹配的問題。速度不匹配的問題。 CPU片內(nèi)片內(nèi)cacheCPU片外片外cache第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院53 CacheCache的組成和結(jié)構(gòu)的組成和結(jié)構(gòu) CacheCache的組成的組成第第6 6章章 半導(dǎo)體

48、存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院54 CacheCache的結(jié)構(gòu)的結(jié)構(gòu)旁視旁視cachecache通視通視cacheCacheCache和主存并接在系統(tǒng)總線上，和主存并接在系統(tǒng)總線上，同時(shí)監(jiān)視同時(shí)監(jiān)視CPUCPU的一個(gè)總線周期。的一個(gè)總線周期。Cache Cache 位于位于CPUCPU和主存之間，和主存之間，CPUCPU讀主存周期受讀主存周期受cachecache的監(jiān)視。的監(jiān)視。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院55 Cache的基本原理的基本原理 CPU與與Cac

49、he之間以字為單位交換數(shù)據(jù)，而之間以字為單位交換數(shù)據(jù)，而Cache與主存與主存之間以塊為單位交換數(shù)據(jù)。之間以塊為單位交換數(shù)據(jù)。設(shè)主存有設(shè)主存有2n個(gè)單元，分成個(gè)單元，分成M=2n/B塊，每塊塊，每塊B有有2b字節(jié)；字節(jié)； Cache有有2s個(gè)單元，分為個(gè)單元，分為C=2s/B塊，每塊塊，每塊B也為也為2b字節(jié)。字節(jié)。當(dāng)當(dāng)CPU讀取主存中一個(gè)字時(shí)，便讀取主存中一個(gè)字時(shí)，便發(fā)出此字的內(nèi)存地址到發(fā)出此字的內(nèi)存地址到cache和主存。和主存。此時(shí)，此時(shí)，cache控制邏輯依據(jù)地址判控制邏輯依據(jù)地址判斷此字當(dāng)前是否在斷此字當(dāng)前是否在 cache中。若在，中。若在，此字立即傳送給此字立即傳送給CPU；否則

50、用主存讀；否則用主存讀周期把此字從主存讀到周期把此字從主存讀到CPU，并同時(shí)，并同時(shí)把含有該字的整個(gè)數(shù)據(jù)塊從主存讀到把含有該字的整個(gè)數(shù)據(jù)塊從主存讀到cache中，以備用。中，以備用。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院56例如例如:某計(jì)算機(jī)某計(jì)算機(jī)Cache的邏輯結(jié)構(gòu)的邏輯結(jié)構(gòu)頁面地址頁面地址 DATA1 DATA2 Cache 共有共有256字，字，每字有每字有40位，存位，存一個(gè)一個(gè)“地址數(shù)據(jù)對(duì)地址數(shù)據(jù)對(duì)”64K內(nèi)存分為內(nèi)存分為128頁，頁，每頁有每頁有512個(gè)地址單個(gè)地址單元，每個(gè)單元存一元，每個(gè)單元存一個(gè)個(gè)16位二

51、進(jìn)制數(shù)。位二進(jìn)制數(shù)。頁面地址頁面地址 單元地址單元地址 0 DATA2選擇位選擇位 1 DATA1Cache中存儲(chǔ)的數(shù)據(jù)：中存儲(chǔ)的數(shù)據(jù)：2256=512與內(nèi)存的一頁相同：與內(nèi)存的一頁相同：1512=512第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院57cache的命中率的命中率命中率是指命中率是指CPU要訪問的信息在要訪問的信息在cache中的比率。中的比率。設(shè)：在一個(gè)程序執(zhí)行期間，設(shè)：在一個(gè)程序執(zhí)行期間，Nc表示表示cache完成存取的總次數(shù)，完成存取的總次數(shù)，Nm表示主存完成存取的總次數(shù)，則命中率定義為：表示主存完成存取的總次

52、數(shù)，則命中率定義為： 若若cache的訪問時(shí)間為的訪問時(shí)間為tc，主存訪問時(shí)間為，主存訪問時(shí)間為tm，1-h表示表示未命中率，則未命中率，則cache主存系統(tǒng)的平均訪問時(shí)間主存系統(tǒng)的平均訪問時(shí)間ta為：為：ta=htc+(1-h)(tc+tm）當(dāng)當(dāng)h=1時(shí)，時(shí)，ta等于等于cache的訪問時(shí)間，的訪問時(shí)間，當(dāng)當(dāng)h=0時(shí)，時(shí)，ta等于等于cache與主存的訪問時(shí)間之和。與主存的訪問時(shí)間之和。因此，增加因此，增加cache的目的，是使的目的，是使cache的命中率接近于的命中率接近于1，使使cache主存系統(tǒng)的平均訪問時(shí)間盡可能接近主存系統(tǒng)的平均訪問時(shí)間盡可能接近c(diǎn)ache的的訪問時(shí)間。由于程序訪

53、問的局部性訪問時(shí)間。由于程序訪問的局部性 ，這是可能的。，這是可能的。 Nc h = Nc+Nm第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院58設(shè)設(shè)r = tm/tc表示主存慢于表示主存慢于cache的倍率的倍率,e表示訪問效率，表示訪問效率，則有則有由上式可知，為了提高訪問效率，命中率由上式可知，為了提高訪問效率，命中率h應(yīng)接近應(yīng)接近于于1。r值以值以510為宜，不宜太大。為宜，不宜太大。命中率命中率h與程序的行為、與程序的行為、cache的容量、組織方式、的容量、組織方式、塊的大小有關(guān)。塊的大小有關(guān)。 tc tc 1 e =

54、= = ta htc+(1-h)(tm+tc) r (1-h)+1第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院59例如例如: CPU執(zhí)行一段程序：執(zhí)行一段程序：完成完成cache存取的次數(shù)為存取的次數(shù)為Nc 1900次；次；完成主存存取的次數(shù)為完成主存存取的次數(shù)為Nm100次；次；已知：已知：cache存取周期為存取周期為tc50ns；主存存取周期為主存存取周期為tm250ns。求：求：cache/主存系統(tǒng)的效率和平均訪問時(shí)間。主存系統(tǒng)的效率和平均訪問時(shí)間。解：解：r = tm/tc=250ns/50ns=5第第6 6章章 半導(dǎo)體

55、存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院60 主存與主存與cache的地址映射的地址映射 常用的址映射方式有三種常用的址映射方式有三種 ：全相聯(lián)映射方式全相聯(lián)映射方式將主存中一個(gè)塊的地址與塊的內(nèi)容一起存于將主存中一個(gè)塊的地址與塊的內(nèi)容一起存于cache的行中。的行中?？墒怪鞔娴囊粋€(gè)塊直接拷貝到可使主存的一個(gè)塊直接拷貝到cache中任意一行上，非常靈活。中任意一行上，非常靈活。設(shè)：設(shè)：cache的數(shù)據(jù)塊大小稱為行的數(shù)據(jù)塊大小稱為行Li, i=0,1,2m-1,共有共有m=2r；主存的數(shù)據(jù)塊大小稱為塊主存的數(shù)據(jù)塊大小稱為塊Bj, j=0,1,2n-1,

56、共有共有n=2s ；行與塊等長，均由行與塊等長，均由k=2w個(gè)連個(gè)連續(xù)的字組成。續(xù)的字組成。28=256塊塊第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院61全相聯(lián)映射的檢索過程：全相聯(lián)映射的檢索過程： l由由CPU訪內(nèi)存指令指定一訪內(nèi)存指令指定一個(gè)內(nèi)存地址，它由塊號(hào)個(gè)內(nèi)存地址，它由塊號(hào)( s )和字和字( w )組成；組成；l將指令中的將指令中的s與與cache中所有中所有行的標(biāo)記同時(shí)進(jìn)行比較；行的標(biāo)記同時(shí)進(jìn)行比較；l如果如果s被命中，就在被命中，就在cache中中按按w讀取一個(gè)字。讀取一個(gè)字。l如果如果s未命中，則按內(nèi)存地未命中

57、，則按內(nèi)存地址讀取該字，并同時(shí)把內(nèi)存塊址讀取該字，并同時(shí)把內(nèi)存塊讀入讀入Cache行中。行中。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院62全相聯(lián)全相聯(lián)cachecache應(yīng)用舉例應(yīng)用舉例第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院63全相聯(lián)映射的主要缺點(diǎn)是比較器電路難于設(shè)計(jì)和實(shí)現(xiàn)全相聯(lián)映射的主要缺點(diǎn)是比較器電路難于設(shè)計(jì)和實(shí)現(xiàn),因此只適合于小容量因此只適合于小容量cache采用。采用。直接映射方式直接映射方式一個(gè)主存塊只能拷貝到一個(gè)主存塊只能拷貝到cache的一個(gè)特

58、定行位置上去。的一個(gè)特定行位置上去。設(shè)：設(shè)：cache的行號(hào)為的行號(hào)為i；主存的塊號(hào)為主存的塊號(hào)為j。則有：則有：i=j mod mm為為cache的總行數(shù)。的總行數(shù)。 例如：設(shè)例如：設(shè)m=8,主存有主存有256塊。塊。則：則：允許存于允許存于L0行的主存塊有行的主存塊有B0,B8,B16B248;允許存于允許存于L1行的主存塊有行的主存塊有B1,B9,B17B249;第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院64直接映射方式的檢索過程：直接映射方式的檢索過程： l由由CPU訪內(nèi)存指令指定一訪內(nèi)存指令指定一個(gè)內(nèi)存地址，它由個(gè)內(nèi)存

59、地址，它由tag(s-r)，行號(hào)行號(hào)(r)和字和字(w)組成；組成；l先用地址中的先用地址中的r找到找到cache中中的此行；的此行；l后用地址中的后用地址中的s-r 位與此行位與此行的標(biāo)記進(jìn)行比較；的標(biāo)記進(jìn)行比較；l若命中，則用地址中的若命中，則用地址中的w位位在在cache中讀取所需的字。中讀取所需的字。l若未命中，則從內(nèi)存中讀取若未命中，則從內(nèi)存中讀取該塊。該塊。第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院65直接映像直接映像cachecache舉例舉例第第6 6章章 半導(dǎo)體存儲(chǔ)器及接口半導(dǎo)體存儲(chǔ)器及接口存儲(chǔ)器分類和主要性能

60、指標(biāo)微機(jī)原理西南大學(xué)電子信息工程學(xué)院66直接映射方式的主要優(yōu)缺點(diǎn)：直接映射方式的主要優(yōu)缺點(diǎn)：優(yōu)點(diǎn)：硬件簡單，成本低。優(yōu)點(diǎn)：硬件簡單，成本低。缺點(diǎn)：不靈活，每個(gè)主存塊只有一個(gè)固定的行位置可存放缺點(diǎn)：不靈活，每個(gè)主存塊只有一個(gè)固定的行位置可存放,容易產(chǎn)生沖突；容易產(chǎn)生沖突；Cache利用率不高。因此適合大容量利用率不高。因此適合大容量cache采用。采用。 組相聯(lián)映射方式組相聯(lián)映射方式是前兩種映射方式的折衷。是前兩種映射方式的折衷。它將它將cache分成分成u組，每組組，每組v行，行，主存塊存放到哪個(gè)組是固定的，主存塊存放到哪個(gè)組是固定的，至于存到該組哪至于存到該組哪 一行是靈活的，一行是靈活的，