基于L-Edit的mos管版圖設(shè)計信息工程專業(yè)論文

1、基于L-Edit的mos管版圖設(shè)計 摘要集成電路版圖是電路系統(tǒng)與集成電路工藝之間的中間環(huán)節(jié)，集成電路版圖設(shè)計是指把一張經(jīng)過設(shè)計電子電路圖用于集成電路制造的光刻掩膜圖形，再經(jīng)過工藝加工制造出能夠?qū)嶋H應(yīng)用的集成電路。畫電路元器件的版圖需要熟練使用版圖設(shè)計軟件，熟悉電路知識和版圖設(shè)計規(guī)則，掌握MOS管，電阻，電容等基本元器件的內(nèi)部結(jié)構(gòu)及版圖畫法，通過對門電路和主從JK觸發(fā)器電路的版圖設(shè)計，熟悉電路元器件的版圖布局，元器件版圖間的連線等設(shè)計方法，在版圖設(shè)計規(guī)則無誤的前提下做到電路的版圖結(jié)構(gòu)緊密，金屬連線達(dá)到最優(yōu)化的目的;本文的主要任務(wù)是掌握MOS管，電阻，電容等基本元器件的內(nèi)部結(jié)構(gòu)及版圖畫法，通過主從

2、JK觸發(fā)器電路的版圖設(shè)計，掌握版圖布局及元器件版圖間的連線等設(shè)計方法。關(guān)鍵詞 LEdit軟件 版圖設(shè)計 Abstract The layout of integrated circuit is the intermediate link between the circuit systematic technology of integrated circuit, the territory design of integrated circuit denotes to seek one via design electronic circuit, is used in the photoet

3、ching of the production of integrated circuit to cover membrane graph, happen again via technology processing production can the integrated circuit of actual application. The layout needs of drawing circuit components are skilled to use layout design software, familiar circuit knowledge and layout d

4、esign rule, grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the circuit of the house opposite and the JK trigger circuit of principal and subordinate, it is close that the even line etc

5、. design method between components layout and the layout of familiar circuit components accomplish the layout structure of circuit under the layoutdesign regular prerequisite without mistake, metal links the purpose with the line reaching optimization. The major task of this paper is to grasp MOS pi

6、pe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the JK trigger circuit of principal and subordinate, grasp the even line etc. design method between territory layout and components layout. Key Words

7、： LEdit software layout 目錄 第一章 緒論.4第二章 版圖設(shè)計基礎(chǔ) .62.1 集成電路版圖設(shè)計軟件概述.62.2 Tanner軟件的L-Edit介紹.62.3 L-Edit具體使用.72.4 基本對象編輯.92.5 基本設(shè)計編輯.102.6 顏色及調(diào)色板的設(shè)置.102.7 設(shè)計規(guī)則檢查.11第3章 版圖設(shè)計基礎(chǔ).123.1 版圖設(shè)計規(guī)則.123.2 基本器件的版圖設(shè)計.17第四章 主從JK觸發(fā)器的版圖設(shè)計.294.1 主從JK觸發(fā)器.29 4.2 主從JK觸發(fā)器組成分析. .304.3 主從JK觸發(fā)器的版圖設(shè)計.374.4 小結(jié).41參考文獻(xiàn).43致謝.44 第一章

8、緒論 集成電路版圖設(shè)計是非常重要的一個設(shè)計工作。任何集成電路芯片的功能要實現(xiàn)都需要外圍電路板的支持。電路板將各種器件和模塊集成到一起來接受輸入和輸出，以完成綜合處理功能。集成電路設(shè)計工作中涉及到諸多的關(guān)鍵技術(shù)包括：線路和邏輯設(shè)計、版圖設(shè)計、工藝設(shè)計與實現(xiàn)，現(xiàn)在又加上微型封裝和系統(tǒng)測試。其中，版圖設(shè)計是集成電路設(shè)計成敗的關(guān)鍵。有人稱Layout設(shè)計是一種布圖藝術(shù)，再好的仿真也要由版圖來實現(xiàn)。邏輯設(shè)計版圖設(shè)計工藝設(shè)計與制造封裝測試圖2-1 集成電路設(shè)計基本流程對于一個典型的集成電路IC設(shè)計的開發(fā)流程，可以分為：代碼輸入，用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼。使用的

9、語言輸入工具可以是VISUALHDL、RENIOR等，圖形輸入則有Composer（Cadence）、ViewLogic（VIEWDRAW）；然后進(jìn)行電路仿真，將VHD代碼進(jìn)行邏輯仿真，驗證設(shè)計的功能描述是否正確。對于數(shù)字電路的仿真工具也有很多，比如：Verolog的Candence VeroligXL、SYNOPSYS VCS；VHDL的CADENCE NC-vhdl、SYNOPSYS VSS，而對于模擬電路的仿真工具則可以選用AVANTI HSpice pspice等。對于Synthesis Tools做為邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真中所

10、沒有考慮的門沿（gates delay）反標(biāo)到生成的門級網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表一般稱為物理網(wǎng)表。集成電路的布圖設(shè)計是指一種體現(xiàn)了集成電路中各種電子元件的配置方式的圖形。雖然世界各國的立法均通過保護(hù)布圖設(shè)計來保護(hù)集成電路，但關(guān)于布圖設(shè)計的名稱卻各不相同。美國在它的半導(dǎo)體芯片保護(hù)法中稱之為“掩模作品”(maskworks)，在日本的半導(dǎo)體集成電路布局法中稱之為“線路布局”(circuitlayout)；而歐盟及其成員國在其立法中稱布圖設(shè)計為“形貌結(jié)構(gòu)”(tohography)。集成電路的設(shè)計過程通常分為兩個部分：版圖設(shè)計和工藝。所謂版圖設(shè)計是將電子線路中的各個元

11、器件及其相互連線轉(zhuǎn)化為一層或多層的平面圖形，將這些多層圖形按一定的順序逐次排列 構(gòu)成三維圖形結(jié)構(gòu)；這種圖形結(jié)構(gòu)即為布圖設(shè)計。制造集成電路就是把這種圖形結(jié)構(gòu)通過特 定的工藝方法，“固化”在硅片之中，使之實現(xiàn)一定的電子功能。所以，集成電路是根據(jù)要實現(xiàn)的功能而設(shè)計的。不同的功能對應(yīng)不同的布圖設(shè)計。集成電路版圖設(shè)計是連接設(shè)計與制造工廠的橋梁，主要從事芯片物理結(jié)構(gòu)分析、版圖編輯、邏輯分析、版圖物理驗證、聯(lián)系代工廠、版圖自動布局布線、建立后端設(shè)計流程等。通過EDA設(shè)計工具，進(jìn)行集成電路后端的版圖設(shè)計和驗證，最終產(chǎn)生送交供集成電路制造用的GDSII數(shù)據(jù)。他們是連接設(shè)計與制造工廠的橋梁，主要從事芯片物理結(jié)構(gòu)分

12、析、版圖編輯、邏輯分析、版圖物理驗證、聯(lián)系代工廠、版圖自動布局布線、建立后端設(shè)計流程等工作。為此，必須懂得集成電路設(shè)計與制造的流程、原理及相關(guān)知識，更重要的是，需要掌握芯片的物理結(jié)構(gòu)分析、版圖編輯、邏輯分析、版圖物理驗證等專業(yè)技能。集成電路版圖設(shè)計師就是高科技催生新職業(yè)的代表。集成電路版圖設(shè)計職業(yè)伴隨IC產(chǎn)業(yè)的發(fā)展而產(chǎn)生,由于國內(nèi)起步較晚，工作內(nèi)容中科技含量較高,對從業(yè)人員的專業(yè)知識和技能要求較高，IC版圖設(shè)計人員是IC行業(yè)的緊缺技術(shù)人才之一。集成電路版圖設(shè)計國家職業(yè)資格設(shè)“中級、高級、技師和高級技師”4個等級，分別是版圖設(shè)計員、助理版圖設(shè)計師、版圖設(shè)計師、高級版圖設(shè)計師。由于集成電路版圖在集

13、成電路中扮演非常重要的角色，所以凝結(jié)了設(shè)計思想和研發(fā)技術(shù)。集成電路版圖具有無形性，版圖設(shè)計中的器件配置和布局設(shè)計是抽象而無形的，而且這種設(shè)計的結(jié)果可以被現(xiàn)在的反向工程來得到集成電路的版圖設(shè)計，從而了解電路的功能、設(shè)計思路和方面等技術(shù)成果。所以未來保護(hù)版圖設(shè)計者的腦力勞動成果和技術(shù)創(chuàng)新積極性，需要并且應(yīng)該對集成電路的版圖設(shè)計進(jìn)行知識產(chǎn)權(quán)的保護(hù)。世界知識產(chǎn)權(quán)組織的關(guān)于集成電路的知識產(chǎn)權(quán)條約對版圖設(shè)計的知識產(chǎn)權(quán)也進(jìn)行了保護(hù)。 第二章 版圖設(shè)計軟件我們在學(xué)習(xí)版圖設(shè)計理論知識之后，對版圖的知識有了一個大致的了解，但是，版圖設(shè)計所需的軟件是必須的，這是我們畫版圖必須要用的，因此對版圖軟件的認(rèn)識非常重要。這

14、一章節(jié)對版圖軟件作一個簡單的介紹。2.1 集成電路版圖設(shè)計軟件概述集成電路版圖設(shè)計軟件有很多種，每個公司所用的電路版圖設(shè)計軟件也會不盡相同，畫版圖所用的軟件比如有virtuoso，Cadence，Tanner等。我畫版圖所用的軟件是Tanner，因此，我將重點介紹一下Tanner軟件，Tanner集成電路設(shè)計軟件是由Tanner Research 公司開發(fā)的基于Windows平臺的用于集成電路設(shè)計的工具軟件。該軟件功能十分強(qiáng)大，易學(xué)易用，包括S-Edit，T-Spice，W-Edit，L-Edit與LVS，從電路設(shè)計、分析模擬到電路布局一應(yīng)俱全。其中的L-Edit版圖編輯器在國內(nèi)應(yīng)用廣泛，具有

15、很高知名度。L-Edit Pro是Tanner EDA軟件公司所出品的一個IC設(shè)計和驗證的高性能軟件系統(tǒng)模塊，具有高效率，交互式等特點，強(qiáng)大而且完善的功能包括從IC設(shè)計到輸出，以及最后的加工服務(wù)，完全可以媲美百萬美元級的IC設(shè)計軟件。L-Edit Pro包含IC設(shè)計編輯器(Layout Editor)、自動布線系統(tǒng)(Standard Cell Place & Route)、線上設(shè)計規(guī)則檢查器（DRC）、組件特性提取器（Device Extractor）、設(shè)計布局與電路netlist的比較器(LVS)、CMOS Library、Marco Library，這些模塊組成了一個完整的IC設(shè)計與驗證解

16、決方案。L-Edit Pro豐富完善的功能為每個IC設(shè)計者和生產(chǎn)商提供了快速、易用、精確的設(shè)計系統(tǒng)。2.2 Tanner軟件的L-Edit介紹 L-Edit是一個圖形編輯器，它允許生成和修改集成電路掩模版上的幾何圖形。鼠標(biāo)接口允許用戶執(zhí)行一般圖形操作。既可使用鼠標(biāo)訪問下拉菜單也可以使用鍵盤來調(diào)用L-Edit命令。(1) 文件和單元 使用文件、單元、連接器、掩?；獊砻枋霾季衷O(shè)計，一個文件可以有任意多個單元組成，在典型設(shè)計中，這些單元可以有層次關(guān)系，也可以相互獨立，單元可以包括任意數(shù)量的掩?；瓦B接件，以及兩者的組合，掩模單元由矩形、圖、直線、多邊形和技術(shù)層端口組成。(2) 層次 完全層次性的

17、單元可以包含別的單元的連接件。一個連接件是一個單元的“拷貝”；如果編輯連接單元，這種改變將反映到那個單元的所有連接件上。L-Edit對層次不作限制。單元可以包含單元的連接件，被包含的單元又可以包含別的連接件。這樣就形成了單元層次。在層次結(jié)構(gòu)中可以有任意級。L-Edit不能用于分離的層次結(jié)構(gòu)，連接件和基元幾何圖形都可以存在于層次結(jié)構(gòu)的任意級中的同一單元內(nèi)。(3) 單元設(shè)計 L-Edit是一個低層次的，全定掩模編輯器，該編輯器不能執(zhí)行層的自動轉(zhuǎn)換。(4) 層規(guī)劃L-Edit是一個高層規(guī)劃工具。用戶可以選擇要顯示的連接件，它顯示一個邊框，中間顯示單元名，也可以顯示掩模幾何圖形。使用內(nèi)部隱藏時，可以操

18、作用戶設(shè)計的大型芯片級塊，以獲得所需要的層規(guī)劃。用戶可使用用于操作基元的幾何圖形的命令。(5) 文件格式L-Edit能輸出兩種掩模布局交換格式（CIF,GDS）以及Tanner Research公司的二進(jìn)制數(shù)據(jù)庫的格式TDB（Tanner Data Base），L-Edit能夠讀取CIF（Caltech Intermediate Form）和TDB文件。2.3 L-Edit具體使用講解下面的所有操作都是建立在WINDOWS下的Version 7.12基礎(chǔ)之上在安裝好Tanner軟件后，會出現(xiàn)如下幾個版圖設(shè)計軟件的應(yīng)用快捷圖標(biāo)如圖2-1： 圖2-1 快捷圖標(biāo)鍵我們需要繪制所需的電路原理版圖，需要

19、單擊需要單擊第五個圖標(biāo)L-Editv11.1，然后會出現(xiàn)如下圖所示的版圖設(shè)計界面：2.3.1 L-Edit屏幕 分三個主要部分:方式杠，菜單杠，工作區(qū) 2.3.2 方式杠是屏幕左方的垂直空間，它顯示了當(dāng)前L-Edit操作的信息。顯示的信息包括文件和單元名，層色和色彩選擇，畫繪圖工具和鼠標(biāo)功能。鼠標(biāo)鍵功能的區(qū)域在狀態(tài)或選擇有變化的情況下會自動更新，以反映鼠標(biāo)的當(dāng)前功能。2.3.3 菜單杠 是屏幕頂部的水平空間，在菜單杠中可以看到下拉式菜單標(biāo)題的名字File, Edit, View, Draw, Cell, Setup, Tools, Windows, Help（如圖2-3），每個菜單都為L-Ed

20、it功能列出了指令。鼠標(biāo)允許用戶顯示一個菜單以及選擇一個執(zhí)行指令。 圖2-3 L-Editv11.1窗口中菜單欄中部分功能標(biāo)題項 以下是對各種菜單及其功能的簡要描述：File菜單為讀寫設(shè)計文件和打印提供指令Edit菜單提供了主要的編輯指令View菜單為操作或修改工作窗口提供了指令Cell菜單為開、關(guān)及各種操縱單元提供了指令Setup菜單提供了一些指令，這些指令控制者不同的定制選擇，如調(diào)色板，層設(shè)置等Tools菜單為主要的實用程序，如設(shè)計規(guī)則檢驗器（DRC）,布線器（Place and Route）Windows菜單為瀏覽窗口Help菜單為幫助文件2.3.4工作區(qū)是屏幕上的其他部分，它定義了一個

21、可以建立、觀察和編輯目標(biāo)的窗口。L-Edit窗口可以移動到一個新的布局區(qū)里或能增大它的放大率以及包含一個更大的區(qū)域?？梢愿鶕?jù)所需細(xì)節(jié)的多少的情況來使用這些技術(shù)來觀察整個布局區(qū)。2.3.5使用鼠標(biāo)基本的L-EDIT是通過鼠標(biāo)來完成的，指、點、拉這些基本的鼠標(biāo)技術(shù)允許用戶建立、移動以及選擇目標(biāo)，還允許從L-EDIT下拉菜單中選擇指令。2.4 基本對象編輯2.4.1 L-Edit支持對象L-Edit支持九種對象：框、直線、圖、多邊形、圓形、扇形、圓環(huán)形，端口和單元連接元件，所有對象可以用同樣的方式來建立和編輯，移動和選擇。L-Edit不能對用戶繪制的圖形進(jìn)行修改。L-Edit是面向?qū)ο蟮脑O(shè)計工具，而

22、不是位圖編輯器。2.4.2 選擇技術(shù)層單擊屏幕左邊用于技術(shù)層選擇的彩色正方形中的左鼠標(biāo)鍵。彩色正方形將凹陷以確定當(dāng)前層，用戶生成的所有目標(biāo)將在這一層中繪出。2.4.3 隱藏和顯示層當(dāng)指向?qū)訁^(qū)中的某一技術(shù)層時，擊中鼠標(biāo)右鍵時，會彈出有關(guān)改層及所有層的隱藏、顯示等各種選擇。 2.4.4 特殊層 L-Edit包括許多為自身使用的專用層，這些層與L-Edit環(huán)境中的多種結(jié)構(gòu)相對應(yīng)，柵格、起點、拖動框、單元輪廓和錯誤的出現(xiàn)是可以控制的，就像控制幾何圖形層那樣。2.5 基本設(shè)計編輯 介紹用于建立和編輯作為整個IC布局的基本模塊的設(shè)計單元的基本函數(shù)2.5.1 單元的構(gòu)成單元主要由兩大部分組成，單元基元（pr

23、imitives）是描述單元功能的實際單元內(nèi)容和目標(biāo)。單元連接器（instances）將單元與其他單元連接起來。一個連接器包含了兩個單元連接時的位置和方向信息。在有效設(shè)計中，單元、它們的基元和連接器結(jié)合在一起，構(gòu)成了一個倒置的數(shù)狀層次結(jié)構(gòu)。2.5.2 單元的使用、打開、及拷貝可以在Cell下拉菜單欄中進(jìn)行使用單元，打開已存單元，編輯新的單元和拷貝單元等的有關(guān)操作。2.5.3 連接元件單元連接件（instances）用于將單元放到布局中特定的位置和方向構(gòu)造單元布局。這樣如果一個單元在設(shè)計中多次用到，改變那個單元可以一次完成，這種改變將反映到那個單元的所有連接元件上。2.5.4 顯示單元和連接單元

24、在L-Edit中可以用View菜單下的Show/Hide inside 命令來顯示兩個連接起來的單元的關(guān)系。2.5.5 追加單元(Append)Append命令可用于把一個單元拷貝到另一個存在的單元上，追加命令可以拷貝單元的連接元件和基元，并把它們和目標(biāo)單元連接起來。2.6 顏色及調(diào)色板的設(shè)置2.6.1 層配置 L-Edit支持無限多的設(shè)計層，每層的物體圖案都用唯一的一種顏色和點陣圖案進(jìn)行填充，且可以根據(jù)需要改變。在Setup菜單的Layer命令還可以用來編輯當(dāng)前設(shè)計文件的層結(jié)構(gòu)，而且還可以修改生成屏幕層的顏色、圖案，如圖2-4 圖2-4 層結(jié)構(gòu)定義2.6.2 調(diào)色板配置L-Edit的調(diào)色板包

25、含256種不同的顏色，要修改顏色調(diào)色板，可從Setup菜單中選擇Palette命令。2.7 設(shè)計規(guī)則檢查L-Edit允許使用設(shè)計規(guī)則檢查器（DRC）來檢查一個單元中的元素中有那些與幾何約束沖突。這些規(guī)則的準(zhǔn)確性質(zhì)取決與制造你所設(shè)計的芯片的廠商所作的規(guī)定。例如一個設(shè)計規(guī)則可能是對某個層上兩個分離物體之間的最小距離的要求，可以據(jù)此要求設(shè)置參數(shù)，然后執(zhí)行DRC來檢查設(shè)計是否與規(guī)則沖突。設(shè)計規(guī)則可以用Setup菜單下的DRC命令設(shè)置，以圖2-5為例， 圖2-5 N_well 最小寬度參數(shù)的設(shè)置和定義 第三章 版圖設(shè)計基礎(chǔ)3.1版圖設(shè)計規(guī)則 集成電路的制造必然受到工藝水平技術(shù)的限制，受到器件物理參數(shù)的制

26、約，為保證物理參數(shù)的制約，為保證器件正確工作和提高芯片的成品率，要求設(shè)計者在版圖設(shè)計時遵循一定的設(shè)計規(guī)則，這些設(shè)計規(guī)則直接由流片廠家提供。設(shè)計規(guī)則（design rule）是版圖設(shè)計和工藝之間的接口。符合設(shè)計規(guī)則的版圖設(shè)計是保證工藝實現(xiàn)的第一個基本要求。設(shè)計規(guī)則主要包括各層次的最小寬度、層與層之間的最小間距以及最小交疊等。3.1.1 最小寬度 （minwidth） 最小寬度是指封閉幾何圖形的內(nèi)邊與外邊的最小距離，如圖3-1和圖3-2所示。 圖3-1 最小寬度定義 3m 圖3-2 metal 1 最小寬度為3m再利用DRC（設(shè)計規(guī)則檢查時）對版圖進(jìn)行幾何規(guī)則檢查時，對于寬度低于規(guī)則中指定的最小寬

27、度的幾何圖形，該軟件將給出錯誤的提示。表3-1列出了某CMOS工藝中各版圖層的線條最小寬度。 表3-1 某CMOS工藝中各版圖層的線條最小寬度 層（Layer） 最小寬度（minWidth） 單位：0.2m N阱（n well） 12 擴(kuò)散層（p_plus_select/n_plus_select) 2 多晶硅（poly） 2 有源區(qū)（Active） 3 接觸孔（contact） 22（固定尺寸） 第一層金屬（metal） 3 接觸孔（vial） 22（固定尺寸 第二層金屬（metal2） 3 第二層多晶硅（Electrode） 3 接觸孔（vial2） 22（固定尺寸） 第三層金屬（meta

28、l3） 5 3.1.2 最小間距（minsep） 最小間距指各幾何圖形外邊界之間的最小距離，如圖3-3所示。最小間距3m 圖3-3 metal 1與metal 1 之間的最小間距為3m 圖3-4是違反設(shè)計規(guī)則最小間距的圖例：間距為1.5m 圖3-4 違反最小間距規(guī)則通過DRC檢查，將會出現(xiàn)如圖3-5所示的系統(tǒng)的錯誤提示。 圖3-5 metal 1與metal 1 之間的最小間距應(yīng)不小于3Mircons 圖中給出了錯誤的地方：metal 1與metal 1 之間的最小間距只有1.5Mircons表3-2列出了某一型號0.35m cmos工藝版圖各層圖形之間的最小距離 表3-2 0.35m cmo

29、s工藝版圖各層圖形之間的最小距離 最小寬度 nwell active poly p_lpuls_select contact metal1 vial1 （minsep） n_lpuls_select 單位0.2m Nwell 18Active 6 3Poly 1 3p_lpuls_select 3 2n_lpuls_selectContact 2 2 3metal1 3vial1 2 2 2 33.1.3 最小交疊(minoverlap) 交疊有兩種形式： (1)一幾何圖形內(nèi)邊界到另一圖形的內(nèi)邊界長度(overlap)，如圖2-6所示： 圖3-6 overlap (2) 一種幾何圖形外邊到另一

30、種幾何圖形的內(nèi)邊界長度(extension)，如圖3-7所示： Y X 圖3-7 extension對于圖3-6的情況，我在畫版圖時幾乎沒有遇到那類的，但是對于圖3-7所示的最小交疊情況遇到的比較多，對于圖3-7的交疊情況可用圖3-8和圖3-9所示的情況來真實的感受一下： 圖3-8 contact（接觸孔）與metal1（金屬一層）違反版圖最小交疊規(guī)則 圖3-9 contact（接觸孔）與poly（多晶硅）違反版圖最小交疊規(guī)則表3-3列出了某型號0.35m CMOS工藝版圖各層圖形之間的最小交疊。 表3-3 某型號0.35m CMOS工藝版圖各層圖形之間的最小交疊 X n_well activ

31、e poly p_lpuls_select contact metal1 vial1 Y n_lpuls_selectn_well 6ActivePoly 2 p_lpuls_select 2n_lpuls_selectContact 1.5 1.5 1metal1 1vial1 13.1.4 版圖檢查 雖然版圖在設(shè)計規(guī)則中一直按照特定的電路圖展開，并遵循一整套的設(shè)計規(guī)則，但是當(dāng)版圖完成時還可能存在一些由于人為各種因素的影響（比如眼睛疲勞）而出現(xiàn)一些錯誤，特別是大規(guī)模集成電路尤其如此。對于設(shè)計規(guī)則檢查（DRC)，每種集成電路工藝都有一套貫穿于整個制造過程的技術(shù)參數(shù)，這些參數(shù)通常由所用的設(shè)備決定

32、的，或者通過實驗測量得到的。它們可能是極致、區(qū)間值或最優(yōu)值。另一方面，為了實現(xiàn)在芯片上的測試和封裝，焊盤要有適當(dāng)?shù)拇笮『筒季?。設(shè)計規(guī)則檢查（DRC，design rule check)的任務(wù)是檢查發(fā)現(xiàn)設(shè)計中的錯誤。運行DRC，程序就按照相應(yīng)規(guī)則檢查文件運行，發(fā)現(xiàn)錯誤時，會在錯誤的地方做出標(biāo)記（mark），并且做出解釋，這樣設(shè)計者就可以根據(jù)提示來進(jìn)行修改。3.2 基本器件的版圖設(shè)計3.2.1 圖元從理論上講，根據(jù)3.1節(jié)將講的設(shè)計規(guī)則內(nèi)容，就可以畫版圖了。但是，僅根據(jù)這些規(guī)則來設(shè)計版圖，還是難以入手的，因為電路所涉及的每一種元件都是由一套掩膜決定的幾何形狀和一系列物理、化學(xué)和機(jī)械處理過程的有機(jī)組

33、合。 圖3-10 不同種類的圖元從LEdit窗口中可知有圖3-10的圖元，在畫版圖時，根據(jù)自己的需要調(diào)用不同的圖元，通過相應(yīng)的組合、排列位置以及符合設(shè)計流程就可以畫出你所設(shè)想的電子基本元器件甚至各種電路。3.2.2 基本MOS管的版圖設(shè)計1. NMOS基本的版圖設(shè)計 在L-Edit界面的版圖編輯區(qū)，一般設(shè)定下圖為版圖設(shè)計的襯底，該襯底為P襯底，如圖3-11 圖 3-11 以P襯底為準(zhǔn)的編輯區(qū)圖3-12為一NMOS的剖面圖： S G D poly SiO2 active N_select 圖3-12 NMOS剖面圖 (a) 首先要在狀態(tài)欄中單擊setup，找到design，并單擊，打開后現(xiàn)出圖3

34、-13的窗口，在technology中可設(shè)定編輯窗口中兩最小格點之間的距離，一般設(shè)定微米（m）但也可根據(jù)設(shè)計者的要求確定其兩小點之間最小距離。畫一般教學(xué)試驗性版圖，可設(shè)定為m 。 圖3-13 可設(shè)定兩小格點之間的距離 (b) 再在p襯底上畫出適當(dāng)?shù)膎_slect， 如圖3-14所示： 圖3-14 P襯底上的n_slect區(qū)域(c) 在n_slect內(nèi)，再選擇（N）型有源區(qū)(active)：圖3-15 如圖3-15 畫出有源選擇區(qū)并進(jìn)行DRC檢查 同時用DRC檢查版圖設(shè)計是否有錯，如果沒錯會出現(xiàn)圖3-15第二幅圖的畫面。 (d) 然后畫出多晶硅（poly），根據(jù)柵長和柵寬的確定而確定柵極的大小，

35、 然后進(jìn)行DRC檢查 。 圖3-16所示： 圖3-16 紅色圖元為多晶硅（poly） (e) 確定源極和漏極 源極和漏極應(yīng)該在有源區(qū)（active）內(nèi)，同時確定柵極的接觸點，而且有一定的規(guī)則，需要用圖元active contact（有源區(qū)接觸孔）和圖元poly contact（多晶硅接觸孔），畫出后進(jìn)行DRC檢查是否有誤。 畫出如圖3-17圖形如下： 圖3-17 各極孔的接觸點 (f) 用第一層金屬（metal1）與各極接觸孔點連接，如圖3-18所示： 圖3-18 接觸孔與金屬線的連接 最后進(jìn)行DRC檢查，確定無誤后，可確定一個最基本的NMOS器件版圖初步完成。 2. PMOS基本的版圖設(shè)計一

36、個最基本的PMOS版圖和NMOS版圖大致步驟差不多，但制備NMOS的襯底是P襯底，制備PMOS的襯底是N襯底這一原則。 S G D Poly SiO2 P型active P_select N_well P襯底 圖3-19 PMOS內(nèi)部結(jié)構(gòu)剖面圖 最后運行DRC，檢查是否有錯誤，沒有錯誤就成功的繪制了一個最基本的PMOS版圖。值得一提的是，圖3-19的NMOS器件版圖和圖3-20的PMOS器件版圖是默認(rèn)源極和襯底相連接的版圖，但是，往往有許多電路MOS器件的源極與襯底不是連接在一起的，例如一個與非門電路，其NMOS串接，如圖3-21(a)所示： 由圖3-21（b)可知，NMOS器件M5的源極和襯

37、底并沒有連在一起。此時需要將連有襯底的NMOS的版圖體現(xiàn)出來。 3.2.3 基本電阻的版圖設(shè)計在LEdit環(huán)境下COS工藝可用的電阻有多晶硅電阻、有源區(qū)電阻和阱區(qū)電阻。三種電阻的計算公式均為：R=(l+2Xd）/(w+w)Rsh +(2/n)Rcon，式中，Rsh為方塊電阻值：l（L）和w分別為體電阻的長與寬；Rcon為單個接觸區(qū)形成的電阻值；n為接觸孔的個數(shù)。(1) 多晶硅電阻 如圖3-24 Xd Xd孔徑電阻 L w w 圖2-24 多晶硅電阻 其剖面圖如圖3-25：多晶硅襯底 圖3-25 多晶硅電阻的剖面圖(2) 阱區(qū)電阻的版圖設(shè)計n_well resistor ID與n_well重合形

38、成電阻區(qū) 一般N阱電阻比較常見，在N型電阻中進(jìn)行N+擴(kuò)散，該擴(kuò)散區(qū)與有源區(qū)形成N型有源區(qū)，有源區(qū)再通過接觸孔和金屬連接形成歐姆接觸，而金屬構(gòu)成了電阻的兩個電極。其畫法如圖2-26： N_wellN_plus_selectt 圖3-26 N阱電阻版圖(3) 有源區(qū)電阻N+有源區(qū)電阻版圖如圖3-27： 圖 3-27 N+有源區(qū)電阻版圖 3.2.4 基本電容的版圖設(shè)計 MOS集成電路中的電容幾乎都是平板電容。平板電容器的電容表達(dá)式： C=0oxWL/tox ，式中，0ox是單位面積的柵氧化層電容；0是真空電阻率，其值為8.8510-14F/cm；ox是柵介質(zhì)二氧化硅的相對介電常數(shù)，其值為3.84，一

39、般去3.9；tox是柵氧化層厚度，一般由硅片加工廠提供；W和L是平板電容器的寬度和長度，其乘積為電容器的面積。以多晶硅和擴(kuò)散區(qū)（或注入?yún)^(qū)）組成的電容器為例，在淀積多晶硅之前，現(xiàn)在下電極板進(jìn)行參雜然后用常規(guī)工藝生長柵氧化層和淀積作為上電極的多晶硅。其版圖設(shè)計如圖3-28所示。 電容區(qū)域 圖3-28 電容器版圖圖3-28中，多晶硅和擴(kuò)散區(qū)（active）組成的電容器。對于雙層多晶硅組成的電容器和金屬和多晶硅組成的電容器就不再畫出了。 3.2.5二極管的版圖設(shè)計PN結(jié)是構(gòu)成二極管的核心部件，只要在PN結(jié)的P區(qū)和N區(qū)分別加上電極，PN結(jié)就構(gòu)成了二極管。PN結(jié)也是構(gòu)成集成電路的基礎(chǔ)，無論哪種類型的集成電路，芯片內(nèi)部有很多PN結(jié)，例如一個P