北郵串行口數(shù)據(jù)傳輸?shù)姆抡婕坝布?shí)現(xiàn)

1、北京郵電大學(xué)信息與通信工程學(xué)院電路綜合實(shí)驗(yàn)報(bào)告串行口數(shù)據(jù)傳輸?shù)姆抡婕坝布?shí)現(xiàn)姓名：學(xué)號(hào)：班內(nèi)序號(hào)：班級(jí)：指導(dǎo)老師：日期： 10.10摘要：現(xiàn)代數(shù)字邏輯電路中電子器件只能直接識(shí)別出二進(jìn)制數(shù)0和1，因此在數(shù)據(jù)傳輸?shù)倪^程中，我們使用一連串代表0和1的高低電平作為數(shù)字信號(hào)從發(fā)生端到接收端，并可以通過串行或并行的方式進(jìn)行檢測(cè)、鎖存。該實(shí)驗(yàn)?zāi)M了這一過程，完成了輸入端序列信號(hào)發(fā)生器、將信號(hào)轉(zhuǎn)換為并行的串并轉(zhuǎn)換電路、測(cè)試了串行和并行兩種檢測(cè)方法來檢測(cè)同步碼、完成了控制電路和鎖存輸出顯示。總體上來看即構(gòu)成了簡(jiǎn)單的串行口數(shù)據(jù)傳輸系統(tǒng)。其中，序列信號(hào)同步碼、信息傳輸?shù)榷伎梢酝ㄟ^簡(jiǎn)單電路組合常見芯片來實(shí)現(xiàn)。發(fā)送端的

2、信息可在接收端用數(shù)碼管的方式來顯示為直觀可讀的信息。二進(jìn)制的序列是數(shù)字電路的基礎(chǔ)，在發(fā)送、檢測(cè)、接受和顯示等方面都是十分高效可行的。關(guān)鍵字：QuartusII、數(shù)據(jù)發(fā)生、串并轉(zhuǎn)換、數(shù)據(jù)傳輸、數(shù)據(jù)顯示Abstract:In modern digital logic circuits ,electronic devices can only discern binary number 0 and 1 directly .So ,d

3、uring the data transmission ,we use a series of high low-level voltage which stand for 0 and 1 as digital signals .And they transfer from the sending end to

4、0;the receiving end .And they can be detected and stored by the serial parallel way .This experiment has simulated the process .It has accomplished the input sequence

5、0;signal generator ,serial parallel transform circuit ,the show of control circuit latched output ,detected synchronous code in the serial and parallel way .On the whole ,the&

6、#160;experiment has accomplished a simple serial parallel transmission system.Among the system ,the sequence signal synchronization code and the information transmission can be realized 

7、;by simple electric circuit and some common chips .The information on the sending end can be showed intuitively on the receiving end by the nixie tube .Binary system

8、 as the digital circuits basement ,it is efficient and feasible in the sending , detecting ,receiving ,showing respects .Keywords:   Quartus II ，data generation ,deserial

9、ize，data transmission ,data display                                   目錄一、 實(shí)驗(yàn)?zāi)康?二、 實(shí)驗(yàn)內(nèi)容1三、 實(shí)驗(yàn)設(shè)計(jì)11. 分頻電路12. 序列信

10、號(hào)發(fā)生器23. 串、并轉(zhuǎn)換模塊34. 串行檢測(cè)模塊45. 并行檢測(cè)模塊66. 控制電路67. 鎖存顯示模塊78. 總體電路圖和仿真結(jié)果79. 糾錯(cuò)電路（未完成）9四、 實(shí)驗(yàn)的硬件實(shí)現(xiàn)及結(jié)果分析10五、 遇到的問題與解決方法13六、 心得體會(huì)14七、 參考文獻(xiàn)15八、 附錄15一、 實(shí)驗(yàn)?zāi)康拇锌跀?shù)據(jù)傳輸是數(shù)字系統(tǒng)中常用的一種數(shù)據(jù)傳輸方式。本次課程設(shè)計(jì)要求學(xué)生綜合數(shù)字邏輯電路和串行口通信的有關(guān)知識(shí)，用硬件獨(dú)立設(shè)計(jì)完成一個(gè)簡(jiǎn)單的串行口數(shù)據(jù)傳輸系統(tǒng)。二、 實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)要求學(xué)生用硬件獨(dú)立設(shè)計(jì)完成一個(gè)簡(jiǎn)單的串行口數(shù)據(jù)傳輸系統(tǒng)。系統(tǒng)框圖如下：系統(tǒng)分為發(fā)送端、接收端兩部分，發(fā)送端主要是同步字符，結(jié)束字符，時(shí)

11、鐘電路和信息碼發(fā)生器。接收端包括串、并轉(zhuǎn)換電路，字符檢測(cè)電路，控制電路，鎖存接受和顯示電路。各模塊之間數(shù)據(jù)傳輸關(guān)系如系統(tǒng)框圖所示。實(shí)驗(yàn)要求發(fā)送端信息碼為：111100010011010，由信息碼形成電路實(shí)現(xiàn)。其中，同步碼為：1111000（信息碼前七位），要求在電路板加電后，首先顯示同步碼。同步碼由字符檢測(cè)電路檢測(cè)，要求分別使用串行檢測(cè)和并行檢測(cè)兩種方式檢測(cè)實(shí)現(xiàn)。同步碼以及其他各組串行碼要求在數(shù)碼管逐個(gè)顯示。顯示時(shí)應(yīng)將頻率調(diào)到2Hz以下。三、 實(shí)驗(yàn)設(shè)計(jì)1. 分頻電路：實(shí)驗(yàn)室所提供的晶振的時(shí)鐘頻率為1MHz，若直接使用人眼將無法正常觀測(cè)出實(shí)驗(yàn)結(jié)果。所以需要設(shè)計(jì)分頻模塊，將1MHz的時(shí)鐘頻率通過分

12、頻器降低到約2Hz，這樣才可以正確顯示結(jié)果。為實(shí)現(xiàn)分頻，我們使用74LS163四位同步計(jì)數(shù)器級(jí)聯(lián)實(shí)現(xiàn)分頻功能。每個(gè)74LS163最多為24=16分頻。為了實(shí)現(xiàn)本實(shí)驗(yàn)分頻的要求，分頻系數(shù)應(yīng)該達(dá)到：106÷2=5×105219。所以需要5塊74LS163芯片級(jí)聯(lián)實(shí)現(xiàn)分頻，所得頻率為1MHz/219=1.9Hz具體電路圖如下：仿真結(jié)果：2. 序列信號(hào)發(fā)生器發(fā)送端需要產(chǎn)生的信息碼為111100010011010這個(gè)15位循環(huán)碼。字符發(fā)生模塊使用由D觸發(fā)器構(gòu)成移位寄存器的序列信號(hào)發(fā)生器。由于循環(huán)碼為15位，23<15<24，故至少應(yīng)該使用4位D觸發(fā)器。經(jīng)檢查，此序列所構(gòu)成

13、的15個(gè)4位的序列不重復(fù)，剛好可以用4為D觸發(fā)器來做次序列發(fā)生器，D觸發(fā)器選用74LS175四D觸發(fā)器。先做出狀態(tài)轉(zhuǎn)移表：狀態(tài)轉(zhuǎn)移表：Q4Q3Q2Q1D111101110011000100010001000100010011001100110011011101010101010111011101111再作出卡諾圖：卡諾圖：由卡諾圖化簡(jiǎn)后可以得:D= Q4Q3，但經(jīng)過檢查，通過此反饋是無法自啟動(dòng)的。通過增加自由項(xiàng)，得D= Q4Q3+Q4Q2 Q1。經(jīng)過檢查，此此反饋可以自啟動(dòng)。電路原理圖為：仿真結(jié)果：3. 串、并轉(zhuǎn)換模塊：根據(jù)數(shù)字電路中的知識(shí)，我們知道移位寄存器可用來實(shí)現(xiàn)串并轉(zhuǎn)換電路。由于需要7

14、位并行輸出，所以需要兩片移位寄存器74LS194級(jí)聯(lián)來實(shí)現(xiàn)。電路圖如下：仿真圖為：4. 串行檢測(cè)模塊顧名思義，串行檢測(cè)模塊即一位一位得進(jìn)行檢測(cè)，當(dāng)檢測(cè)到1111000時(shí)輸出一個(gè)信號(hào)。但如果每一位都進(jìn)行檢測(cè)，將會(huì)使用很多的觸發(fā)器，不利于實(shí)驗(yàn)的實(shí)現(xiàn)。經(jīng)過觀察后容易發(fā)現(xiàn)，同步碼1111000中后面四位1000在序列中是唯一的，故可以檢測(cè)序列1000，當(dāng)與目標(biāo)相匹配時(shí)，則可輸出信號(hào)。首先做出狀態(tài)轉(zhuǎn)移圖：對(duì)A、B、C、D分別編碼為00、01、11、10，最后可得到Q2n,Q1n,輸出信號(hào)Z的卡諾圖如下：最后可以得到電路圖如下：仿真圖為：5. 并行檢測(cè)模塊：相對(duì)于串行檢測(cè)電路，并行檢測(cè)電路容易得到一些。只

15、需要將串并轉(zhuǎn)換之后的信號(hào)利用數(shù)據(jù)比較器進(jìn)行7位數(shù)據(jù)的比較就行。最先，我們考慮將輸入信號(hào)與序列1111000進(jìn)行比較，但是實(shí)踐后發(fā)現(xiàn)這樣會(huì)從目標(biāo)的后面一位開始輸出，于是進(jìn)行了調(diào)整，將輸入信號(hào)與序列0111100進(jìn)行比較。而需要的比較器可由兩個(gè)數(shù)據(jù)比較器74LS85級(jí)聯(lián)得到。具體的電路圖如下：仿真圖如下：6. 控制電路控制電路部分思路很容易理解，即再?zèng)]有檢測(cè)到同步碼之前，保證鎖存器關(guān)閉，沒有任何的輸出；當(dāng)檢測(cè)到同步碼信號(hào)之后，打開鎖存器，并行輸出發(fā)送的信息碼。該功能可用一片D觸發(fā)器74LS74接受檢測(cè)信號(hào)，再通過組合邏輯電路與時(shí)鐘信號(hào)結(jié)合使鎖存器開始正常工作。經(jīng)過完善后（參見問題及解決辦法部分），

16、具體電路圖如下：仿真圖為：7. 鎖存顯示模塊鎖存顯示模塊較為簡(jiǎn)單，只需要一片74LS273鎖存芯片就可以。需要將串并轉(zhuǎn)換后的7位信號(hào)接在鎖存器的輸入端，再將鎖存器的時(shí)鐘接到控制信號(hào)上，最后從鎖存器對(duì)應(yīng)的輸出端輸出并行結(jié)果即可。具體的電路圖如下：仿真圖如下：8. 總體電路圖和仿真結(jié)果有了上面各模塊的詳盡電路圖之后，只需要按照系統(tǒng)框圖以及邏輯分析按順序連接即可。總體電路圖如下：串行檢測(cè)：其仿真結(jié)果圖：并行檢測(cè)：其仿真圖為：9. 糾錯(cuò)模塊：提高要求部分要求設(shè)計(jì)完成一個(gè)簡(jiǎn)單的串行數(shù)據(jù)傳輸糾正錯(cuò)碼系統(tǒng)，那么首先需要設(shè)計(jì)錯(cuò)碼發(fā)生器。在我們的實(shí)驗(yàn)中，我們將錯(cuò)誤碼設(shè)為111100000011010，仿照序列信

17、號(hào)發(fā)生器可以設(shè)計(jì)類似電路，但經(jīng)過檢查會(huì)發(fā)現(xiàn)有重復(fù)出現(xiàn)，故這里采用同步計(jì)數(shù)器和數(shù)據(jù)選擇器來構(gòu)成錯(cuò)碼序列信號(hào)發(fā)生電路。其電路圖如下：然后需要設(shè)計(jì)檢測(cè)電路，當(dāng)檢測(cè)到錯(cuò)誤碼時(shí)輸出1，這里可以仿照串行檢測(cè)電路來設(shè)計(jì)，其電路圖如下：最后是糾錯(cuò)部分，這里只需要將接收到檢測(cè)電路生成的1與原錯(cuò)碼序列一起進(jìn)行或運(yùn)算，就能將錯(cuò)誤碼0改成1。其電路圖如下：仿真圖為：最終該部分由于時(shí)間問題，我們只完成了仿真和部分電路的搭建，并未能完成整體的實(shí)際電路。四、 實(shí)驗(yàn)的硬件實(shí)現(xiàn)及結(jié)果分析1. 實(shí)驗(yàn)的硬件實(shí)現(xiàn)分析根據(jù)電路特點(diǎn)，首先將實(shí)驗(yàn)需要用到的用以提供高頻時(shí)鐘的晶振放在電路板的左上角。關(guān)于布線的原則是盡量避免環(huán)線干擾，布線時(shí)讓

18、線的走勢(shì)按照E字形，整體布局力求簡(jiǎn)潔美觀，功能性強(qiáng)。具體的實(shí)現(xiàn)方式為首先在第一排插好分頻電路模塊，將它的輸出作為后續(xù)板塊的總時(shí)鐘；然后再在第二排依此插好字符發(fā)生器模塊、串并轉(zhuǎn)換模塊、鎖存顯示模塊以及數(shù)碼管，各輸入輸出環(huán)環(huán)相扣；最后在第三排插好串、并檢測(cè)模塊和控制電路模塊，并將控制電路的輸出接到鎖存器上。最后再在縱向的總線上布好Vcc和地線，整個(gè)硬件部分就完成了。最后再進(jìn)行波形分析和實(shí)踐檢測(cè)，最終實(shí)驗(yàn)成功。以下為電路的硬件實(shí)現(xiàn)圖：（靠右為基礎(chǔ)部分，左側(cè)為提高部分）2. 實(shí)驗(yàn)的結(jié)果分析首先從理論上來看，分頻電路將晶振產(chǎn)生的高頻時(shí)鐘進(jìn)行分頻后，將頻率降到2Hz以下，肉眼才可以識(shí)別，并將分頻后的clk

19、信號(hào)作為后續(xù)部分的總時(shí)鐘；在時(shí)鐘的作用下，字符發(fā)生器串行產(chǎn)生所需的信息碼；然后在串行檢測(cè)中，產(chǎn)生的序列一方面進(jìn)行同步碼檢測(cè)，一方面進(jìn)行串并轉(zhuǎn)換并接到鎖存器上；進(jìn)行同步碼檢測(cè)制后，將檢測(cè)信號(hào)接到控制電路上，控制電路再輸出時(shí)鐘信號(hào)給鎖存器，于是最終從鎖存器顯示的應(yīng)該是從1111000開始，每次移動(dòng)一位，進(jìn)行7位并行輸出顯示。從實(shí)際上而言，將七位并行輸出依此接在數(shù)碼管上。通電之后，數(shù)碼管會(huì)從倒C開始，依此輸出字符，并且循環(huán)。其最終效果圖如下：五、 遇到的問題及解決方法1. 問題一：最開始插電路時(shí)，在分頻部分，插好后通電接示波器，但示波器上沒有任何方波信號(hào)輸出，只有干擾，將探筆直接接在晶振上，有高頻時(shí)

20、鐘脈沖顯示。解決方法：經(jīng)過仔細(xì)檢查芯片的器件圖后發(fā)現(xiàn)，每一塊芯片都有自身的高低電平工作端口，即給各芯片提供工作電壓。這是由于我們的疏忽大意導(dǎo)致的失誤，檢查后將各芯片接上高低電平，問題得以解決。2. 問題二再接好總體電路后，發(fā)現(xiàn)數(shù)碼管輸出一開始就有，并不按照預(yù)期的從倒C開始輸出，無法實(shí)現(xiàn)同步功能。于是我們用示波器挨個(gè)模塊進(jìn)行排查，最后發(fā)現(xiàn)我們最初設(shè)計(jì)的控制電路完全沒有發(fā)揮它的功能，而是直接將時(shí)鐘信號(hào)輸出到鎖存器上，使得鎖存器始終打開，從一開始就輸出。解決方法：這是我們最初的控制模塊電路圖：其思路為最初1D是0,1Q返的輸出與時(shí)鐘進(jìn)行與運(yùn)算，使得最終輸出會(huì)在檢測(cè)到有1信號(hào)之后再開始顯示。關(guān)于這個(gè)問題，我們想了很久也不明白，因?yàn)樵摬糠蛛娐贩抡媸钦_的。后來用萬能表將74LS74各個(gè)端口進(jìn)行了檢測(cè)，發(fā)現(xiàn)1D和1Q再通電一瞬間會(huì)輸出一個(gè)高電平，使得最初的計(jì)劃失效。于是我們?cè)鎏砹艘粔KD觸發(fā)器，將原電路圖改為了設(shè)計(jì)圖中的樣子：利用第二塊D觸發(fā)器通電一瞬間的高電平與第一塊的復(fù)位信號(hào)相接，這樣就能很好地解決這個(gè)問題，最終顯示我們所需要的同步碼。3. 問題三：利用QuartusII仿真時(shí)，最終的鎖存顯示總是與預(yù)期有略微不同，而且在不同的電腦上仿真，錯(cuò)