第8章折衷設(shè)計(jì)

1、8 折衷設(shè)計(jì)折衷設(shè)計(jì)8.1 折衷研究折衷研究 8.2 算法的復(fù)雜度算法的復(fù)雜度 8.3 軟件軟件-硬件折衷硬件折衷 8.4 軟件的空間軟件的空間-時間折衷時間折衷 8.5 硬件的空間硬件的空間-時間折衷時間折衷電子工程與光電技術(shù)學(xué)院電子工程與光電技術(shù)學(xué)院電子工程教研室電子工程教研室8.1 折衷研究折衷研究 一、折衷類型一、折衷類型 1、算法空間 2、軟件-硬件折衷 3、軟件空間-時間折衷 4、硬件空間-時間折衷 5、算法和硬件結(jié)構(gòu)之間的映射二、標(biāo)準(zhǔn)折衷研究二、標(biāo)準(zhǔn)折衷研究 步驟：步驟： 1、明確折衷研究的目標(biāo) 2、列出必須考慮的限制條件 3、定義評價標(biāo)準(zhǔn) 4、根據(jù)標(biāo)準(zhǔn)，給不同的方案打分 5、從

2、候選方案選擇一個 6、驗(yàn)證所選方案是否達(dá)到了設(shè)計(jì)目標(biāo)8.2 算法的復(fù)雜度算法的復(fù)雜度 算法復(fù)雜度的因素包括：1、算法本身的性能要求(操作的數(shù)量，要處理的數(shù) 據(jù)量，處理時間)2、數(shù)據(jù)的取值范圍和精度3、復(fù)雜指令的數(shù)量(指那些執(zhí)行時間比平均指令執(zhí) 行時間長很多的指令)4、程序執(zhí)行是否依賴于數(shù)據(jù)，即指令的執(zhí)行是否受 輸入數(shù)據(jù)的影響5、算法內(nèi)部的先后關(guān)系和數(shù)據(jù)的有效時間6、數(shù)據(jù)交換是本地的還是異地的7、數(shù)據(jù)的訪問是隨機(jī)的還是規(guī)律性的8、有多少不同的處理操作8.3 軟件軟件-硬件折衷硬件折衷 基本問題：采用軟件還是硬件來實(shí)現(xiàn)。軟件是指能控制硬件資源的工作，并使之完成算法的程序；硬件是指各種計(jì)算部件的集合

3、，當(dāng)然也包括那些由用戶直接定制的硬件。軟件-硬件的折衷，也就是控制程序和處理部件之間的折衷。一、控制類型二、舉例1、乘法器、乘法器 軟件實(shí)現(xiàn)（算法、改進(jìn)算法） 硬件實(shí)現(xiàn)（串行、并行）2、紅外信號處理、紅外信號處理 要求：檢測器設(shè)計(jì)一個紅外濾波器，以實(shí)現(xiàn)兩個數(shù)據(jù)預(yù)處理算法。 實(shí)現(xiàn)方案：TMS320C80 (MVP)作為核心； FPGA 為基礎(chǔ)構(gòu)建的可編程處理器CHAMP（可編程算法映射處理器)作為核心。 三、小結(jié)1、采用軟件實(shí)現(xiàn)方法，能否滿足對速度和存儲空間 的要求。 2、如果軟件實(shí)現(xiàn)方法不但能滿足性能要求，而且還留有足夠的改進(jìn)空間，則選用軟件實(shí)現(xiàn)方法。通常要求實(shí)際的系統(tǒng)的程序存儲器有50的富余

4、，且系統(tǒng)的運(yùn)算速度比設(shè)計(jì)要求快1.5倍。 3、如果軟件實(shí)現(xiàn)方案難以令人滿意，就應(yīng)該使用硬件實(shí)現(xiàn)方法。硬件實(shí)現(xiàn)應(yīng)盡量選用已有的技術(shù)，將新的硬件設(shè)計(jì)減少到最低程度?？梢赃x用多個現(xiàn)有的處理器，來構(gòu)建多處理器系統(tǒng)，以滿足設(shè)計(jì)要求。 4、如果上述多處理器系統(tǒng)仍然不能令人滿意，則必須設(shè)計(jì)全新的專用處理器。 8.4 軟件的空間軟件的空間-時間折衷時間折衷 實(shí)時軟件設(shè)計(jì)最基本的任務(wù)，就是在軟件開發(fā)中合理利用各種編程技巧，盡量減小運(yùn)算所需的時間，以滿足實(shí)時處理的要求。 軟件要求：一是設(shè)計(jì)出的程序要易于理解和調(diào)試，并能運(yùn)行于多個硬件平臺；二為了使程序運(yùn)行得足夠快，要盡可能利用目標(biāo)硬件平臺所提供的特殊計(jì)算資源。 程

5、序的運(yùn)行時間是核心，決定于： 1、程序的數(shù)據(jù)輸入 2、編譯器產(chǎn)生的面向硬件的代碼質(zhì)量 3、硬件平臺使用的指令集類型和執(zhí)行速度 4、算法本身的復(fù)雜程度 一、空間-時間折衷 軟件空間-時間折衷就是用更多的存儲器空間來提高程序的執(zhí)行速度。將盡量多的信息預(yù)先計(jì)算出來，并存放在存儲器中，能提高程序的速度。比如查表；子程序的使用：省存儲器，增加執(zhí)行時間。 實(shí)現(xiàn)算法的編程語言：高級語言；匯編語言。 單個或多個處理器來實(shí)現(xiàn)算法：單個處理速度慢，但軟件開發(fā)時間較短；多個吞吐量雖大，但軟件的開發(fā)時間較長，且占用的存儲空間較大。 二、算法的開發(fā)和編程語言 程序設(shè)計(jì)還有設(shè)計(jì)時間和執(zhí)行時間的折衷問題。 優(yōu)化程序能提高程

6、序的執(zhí)行速度。開發(fā)語言的任務(wù)就是準(zhǔn)確地描述一個算法，使研究人員和開發(fā)人員理解、修改該算法。編程語言則用來準(zhǔn)確地描述處理機(jī)如何運(yùn)行一個算法。在開發(fā)信號處理系統(tǒng)的過程中，必須將算法的開發(fā)語言描述轉(zhuǎn)換到程序設(shè)計(jì)語言描述。這樣的轉(zhuǎn)換可以手工完成，也可以由專用軟件自動完成，或者將上述兩種方法結(jié)合使用。 三、軟件體系 軟件體系就是設(shè)計(jì)軟件的方法和風(fēng)格。主要研究將要開發(fā)的軟件按等級進(jìn)行分解的方法。定點(diǎn)/浮點(diǎn)。 四、軟件結(jié)構(gòu) 軟件結(jié)構(gòu)包括各種數(shù)據(jù)結(jié)構(gòu)、流程控制方法、子程序以及將程序組合并使其同時運(yùn)行。軟件結(jié)構(gòu)的多樣性會增加其實(shí)時實(shí)現(xiàn)的困難。 五、程序的信息量 程序的信息量就是不隨折衷手段的使用而改變的量。8.

7、5 硬件的空間硬件的空間-時間折衷時間折衷 用一個處理器不能完成實(shí)時處理時，必須增加處理器的數(shù)量，但會引起下面的問題：1、如何確定該使用多少個處理器；2、如何將處理算法分解并分配給多個處理器；3、假定在大多數(shù)應(yīng)用中，處理算法的開始部分的計(jì) 算量高于結(jié)束部分的計(jì)算量，該如何均衡每個處 理器的負(fù)載；4、處理器之間如何進(jìn)行數(shù)據(jù)通信，尤其是在處理器 完全連接的情況下，如何進(jìn)行數(shù)據(jù)通信。解決方法：解決方法：1、用能同時完成任意一對處理單元之間數(shù)據(jù)通信的傳輸網(wǎng)絡(luò)，或者跨接條開關(guān)代替點(diǎn)對點(diǎn)連接。2、將算術(shù)運(yùn)算單元和存儲器單元分開，并使它們都和數(shù)據(jù)傳輸網(wǎng)絡(luò)相連接。3、增加一個調(diào)度模塊。當(dāng)一個節(jié)點(diǎn)所需要的輸入數(shù)

8、據(jù)全部到達(dá)之后，調(diào)度模塊就為其分配一個算術(shù)邏輯單元以執(zhí)行該節(jié)點(diǎn)的運(yùn)算。 當(dāng)然，為了組成一臺完整的處理機(jī)，還需要添加數(shù)據(jù)輸入輸出單元和控制單元。 多個硬件設(shè)計(jì)參數(shù)會受到所采用的折衷方案的影響。包括：靈活性、功耗、體積或者面積、速度、每個處理器單元的結(jié)構(gòu)(包括存儲器結(jié)構(gòu)、執(zhí)行單元、寄存器的布置以及流水線的深度)和實(shí)現(xiàn)方法（包括 ASIC、FPGA、RISC、DSP ），可以在處理器的數(shù)量和存儲器的速度之間取折衷。可以用兩個處理器和較便宜的低速存儲器的方案，來代替使用一個處理器和昂貴的高速存儲器的方案。 有時采用嵌入一個專用協(xié)處理器來增加運(yùn)算的資源。 一、多處理器系統(tǒng)的特點(diǎn) 基本參數(shù)：處理單元的類型：包含多處理器系統(tǒng)使用的處理器的結(jié)構(gòu)、速度和性能，以及系統(tǒng)使用的多個處理器是否同一類型等兩個方面。實(shí)現(xiàn)處理器間通信的互連網(wǎng)的拓?fù)浣Y(jié)構(gòu)和數(shù)據(jù)傳輸速度。處理單元的數(shù)量和系統(tǒng)總吞吐量。存儲器結(jié)構(gòu)，包括共享存儲器的結(jié)構(gòu)和處理器內(nèi)部存儲器的結(jié)構(gòu)兩個方面。 1、分類方法 多處理器系統(tǒng)可以用其采用的分配數(shù)據(jù)流和指令流的方法來表征。單指令單數(shù)據(jù)SISD；單指令多數(shù)據(jù)SIMD；多指令單數(shù)據(jù)MISD；多指令多數(shù)據(jù)MIMD。 另一種分類方法，是通過判斷系統(tǒng)是粗糙還是精細(xì)來劃分。 2、互連拓?fù)浣Y(jié)構(gòu) 二、處理