計(jì)算機(jī)組成原理復(fù)習(xí)

1、成。計(jì)算機(jī)組成與結(jié)構(gòu)一：填空題：（1）組成計(jì)算機(jī)的基本部件（中央處理器、存儲(chǔ)器、輸入輸出設(shè)備）。（2）常見(jiàn)的輸入信息（數(shù)字符、字母、控制符）。（3）浮點(diǎn)數(shù)的溢出（階碼上溢）、機(jī)器零（階碼下溢）。（4）計(jì)算機(jī)內(nèi)各部件間來(lái)往的信號(hào)（控制信號(hào)、數(shù)據(jù)信號(hào)、地址信號(hào)）。（5）控制器的功能（取指令、分析指令、執(zhí)行指令）。（6）微指令有（同時(shí)發(fā)出的控制信號(hào)）組成，微程序有（若干條微指令）組（7）操作碼是說(shuō)明（執(zhí)行一定操作），地址碼是說(shuō)明（操作數(shù)的地址）（8）存儲(chǔ)器的字?jǐn)U展指的是（增加地址線的條數(shù)）。（9）存儲(chǔ)器的容量單位（字、字節(jié)、位）。（10）存儲(chǔ)器的技術(shù)指標(biāo)（存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期）計(jì)算題:（1）

2、奇偶校驗(yàn)碼如何進(jìn)行檢驗(yàn)?答：假設(shè)數(shù)據(jù)位為D1D2D3D4 偶校驗(yàn)：P=n4®P3®D2©Dl接收方：s=P®D4&D3®D2®D若：s=o,則無(wú)錯(cuò)。若：S=1，則有錯(cuò)。奇校驗(yàn)：p=D4®D3®D2®D接收方：s=P®D®Di®D2®D若：s=o,則無(wú)錯(cuò)。若：S=1，則有錯(cuò)。(2) 補(bǔ)碼加減法：1. 用補(bǔ)碼運(yùn)算計(jì)算下列各組數(shù)的和：(1) X=0.11001Y= - 0.10111X+Y補(bǔ)=X補(bǔ)+Y補(bǔ)=0.11001+1.01001=0.00010X+Y=0.0

3、0010(2) X=0.10010Y=0.11000X+Y補(bǔ)=X補(bǔ)+Y補(bǔ)=0.10010+0.11000=1.01010X+Y= -0.10110 溢出2. 用補(bǔ)碼計(jì)算下列各組數(shù)的差(X-Y) X=-0.01111Y=0.00101X-Y補(bǔ)=X補(bǔ)+-Y補(bǔ)=1.10001+1.11011=1.01100X-Y= - 0.10100(2) X=0.11011Y=-0.10010X-Y補(bǔ)=X補(bǔ)+-Y補(bǔ)=0.11011+0.10010=1.01101X-Y= - 0.10011溢出(3) 原碼一位乘和原碼一位除：1.用原碼一位乘計(jì)算 X=0.1101Y=0.1011 X*Y00.0000 1011+X

4、 00.110100.1101右移 00.01101 101+X 00.110101.0011右移 00.10011 101+0 00.000000.1001右移 00.01001 1 11+X 00.110101.0001右移 00.10001 1 1 1X*Y原碼=0.10001111X*Y=1.100011112.用原碼一位除計(jì)算 X= 0.1001Y=0.1011X/Y-Y補(bǔ)=11.010KOO.lOOk111.01011L11100上*左移*11 110000左移,H-Y00.1011-00.011101上權(quán)左移00.1110010左移4+刃補(bǔ)111.010k'00.0011

5、011 上*左移400.01100110左移4+卜Y補(bǔ)|11.010k111.10110110 上4左移"11 011001100左移療+Y00.1011P00.000101101 上*商=0.1101余數(shù)=-0.0001* (4) *（4）某機(jī)器中，已知道有一個(gè)地址空間 0000H仆FF的ROh區(qū)域，現(xiàn)在再用RAM（ 8K*4）形成一個(gè)（16K*8）的RAM區(qū)域，起始地址為2000H,假設(shè)RAM芯片有CS和WE言 號(hào)控制端。CPU地址總線為A15A0數(shù)據(jù)總線D7D0控制信號(hào)為R/W （讀/寫(xiě)）， MREQ當(dāng)存儲(chǔ)器進(jìn)行讀或?qū)懖僮?，該信?hào)指示地址是有效的）。要求畫(huà)出邏輯圖。地址分配:A

6、15 A14A13A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A000001FFF1 0 00 0 0 0 0 0 0 0 0 0 0 0 0ROM0 0 01 1 1 1 1 1 1 1 1 1 1 1 11 0 10 0 0 0 0 0 0 0 0 0 0 0 020003FFF0 0 11 1 1 1 1 1 1 1 1 1 1 1 11 1 00 0 0 0 0 0 0 0 0 0 0 0 040005FFF0 1 01 1 1 1 1 1 1 1 1 1 1 1 1(1)有 8K*4 設(shè)計(jì) 8K*81d! +J1F8K*8Ao(2)有 8K*8 設(shè)計(jì)

7、 16K*8(5) 舉例說(shuō)明操作碼擴(kuò)展技術(shù)，設(shè)操作碼和地址碼都是二位二進(jìn)制數(shù)，指令長(zhǎng)為6.1. 雙地址指令4條。擴(kuò)展：2.用操作碼11擴(kuò)展一地址指令3條。3. 用操作碼1111擴(kuò)展零地址指令4條is-1100A2 錄I m t n I i110.1d構(gòu)造如下:00AlA2p01AlA"10AlA2ILAlAR1110A2de 9 ri r f ru rr ff rn ft a r11110E11110211110“1111OE(6) 設(shè)信息為D4D3D2D,構(gòu)造海明碼，并說(shuō)明如何糾正一位錯(cuò)，發(fā)現(xiàn)兩位錯(cuò),畫(huà)出邏輯電路1. 有信息位和檢驗(yàn)位關(guān)系2r>=r + k+l知道檢驗(yàn)位個(gè)數(shù)是

8、3.2. 出錯(cuò)表如下：S3S2Sl000無(wú)錯(cuò)001HlPl010H2P2011H3D1100H4P3101H5D2110H6D3111H7D4P2 二 D!D3 田 D4円二 D2 田 D3D452 = /2®/3®/6®/753=/4e/5®/6®/7P4 = Pl®P2®P3e/)l®P2®/)3©D4S4=Pl®P2®P3®P4®/)l®/)2®D3®/)4S4是用來(lái)發(fā)現(xiàn)兩位錯(cuò)的。邏輯電路如下：H *»S4=0

9、 S3S2S1=000無(wú)錯(cuò)S4=1 一位錯(cuò)S4=0 S4 （ S1+S2+S3）=1 兩位錯(cuò)（7）存儲(chǔ)器為什么分層？各層的特點(diǎn)？1. 分層：高速緩存增加速度，價(jià)格增加不多；虛擬存儲(chǔ)器提高容量，價(jià)格增 加不多。2. 特點(diǎn)：主存和輔存看成一個(gè)整體，速度接近主存的速度，容量接近輔存的 容量，而每位的價(jià)格接近于廉價(jià)的輔存的平均價(jià)格。Cache主存層次的速度接近Cache,容量每位的價(jià)格接近主存。（8）把存儲(chǔ)器2單元的內(nèi)容傳到TA中。要求：用寄存器間接尋址方法把 2 單元內(nèi)容讀出來(lái)。1. 編寫(xiě)微指令流程圖。2. 編寫(xiě)微指令代碼。GHDtk嚴(yán)1細(xì)二飛腑.W亙i向1期ZjS=!SIEtFT唯從亍匚n 3 *REGREGdsa? Q g««1eIHdmWGROUTTR6 隔CfARAIDINI NOR/MOLHackTRSfl匚LRA民EGC（QIALUOUTCLRB21盂菩LXi目.血|祁dJiilnp. D'|sr .c|i $ELD AgtfleTRRdalarz. .CM gnleAlUW ""鍛f “TRtaCjAJ :rout|、 皿列下t=« riKEY OUT-ciwrTA