化學(xué)氣相淀積

1、天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理Chap.6 化學(xué)氣相淀積（CVD）CVDCVD的基本概念、特點(diǎn)及應(yīng)用的基本概念、特點(diǎn)及應(yīng)用1CVDCVD的基本模型及控制因素的基本模型及控制因素23CVDCVD多晶硅和氮化硅的方法多晶硅和氮化硅的方法45CVD SiOCVD SiO2 2的特性和方法的特性和方法CVDCVD系統(tǒng)的構(gòu)成和分類系統(tǒng)的構(gòu)成和分類天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理CVD的基本概念化學(xué)氣相淀積（化學(xué)氣相淀積（Chemical Vapor DepositionChemical Vapor Deposition）：）： 把含有構(gòu)成薄膜元素的把

2、含有構(gòu)成薄膜元素的氣態(tài)氣態(tài)反應(yīng)劑或者液態(tài)反應(yīng)劑的反應(yīng)劑或者液態(tài)反應(yīng)劑的蒸氣蒸氣，以，以合理合理的流速引入反應(yīng)室，并以某種方式的流速引入反應(yīng)室，并以某種方式激活激活后后在襯底在襯底表面表面發(fā)生化學(xué)反應(yīng)并在淀積成膜的一種方法。發(fā)生化學(xué)反應(yīng)并在淀積成膜的一種方法。天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理CVD氧化膜與熱生長氧化膜天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理CVD的工藝特點(diǎn)v CVDCVD成膜成膜溫度遠(yuǎn)低于溫度遠(yuǎn)低于襯底的熔點(diǎn)或軟點(diǎn)，減輕了對(duì)襯襯底的熔點(diǎn)或軟點(diǎn)，減輕了對(duì)襯底的熱形變，減少了沾污，底的熱形變，減少了沾污，抑制了缺陷的生成抑制了缺陷的生成，減

3、輕減輕了雜質(zhì)的再分布了雜質(zhì)的再分布，適合于制造淺結(jié)分離器件及，適合于制造淺結(jié)分離器件及VLSIVLSI電電路，而且設(shè)備簡(jiǎn)單，重復(fù)性好；路，而且設(shè)備簡(jiǎn)單，重復(fù)性好；v 薄膜的成分精確可控薄膜的成分精確可控，配比范圍大；，配比范圍大；v 淀積速率淀積速率一般一般高高于于PVDPVD，厚度范圍廣，由幾百埃到數(shù)，厚度范圍廣，由幾百埃到數(shù)毫米，且能大量生產(chǎn)；毫米，且能大量生產(chǎn)；v 淀積薄膜淀積薄膜結(jié)構(gòu)完整，致密結(jié)構(gòu)完整，致密，與襯底，與襯底粘附性好粘附性好，且，且臺(tái)階臺(tái)階覆蓋性能較好覆蓋性能較好；v 薄膜薄膜純度較差純度較差，一般用于制備介質(zhì)膜。，一般用于制備介質(zhì)膜。天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工

4、藝原理集成電路工藝原理CVD薄膜的應(yīng)用v 淺槽隔離（淺槽隔離（STI，USG）v 側(cè)墻掩蔽（側(cè)墻掩蔽（Sidewall, USG）v 前金屬化介質(zhì)層（前金屬化介質(zhì)層（PMD，PSG、BPSG）v 金屬間介質(zhì)層（金屬間介質(zhì)層（IMD，USG、FSG）v 鈍化保護(hù)層（鈍化保護(hù)層（PD，Oxide/Nitride）v 抗反射涂層（抗反射涂層（ARC，SiON）天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理淺槽隔離（STI）天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理側(cè)墻掩蔽天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集

5、成電路工藝原理6.1 CVD模型天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理CVD的基本過程v 反應(yīng)劑在主氣流中的反應(yīng)劑在主氣流中的輸送；輸送；v 反應(yīng)劑從主氣流中反應(yīng)劑從主氣流中擴(kuò)散擴(kuò)散通過通過邊界層邊界層到達(dá)襯底表面；到達(dá)襯底表面；v 反應(yīng)劑在表面被反應(yīng)劑在表面被吸附；吸附；v 吸附的反應(yīng)劑在吸附的反應(yīng)劑在表面表面發(fā)生發(fā)生反應(yīng)反應(yīng)，淀積成膜；，淀積成膜；v 反應(yīng)的副產(chǎn)物和未反應(yīng)劑離開襯底表面，反應(yīng)的副產(chǎn)物和未反應(yīng)劑離開襯底表面，排除。排除。氣流入口氣流出口主氣流區(qū)反應(yīng)室硅片邊界層基座及加熱裝置天津工業(yè)大學(xué)天津工業(yè)大學(xué)

6、集成電路工藝原理集成電路工藝原理能用于CVD的化學(xué)反應(yīng)必須滿足的條件v 淀積溫度下，淀積溫度下，反應(yīng)劑反應(yīng)劑必須具備必須具備足夠高的蒸氣壓足夠高的蒸氣壓；v 除淀積物外，反應(yīng)的除淀積物外，反應(yīng)的其他產(chǎn)物必須是揮發(fā)性的其他產(chǎn)物必須是揮發(fā)性的；v 淀積物淀積物本身必須具有本身必須具有足夠低的蒸氣壓足夠低的蒸氣壓；v 化學(xué)反應(yīng)速率必須足夠快化學(xué)反應(yīng)速率必須足夠快以縮短淀積時(shí)間；以縮短淀積時(shí)間；v 淀積溫度必須足夠低淀積溫度必須足夠低以避免對(duì)先前工藝產(chǎn)生影響；以避免對(duì)先前工藝產(chǎn)生影響；v 化學(xué)反應(yīng)應(yīng)該化學(xué)反應(yīng)應(yīng)該發(fā)生在被加熱的襯底表面發(fā)生在被加熱的襯底表面，如果在氣相發(fā)，如果在氣相發(fā)生化學(xué)反應(yīng)，將導(dǎo)致

7、過早核化，降低薄膜的附著性和密生化學(xué)反應(yīng)，將導(dǎo)致過早核化，降低薄膜的附著性和密度，增加缺陷。度，增加缺陷。天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理邊界層理論v 黏滯性流動(dòng)：黏滯性流動(dòng)：當(dāng)氣壓較高時(shí)（平均自由程遠(yuǎn)小于反應(yīng)室尺寸），當(dāng)氣壓較高時(shí)（平均自由程遠(yuǎn)小于反應(yīng)室尺寸），氣體與固體間的氣體與固體間的摩擦力摩擦力使緊貼固體表面的氣流速度降為零，如果沿使緊貼固體表面的氣流速度降為零，如果沿氣流方向沒有速度梯度，而沿垂直氣流方向的流速為拋物線型變化，氣流方向沒有速度梯度，而沿垂直氣流方向的流速為拋物線型變化，則稱為則稱為泊松流。泊松流。v 邊界層（附面層、滯流層）概念：邊界層（附面

8、層、滯流層）概念：當(dāng)氣體流過硅片表面時(shí)，當(dāng)氣體流過硅片表面時(shí)，存在著一個(gè)存在著一個(gè)速度速度受到擾動(dòng)并按拋物線型變化，同時(shí)還存在反應(yīng)劑受到擾動(dòng)并按拋物線型變化，同時(shí)還存在反應(yīng)劑濃濃度梯度度梯度的薄層被稱為的薄層被稱為邊界層邊界層，也稱為附面層、滯流層。，也稱為附面層、滯流層。天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理v 邊界層厚度：邊界層厚度：v 雷諾數(shù)：雷諾數(shù)： Re= UL / Re= UL / 雷諾數(shù)表示流體運(yùn)動(dòng)中慣性效應(yīng)與粘滯雷諾數(shù)表示流體運(yùn)動(dòng)中慣性效應(yīng)與粘滯效應(yīng)的比值，效應(yīng)的比值，ReRe較低時(shí)，氣流為較低時(shí)，氣流為平流平流型型，ReRe較大時(shí)，氣流為湍流型較大時(shí)，氣流

9、為湍流型平流層邊界層氣流X=0X=LUy?(x)dxxLUxx/)()Re3/(2L天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理 Grove模型vF F1 1=h=hg g(C(Cg g-C-Cs s) )vF F2 2=k=ks sC Cs svC Cs s=C=Cg g/(1+k/(1+ks s/h/hg g) )vK Ks s h hg g時(shí)，表面反應(yīng)控制時(shí)，表面反應(yīng)控制： G= (CG= (Cg g k ks s ) ) /N/N1 1h hg g K Ks s時(shí)，質(zhì)量輸運(yùn)控制時(shí)，質(zhì)量輸運(yùn)控制： G= (CG= (Cg g h hg g ) ) /N/N1 1氣體薄膜F1

10、F2CgCs11NChkhkNFGggsgs天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理v 決定決定k ks s的主要因素：的主要因素：溫度溫度 k ks sk k0 0exp(-Eexp(-EA A/kT)/kT)v 決定決定h hg g的主要因素：的主要因素：氣體流速，氣體成分，系統(tǒng)壓力氣體流速，氣體成分，系統(tǒng)壓力 h hg g=D=Dg g/ / s s； 所以為了保證統(tǒng)一的淀積速率，就必須：所以為了保證統(tǒng)一的淀積速率，就必須：v 對(duì)于表面反應(yīng)控制，保持處處恒定的對(duì)于表面反應(yīng)控制，保持處處恒定的溫度溫度v 對(duì)于質(zhì)量輸運(yùn)控制，保持處處恒定的對(duì)于質(zhì)量輸運(yùn)控制，保持處處恒定的反應(yīng)

11、劑濃度反應(yīng)劑濃度Uxx/)(天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理淀積速率與溫度的關(guān)系天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理6.2 化學(xué)氣相淀積系統(tǒng)CVDCVD系統(tǒng)系統(tǒng)通常包括：通常包括：v氣態(tài)源或液態(tài)源氣態(tài)源或液態(tài)源v氣體輸入管道氣體輸入管道v氣體流量控制氣體流量控制v反應(yīng)室反應(yīng)室v基座加熱及控制系統(tǒng)（其他激活方式）基座加熱及控制系統(tǒng)（其他激活方式）v溫度控制及測(cè)量系統(tǒng)溫度控制及測(cè)量系統(tǒng)v減壓系統(tǒng)（可選）減壓系統(tǒng)（可選）天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理CVD的氣體源v 氣態(tài)源（氣態(tài)源（SiHSiH4 4） 許多氣體有毒、易燃、

12、腐蝕許多氣體有毒、易燃、腐蝕性強(qiáng)。性強(qiáng)。v 液態(tài)源（液態(tài)源（TEOSTEOS，Tetra-Tetra-Ethyl-Oxy-SilaneEthyl-Oxy-Silane） 液體氣壓低，危險(xiǎn)性小，運(yùn)液體氣壓低，危險(xiǎn)性小，運(yùn)輸方便，淀積的薄膜特性好。輸方便，淀積的薄膜特性好。v冒泡法（溫度）冒泡法（溫度）v加熱液態(tài)源加熱液態(tài)源v液態(tài)源直接注入法液態(tài)源直接注入法天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理冒泡法液態(tài)源天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理CVD中常采用的源天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理CVD反應(yīng)室熱源CVDCVD反應(yīng)室反應(yīng)室

13、熱源熱源：v 熱壁式：熱壁式：T Tw w=T=Ts s，氣流穩(wěn)定，結(jié)構(gòu)簡(jiǎn)單，側(cè)壁淀積嚴(yán)重；，氣流穩(wěn)定，結(jié)構(gòu)簡(jiǎn)單，側(cè)壁淀積嚴(yán)重；v 冷壁式：冷壁式： T Tw wTTs s，側(cè)壁淀積少，降低了顆粒剝離的污染，側(cè)壁淀積少，降低了顆粒剝離的污染，減少了反應(yīng)劑的損耗減少了反應(yīng)劑的損耗加熱方式：加熱方式：v 電阻直接加熱（熱壁式和冷壁式）電阻直接加熱（熱壁式和冷壁式）v 電感加熱或高能輻射燈加熱（多為冷壁式）電感加熱或高能輻射燈加熱（多為冷壁式）天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理常用的幾種CVD系統(tǒng) APCVD APCVD系統(tǒng)系統(tǒng)（Atmospheric Pressure CV

14、DAtmospheric Pressure CVD）v 操作簡(jiǎn)單；較高的淀積速率；適于介質(zhì)薄膜淀積；操作簡(jiǎn)單；較高的淀積速率；適于介質(zhì)薄膜淀積；v 易發(fā)生氣相反應(yīng)，產(chǎn)生顆粒污染；臺(tái)階覆蓋性和均勻性較差；一易發(fā)生氣相反應(yīng)，產(chǎn)生顆粒污染；臺(tái)階覆蓋性和均勻性較差；一般是般是質(zhì)量輸運(yùn)質(zhì)量輸運(yùn)控制，需精確控制各處的反應(yīng)劑濃度均勻；控制，需精確控制各處的反應(yīng)劑濃度均勻；v 水平式反應(yīng)系統(tǒng)；連續(xù)式淀積系統(tǒng)。水平式反應(yīng)系統(tǒng)；連續(xù)式淀積系統(tǒng)。天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理 LPCVD LPCVD系統(tǒng)（系統(tǒng)（Low Pressure CVDLow Pressure CVD）v 污染?。?/p>

15、均勻性和臺(tái)階覆蓋性較好；一般是污染??；均勻性和臺(tái)階覆蓋性較好；一般是表面反應(yīng)表面反應(yīng)控制，精確控控制，精確控制溫度比較容易；制溫度比較容易；v 氣缺現(xiàn)象氣缺現(xiàn)象；較低的淀積速率；較高的淀積溫度；較低的淀積速率；較高的淀積溫度；v 立式淀積系統(tǒng)；管式淀積系統(tǒng)。立式淀積系統(tǒng)；管式淀積系統(tǒng)。天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理 PECVD PECVD系統(tǒng)（系統(tǒng)（Plasma Enhanced CVDPlasma Enhanced CVD）v 相對(duì)最低的淀積溫度，最高的淀積速率；淀積的薄膜相對(duì)最低的淀積溫度，最高的淀積速率；淀積的薄膜具有良好的附著性、低針孔密度、良好的階梯覆蓋、

16、具有良好的附著性、低針孔密度、良好的階梯覆蓋、良好的電學(xué)特性、可以與精細(xì)圖形轉(zhuǎn)移工藝兼容；良好的電學(xué)特性、可以與精細(xì)圖形轉(zhuǎn)移工藝兼容；v 設(shè)備較復(fù)雜，影響因素多：溫度、氣流速度、壓力、設(shè)備較復(fù)雜，影響因素多：溫度、氣流速度、壓力、射頻功率等；可能的污染較多；射頻功率等；可能的污染較多；v 冷壁平行板；熱壁平行板。冷壁平行板；熱壁平行板。天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理6.3 CVD多晶硅的特性和淀積方法v 多晶硅的性質(zhì)多晶硅的性質(zhì) 多晶硅多晶硅= =單晶硅顆粒（單晶硅顆粒（100nm100nm數(shù)量級(jí)）數(shù)量級(jí)）+

17、 +晶粒間界晶粒間界 相同摻雜濃度下，晶粒尺寸大的薄膜有較低的電阻率相同摻雜濃度下，晶粒尺寸大的薄膜有較低的電阻率v 多晶硅的作用多晶硅的作用 MOSMOS結(jié)構(gòu)中的多晶硅柵；局部互連材料；多晶硅發(fā)射極結(jié)構(gòu)中的多晶硅柵；局部互連材料；多晶硅發(fā)射極v 化學(xué)氣相淀積多晶硅化學(xué)氣相淀積多晶硅 熱壁式熱壁式LPCVDLPCVD： SiHSiH4 4( (吸附吸附) Si() Si(固固)+2H)+2H2 2( (氣氣) )580650分解天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理v淀積條件對(duì)多晶硅結(jié)構(gòu)及淀積速率的影響淀積條件對(duì)多晶硅結(jié)構(gòu)及淀積速率的影響 淀積溫度、壓力、摻雜類型、熱處理淀

18、積溫度、壓力、摻雜類型、熱處理天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理6.4 CVD二氧化硅的特性和淀積方法v 低溫低溫CVD SiOCVD SiO2 2 （300450300450） 1 1）硅烷）硅烷為源的低溫為源的低溫CVD SiOCVD SiO2 2 SiH SiH4 4（氣）（氣）+O+O2 2（氣）（氣） SiOSiO2 2（固）（固） +2H+2H2 2（氣）（氣） （APCVDAPCVD） SiHSiH4 4（氣）（氣）+2N+2N2 2O O（氣）（氣） SiOSiO2 2（固）（固） +2H+2H2 2（氣）（氣）+2N+2N2 2（氣）（氣） （PECV

19、DPECVD） 2 2）TEOSTEOS為源的低溫為源的低溫PECVD SiOPECVD SiO2 2 Si(OCSi(OC2 2H H5 5) )4 4 +O +O2 2 SiO SiO2 2+ +副產(chǎn)物副產(chǎn)物 （PECVDPECVD）v 中溫中溫 LPCVD SiOLPCVD SiO2 2 （650750650750） Si(OCSi(OC2 2H H5 5) )4 4 SiO SiO2 2+ 4C+ 4C2 2H H4 4+ 2H+ 2H2 2O O （LPCVDLPCVD）天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理v TEOSTEOS與臭氧混合源的與臭氧混合源的SiOS

20、iO2 2淀積淀積 （最好的臺(tái)階覆蓋能力）（最好的臺(tái)階覆蓋能力）CVD SiO2薄膜的臺(tái)階覆蓋：薄膜的臺(tái)階覆蓋： 入射（到達(dá)角）；入射（到達(dá)角）；表面遷移表面遷移（淀積系統(tǒng)）（淀積系統(tǒng)） ；再發(fā)射再發(fā)射（氣體性質(zhì)）（氣體性質(zhì)）天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理 TEOS TEOS SiH SiH4 4天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理v 硅烷（硅烷（SiHSiH4 4）具有完全的對(duì)稱結(jié)構(gòu)，不易在襯底表面發(fā)生）具有完全的對(duì)稱結(jié)構(gòu)，不易在襯底表面發(fā)生物理吸附，只能分解之后在襯底表面發(fā)生物理吸附，只能分解之后在襯底表面發(fā)生化學(xué)吸附化學(xué)吸附，而，而化學(xué)吸

21、附的作用力大，使之化學(xué)吸附的作用力大，使之表面遷移能力和再發(fā)射能力表面遷移能力和再發(fā)射能力很低很低，所以，所以臺(tái)階覆蓋性能較差臺(tái)階覆蓋性能較差；v 四乙氧基硅烷（四乙氧基硅烷（TEOSTEOS）的結(jié)構(gòu)不完全對(duì)稱，容易在襯底）的結(jié)構(gòu)不完全對(duì)稱，容易在襯底表面通過氫鍵發(fā)生表面通過氫鍵發(fā)生物理吸附物理吸附，而物理吸附的作用力相對(duì)，而物理吸附的作用力相對(duì)較小，因而較小，因而表面遷移能力和再發(fā)射能力較強(qiáng)表面遷移能力和再發(fā)射能力較強(qiáng)，因而，因而臺(tái)階臺(tái)階覆蓋性能好覆蓋性能好。天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理CVD SiO2的摻雜（磷硅玻璃，硼硅玻璃） SiOSiO2 2的摻雜可以在

22、制備過程中加入摻雜劑實(shí)現(xiàn)的摻雜可以在制備過程中加入摻雜劑實(shí)現(xiàn)原位摻雜原位摻雜。 PSGPSG在高溫下可以流動(dòng)，從而可以形成更平坦的表面，階梯在高溫下可以流動(dòng)，從而可以形成更平坦的表面，階梯覆蓋也有所改善，常用于覆蓋也有所改善，常用于平坦化工藝平坦化工藝作為作為PMDPMD。天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理淀積-回刻-淀積制備平坦IMD表面共形覆蓋共形覆蓋天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理6.5 CVD氮化硅的特性和淀積方法Si S

23、i3 3N N4 4的特性及其在的特性及其在ICIC中的作用中的作用: :v 最終鈍化層和機(jī)械保護(hù)層最終鈍化層和機(jī)械保護(hù)層v 選擇性氧化的掩蔽膜（選擇性氧化的掩蔽膜（LOCOSLOCOS工藝）工藝）v O-N-OO-N-O疊層介質(zhì)絕緣材料疊層介質(zhì)絕緣材料v MOSFETMOSFET柵極的側(cè)墻柵極的側(cè)墻v 溝槽隔離的溝槽隔離的CMPCMP終止層終止層Si Si3 3N N4 4的淀積方法的淀積方法: : LPCVD：3SiCl2H2(氣氣)+4NH3(氣氣) Si3N4(固固)6HCl(氣氣)6H2(氣氣) PECVD：SiH4(氣氣)+NH3(或或N2)(氣氣) SixNyHz(固固)+H2(氣氣)天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理6.6 金屬的化學(xué)氣相淀積v 難熔金屬（難熔金屬（W,Ti,MoW,Ti,Mo）及其化合物）及其化合物v 電阻率高，主要用于接觸孔填充材料和局部互連材料電阻率高，主要用于接觸孔填充材料和局部互連材料天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理為什么要用鎢塞(plug)？天津工業(yè)大學(xué)天津工業(yè)大學(xué) 集成電路工藝原理集成電路工藝原理CVD淀積鎢v 鎢源一