第15講邏輯門電路、組合邏輯

1、第第13章章 組合邏輯電路組合邏輯電路第第15講講13.6 TTL13.6 TTL集成門電路集成門電路13.7 13.7 其它類型的其它類型的TTLTTL門電路門電路13.8 13.8 組合邏輯電路的分析組合邏輯電路的分析13.9 13.9 組合邏輯電路的設計組合邏輯電路的設計13.10 13.10 集成組合邏輯電路集成組合邏輯電路 TTL 晶體管晶體管- -晶體管邏輯集成電路晶體管邏輯集成電路集成門電路集成門電路集成門電路集成門電路雙極型雙極型TTL (Transistor-Transistor Logic Integrated Circuit , TTL)ECLNMOSCMOSPMOSMO

2、SMOS型型（M Metal-etal-O Oxide-xide- S Semiconductoremiconductor，MOSMOS）MOS 金屬氧化物半導體場效應管集成電路金屬氧化物半導體場效應管集成電路CBAF 13.6.1 TTL與非門的基本原理與非門的基本原理TTL與非門的內部結構與非門的內部結構+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT T1 1: :多發(fā)射極晶體管多發(fā)射極晶體管13.6 TTL集成門電路集成門電路NNP1. 任一輸入為低電平（任一輸入為低電平（0.3V）時）時“0”1V不足以讓不足以讓T2、T5導通導通三個三個PN結結導通需導通需2.1

3、V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT2、T5截止截止uouo=5-uR2-ube3-ube4 3.4V 高電平！高電平！NNP+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導通全導通電位被嵌電位被嵌在在2.1V全反偏全反偏 1V截止截止2. 輸入全為高電平（輸入全為高電平（3.4V）時或輸入全甩空）時或輸入全甩空T2、T5飽和飽和導通導通uo =0.3V輸出低電平輸出低電平輸入甩空，相當于輸入輸入甩空，相當于輸入“1”NNPABCF 輸入、輸出的邏輯關系式：輸入、輸出的邏輯關系式：+5VFR4R2R13kT2R5R3T3T4T1T5

4、b1c1ABC與非門表示符號與非門表示符號邏輯表示式邏輯表示式& &A AB BY YC CY= ABCY= ABCY= AY= AA AY Y（非門，反相器）（非門，反相器）& &A AB BY YY= ABY= AB如：如：TTLTTL門電路芯片（門電路芯片（四四2 2輸入與非門，輸入與非門，型號型號7474LS00 LS00 ) )地地GNDGNDTTLTTL門電路芯片簡介門電路芯片簡介外形外形& & & &14141313121211111010 9 9 8 8 1 1 2 2 3 3 4 4 5 5 6 6 7 7 &a

5、mp; &管腳管腳電源電源V VCCCC（+5V+5V）4 4、常用、常用TTLTTL邏輯門電路邏輯門電路名稱名稱國際常用國際常用系列型號系列型號國產部標型號國產部標型號說明說明四四2 2輸入與非門輸入與非門7474LS00LS00T100T1000 0四四2 2輸入或門輸入或門四四2 2異或門異或門四四2 2輸入或非門輸入或非門四四2 2輸入與門輸入與門雙雙4 4輸入與非門輸入與非門雙雙4 4輸入與門輸入與門六反相器六反相器8 8輸入與非門輸入與非門7474LS32LS327474LS02LS027474LS08LS087474LS86LS867474LS21LS217474LS20

6、LS207474LS30LS307474LS04LS04T186T186T100T1008 8T108T1086 6T102T1021 1T100T1002 2一個組件內部一個組件內部有四個門，每有四個門，每個門有兩個輸個門有兩個輸入端一個輸出入端一個輸出端。端。一個組件內有一個組件內有兩個門，每個兩個門，每個門有門有4 4個輸入端。個輸入端。只一個門，只一個門，8 8個個輸入端。輸入端。有有6 6個反相器。個反相器。13.6.2 TTL13.6.2 TTL門電路的主要技術參數(shù)門電路的主要技術參數(shù)1) 1) 輸出高電平、低電平輸出高電平、低電平高電平高電平: 3.4V-4V : 3.4V-4V

7、 以上以上低電平低電平: 0.3V-0.4V: 0.3V-0.4V以下以下2) 2) 閾值電壓：閾值電壓： U UTHTH=1.4V =1.4V V VI IV VO O高電平高電平低電平低電平1 1V VO OV VI IU UTHTH=1.4V=1.4V3) 3) 扇出系數(shù)扇出系數(shù): : N =10N =10& & & &11TTLTTL門電路的主要參數(shù)門電路的主要參數(shù)扇出系數(shù)扇出系數(shù) 輸出端允許驅動的門電路的最大數(shù)目。輸出端允許驅動的門電路的最大數(shù)目。輸入輸入A A、B B波形如圖所示波形如圖所示, , 請畫出與非門請畫出與非門的輸出（的輸出（Y Y）波形

8、。）波形。ABYY=AB課堂練習課堂練習: :& &A AB BY Y A B Y 0 0 1 0 1 1 1 0 1 1 1 0真值表真值表RLUCC13.7 其它類型的其它類型的TTL門電路門電路1. 集電極開路的與非門（集電極開路的與非門（OC門）門）輸入全輸入全1時，輸出時，輸出=0；輸入任輸入任0時，輸出懸空時，輸出懸空+5VFR2R13kT2R3T1T5b1c1ABC&符號符號應用時輸出端要接一上拉負載電阻應用時輸出端要接一上拉負載電阻 RL 。& OC門可以實現(xiàn)門可以實現(xiàn)“線與線與”功能。功能。&UCCF1F2F3F分析：分析：F1、F2、

9、F3任一導通，則任一導通，則F=0。 F1、F2、F3全截止，全截止，則則F=1 。輸出級輸出級RLUCCRLT5T5T5F=F1F2F3負載電阻負載電阻RL和電源和電源 UCC可以根據(jù)情況選擇。可以根據(jù)情況選擇。&J+30V 220VJD2. 三態(tài)門三態(tài)門E 控制端控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDEE一、結構一、結構+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDEE二、工作原理二、工作原理(1) 控制端控制端E=0時的工作情況：時的工作情況：01截止截止ABF +5VFR4R2R13kT2R5R3T3T4T1T5b1c1AB

10、DEE(2) 控制端控制端E=1時的工作情況時的工作情況10導通導通截止截止截止截止高阻態(tài)高阻態(tài)&ABFE符號符號輸輸出出高高阻阻0E 1E ABF 功能表功能表三、三態(tài)門的符號及功能表三、三態(tài)門的符號及功能表&ABFE符號符號輸輸出出高高阻阻1E0EABF 功能表功能表使能端使能端高電平高電平起作用起作用使能端使能端低電平低電平起作用起作用E1E2E3公用總線公用總線=三態(tài)門主要作為三態(tài)門主要作為TTL電路與電路與總線總線間的間的接口電路接口電路。四、三態(tài)門的用途四、三態(tài)門的用途工作時，工作時，E1、E2、E3分時分時接入高電接入高電平。平。13.8 13.8 組合邏輯電路的

11、分析組合邏輯電路的分析 特點特點: :某一時刻的輸出狀態(tài)僅由該時刻電路的某一時刻的輸出狀態(tài)僅由該時刻電路的輸入信號決定輸入信號決定, , 而與該電路在此輸入信號之前而與該電路在此輸入信號之前所具有的狀態(tài)無關。所具有的狀態(tài)無關。 組合邏輯電路組合邏輯電路：用各種門電路組成的，用于：用各種門電路組成的，用于實現(xiàn)某種功能的復雜邏輯電路。實現(xiàn)某種功能的復雜邏輯電路?；喕喌贸鼋Y論（邏輯功能）。得出結論（邏輯功能）。組合邏輯電路圖組合邏輯電路圖寫出邏輯表達式寫出邏輯表達式分析方法：分析方法：例例1 1：&ABYABAABBABY=AAB BAB=AAB + BAB=AAB + BAB=AB (

12、A + B)= (A+B) (A+B)= 0+AB+AB +0異或門異或門組合邏輯電路的分析組合邏輯電路的分析=AB+AB組合邏輯電路的分析組合邏輯電路的分析例例2 2：M=1( (高電平）：高電平）： Y=AM=0( (低電平）：低電平）： Y=B本圖功能：二選一電路。本圖功能：二選一電路。數(shù)據(jù)選擇器數(shù)據(jù)選擇器B&AMY1M=0時：門時：門1 1輸出恒為輸出恒為1 1， A信號被拒之門外。信號被拒之門外。零電平對與非門的封門作用。零電平對與非門的封門作用。Y=AM BM = AM+BM13.9 13.9 組合邏輯電路的設計組合邏輯電路的設計方法步驟方法步驟: :根據(jù)題意列真值表根據(jù)題

13、意列真值表邏輯式邏輯式化簡化簡卡諾圖卡諾圖化簡化簡畫邏輯電路圖畫邏輯電路圖寫最簡邏輯式寫最簡邏輯式例例1 1: 交通燈故障監(jiān)測邏輯電路的設計。交通燈故障監(jiān)測邏輯電路的設計。紅燈紅燈R R黃燈黃燈Y Y綠燈綠燈G G單獨亮單獨亮正常正常黃、綠同時亮黃、綠同時亮正常正常其它情況其它情況不正常不正常RYGRYG單獨亮單獨亮正常正常黃、綠同時亮黃、綠同時亮正常正常其他情況其他情況不正常不正常RYG000011111011110000Z= RYG+RG+RYZ= RYG+RG+RY組合邏輯電路的設計組合邏輯電路的設計R Y G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0

14、0 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1、列真值表、列真值表 2 2、卡諾圖、卡諾圖化簡化簡RYRYRGRG3 3、寫最簡邏輯式、寫最簡邏輯式設設：燈亮為：燈亮為“1”1”，不亮為，不亮為“0”0”，正常為正常為“0”0”，不正常為，不正常為“1”1”。例例1 14 4、用基本邏輯門構成邏輯電路用基本邏輯門構成邏輯電路Z= RYG+ RG+ RYZ= RYG+ RG+ RYR RY YG G& &1 11 11 1& & & 1 1Z Z 若要求用若要求用與非門與非門構成構成邏輯電路呢？邏輯電路呢？組合邏輯電路的設計組合邏輯電路的設

15、計例例1 15 5、用與非門構成邏輯電路、用與非門構成邏輯電路=RYG + RG + RY=RYG + RG + RY = = RYG RYG RG RG RY RY組合邏輯電路的設計組合邏輯電路的設計例例1 1Z= RYG+ RG+ RYZ= RYG+ RG+ RYR RY YG G& &1 11 11 1& & &Z Z& &( (利用反演定理利用反演定理A+B=AA+B=A B , A+B+C=AB , A+B+C=A B B C)C)例例2 2設計一個三人表決邏輯電路，要求設計一個三人表決邏輯電路，要求: : 三人三人A A、B

16、B、C C各控制一個按鍵，按下為各控制一個按鍵，按下為“1”1”，不按為，不按為“0”0”。多數(shù)（。多數(shù)（ 2 2）按下為通過。通過時按下為通過。通過時L L1 1，不通過不通過L L0 0。用與非門實現(xiàn)。用與非門實現(xiàn)。組合邏輯電路的設計組合邏輯電路的設計L LA AB BC C+5V+5V要設計要設計的邏輯的邏輯電路電路A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 A ABCBC0000111110111100002 2、用畫卡諾圖化簡、用畫卡諾圖化簡L= AC + BC + ABL= AC +

17、 BC + AB3 3、 寫出最簡寫出最簡“與或與或”式式組合邏輯電路的設計組合邏輯電路的設計1 1、列真值表、列真值表BCBCACACABAB4 4、用與非門實現(xiàn)邏輯電路、用與非門實現(xiàn)邏輯電路L=AB +AC +BC L=AB +AC +BC = AB = AB AC AC BC BC組合邏輯電路的設計組合邏輯電路的設計例例2 2& & & & &A AB BC CL L& &13.10 13.10 集成組合邏輯電路集成組合邏輯電路13.10.1 13.10.1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器13.10.2 13.10.2 七段顯示譯碼器七段顯示

18、譯碼器13.10.3 13.10.3 譯碼器譯碼器 13.10.4 13.10.4 加法器加法器13.10.1 13.10.1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器集成組合邏輯電路集成組合邏輯電路從多個數(shù)據(jù)中選擇出一個選擇，也叫多路轉換器從多個數(shù)據(jù)中選擇出一個選擇，也叫多路轉換器其功能類似一個多投開關，是一個多輸入、單輸其功能類似一個多投開關，是一個多輸入、單輸出的組合出的組合邏輯電路邏輯電路。D D0 0D D1 1F FA A輸入輸入輸出輸出控制控制1 1、2 2選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器1 1& & &D D0 0D D1 1A A 1 1F F A F A F 0 D 0

19、D0 0 1 D 1 D1 1F= ADF= AD0 0 + AD+ AD1 1輸入數(shù)據(jù)輸入數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)控制信號控制信號集成化集成化D D0 0D D1 1Y YA A型號型號:74:74LS157LS157數(shù)據(jù)選擇器數(shù)據(jù)選擇器2 2、4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器( (集成電路型號集成電路型號:74:74LS153)LS153) A A1 1 A A0 0 Y Y 0 00 0 D D0 0 0 10 1 D D1 1 1 0 1 0 D D2 2 1 11 1 D D3 3 Y=AY=A1 1A A0 0D D0 0 + A + A1 1A A0 0D D1 1 + A +

20、A1 1A A0 0D D2 2 + A + A1 1A A0 0D D3 3D D0 0A A0 0D D3 3D D2 2D D1 1A A1 1Y YY=AY=A1 1A A0 0D D0 0 + A + A1 1A A0 0D D1 1 + A + A1 1A A0 0D D2 2 + A + A1 1A A0 0D D3 34 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器& & & & 1 1D DO OD D1 1D D2 2D D3 311YA A0 0A A1 1& & &1 12 23 34 45 56 6& & &

21、amp;7 78 89 91010111112121313141415151616地地1W1W1D1D0 01D1D1 11D1D2 21D1D3 3A A1 12S2S2D2D2 22W2W2D2D0 02D2D1 12D2D3 3A A0 0電源電源1S1STTLTTL集成電路：雙集成電路：雙4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器型號型號:74LS153:74LS153（國產（國產T1153-T4153)T1153-T4153)輸出輸出輸入輸入A A0 0A A1 1S SW W1 10 00 0 00 0 00 1 00 1 01 0 01 0 01 1 01 1 0D D0 0D D1

22、1D D2 2D D3 313.10.2 13.10.2 七段顯示譯碼器七段顯示譯碼器顯示譯碼器顯示譯碼器 用于將數(shù)字儀表、計算機、和其它數(shù)字系用于將數(shù)字儀表、計算機、和其它數(shù)字系統(tǒng)中的測量數(shù)據(jù)、運算結果譯成十進制數(shù)顯統(tǒng)中的測量數(shù)據(jù)、運算結果譯成十進制數(shù)顯示出來。示出來。數(shù)字、文字、數(shù)字、文字、符號代碼符號代碼譯碼器譯碼器顯示器顯示器二進制數(shù)（二進制數(shù)（8421碼）碼）顯示譯碼器顯示譯碼器 二進制數(shù)二進制數(shù) 十進制數(shù)十進制數(shù)0 0 0 0 00 0 0 0 00 0 0 1 10 0 0 1 10 0 1 0 20 0 1 0 20 0 1 1 30 0 1 1 30 1 0 0 40 1 0

23、 0 40 1 0 1 50 1 0 1 50 1 1 0 60 1 1 0 60 1 1 1 70 1 1 1 71 0 0 0 8 1 0 0 0 8 1 0 0 1 9 1 0 0 1 9 二進制數(shù)二進制數(shù) 十進制數(shù)十進制數(shù)1 0 1 0 101 0 1 0 101 0 1 1 111 0 1 1 111 1 0 0 121 1 0 0 121 1 0 1 131 1 0 1 131 1 1 0 141 1 1 0 141 1 1 1 151 1 1 1 15組成：用組成：用0 0和和1 1兩個數(shù)字組成，兩個數(shù)字組成， 逢二進一逢二進一二進制數(shù)（二進制數(shù)（8421碼）碼）每一位上的每一位

24、上的1 1所代表的十進制數(shù)的大小稱為所代表的十進制數(shù)的大小稱為權重權重例：十進制數(shù)例：十進制數(shù) 1 1 1 11 1 1 11 1 10103 3+1+1 10102 2+1+1 10101 1+1+1 10100 0=1=1 1000+11000+1 100+1100+1 10+110+1 1 1=1111=1111例：二進制數(shù)例：二進制數(shù) 1 1 1 11 1 1 11 1 2 23 3+1+1 2 22 2+1+1 2 21 1+1+1 2 20 0=1=1 8+18+1 4+14+1 2+12+1 1 1=15=15四位二進制數(shù)，四位二進制數(shù)，每位的權重分每位的權重分別為別為8 8、4

25、 4、2 2、1 1，所以稱為，所以稱為84218421碼碼權重權重底數(shù)稱為底數(shù)稱為基基指數(shù)為位數(shù)指數(shù)為位數(shù)二二十進制（十進制（BCD碼）碼）顯示譯碼器顯示譯碼器 用用4 4位二進制數(shù)位二進制1001分別代表十進制數(shù)分別代表十進制數(shù)0-90-9，稱為二稱為二十進制數(shù)，十進制數(shù)，又稱為又稱為BCDBCD碼碼（Binary Coded DecimalBinary Coded Decimal） BCD BCD碼碼 十進制數(shù)十進制數(shù)0 0 0 0 00 0 0 0 00 0 0 1 10 0 0 1 10 0 1 0 20 0 1 0 20 0 1 1 30 0 1 1

26、30 1 0 0 40 1 0 0 40 1 0 1 50 1 0 1 50 1 1 0 60 1 1 0 60 1 1 1 70 1 1 1 71 0 0 0 8 1 0 0 0 8 1 0 0 1 9 1 0 0 1 9 abcdefgYa-YgYa-Yg: : 控制信號控制信號高電平時高電平時, ,對應的對應的LEDLED亮亮低電平時低電平時, ,對應的對應的LEDLED滅滅發(fā)光二極管發(fā)光二極管510510 YaYaYbYbYgYga ab bg g510510 510510 顯示譯碼器顯示譯碼器1 1）二）二-十進制顯示譯碼器十進制顯示譯碼器-七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器譯

27、譯 碼碼 器器A A3 3A A2 2A A1 1A A0 0A A3 3-A-A0 0: : 輸入數(shù)據(jù)輸入數(shù)據(jù)要設計的七段數(shù)碼管顯示譯碼器要設計的七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器a ab bc cd de ef fg gYaYaYbYbYcYcYdYdYeYeYfYfYgYgY Ya aabcdefg譯譯 碼碼 器器YbYbYcYcYdYdYeYeYfYfYgYgA A3 3A A2 2A A1 1A A0 0七段顯示譯碼七段顯示譯碼電路真值表電路真值表十進制數(shù)十進制數(shù) A3A2A1A0 Ya Yb Yc Yd Ye Yf YgYa Yb Yc Yd Ye Yf

28、Yg 顯示字形顯示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1輸入輸入二進制數(shù)二進制數(shù)輸出輸出七七段段顯顯示示譯譯碼碼電電路路真真值值表表十進制數(shù)十進制數(shù) A A3 3A A2 2A A1 1A A0 0 Ya Yb Yc Yd Ye Yf YgYa Yb Yc Yd Ye Yf Yg 顯示字形顯示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 01 0 0 1 1 0 0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 2 2 0 0 1 0 0

29、0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 5 0 1 1 0 1 1 5 6 0 1 1 0 6 0 1 1 0 0 0 0 1 1 1 1 1 6 0 1 1 1 1 1 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 7 1 1 0 0 0 0 7 8

30、8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1 0 0 1 1 0 0 1 1 1 1 1 0 0 1 1 9 1 1 0 0 1 1 9 A3A2A1A000110100100111101111111000無所謂項無所謂項當當1 1處理處理先設計輸出先設計輸出YaYa的邏輯表示式及電路圖的邏輯表示式及電路圖Ya=A3+A2A0+A2A1+A2A0=A3 A2A0A2A1A2A0 A A3 3A A2 2A A1 1A A0 0 Ya Ya0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 1 0

31、02 0 0 1 0 2 0 0 1 0 1 1 3 0 0 1 1 3 0 0 1 1 1 1 4 0 1 0 0 4 0 1 0 0 0 0 5 0 1 0 15 0 1 0 1 1 1 6 0 1 1 0 6 0 1 1 0 0 0 7 0 1 1 1 7 0 1 1 1 1 1 8 1 0 0 0 8 1 0 0 0 1 1 9 1 0 0 1 9 1 0 0 1 1 1以同樣的方法可設計出以同樣的方法可設計出Yb-YgYb-Yg的邏輯表示式及其的邏輯表示式及其電路圖；將所有電路圖畫在一起，就得到總電電路圖；將所有電路圖畫在一起，就得到總電路圖。路圖。將此電路圖集成化，將此電路圖集成化

32、，得到得到七段顯示譯碼器七段顯示譯碼器的集成電路的集成電路7474LS48LS48（國產型號：（國產型號：T339T339）74LS48(T339)GNDVcc電源電源5 5V V地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTIBIBR七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器IB為為0 0時，使時，使Ya-YgYa-Yg=0=0，全滅。，全滅。IBR 為為0 0且且A A3 3A A0 00 0時，使時，使Ya-YgYa-Yg=0=0，全滅。，全滅?？刂贫丝刂贫丝刂贫丝刂贫似叨螖?shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器輸入數(shù)據(jù)輸入數(shù)據(jù)輸出輸出為為0 0時，使時，使Y

33、a-YgYa-Yg=1,=1,亮亮“8”8”，說明工作正常。，說明工作正常。LT：測試端：測試端LTIB：滅燈端：滅燈端( (輸入輸入) )IBR：滅零輸入端：滅零輸入端：滅零輸出端：滅零輸出端YBR控制端功能控制端功能74LS48(T339)GNDVcc電源電源5 5V V地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTIBRIB/ YBRYBR，當，當I IBRBR0 0且且A A3 3A A0 00 0時，時，Y YBRBR0 0；否則；否則Y YBRBR1 1七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器I IBRBR和和Y YBRBR配合使用，可使多位數(shù)字顯

34、示時的配合使用，可使多位數(shù)字顯示時的最高位及小數(shù)點后最低位的最高位及小數(shù)點后最低位的0 0不顯示不顯示0 0 5 6 7 . 9 9 0 00 0 5 6 7 . 9 9 0 0七段顯示譯碼器七段顯示譯碼器74LS4874LS48與數(shù)碼管的連接與數(shù)碼管的連接5V5Va ab bc cd de ef fg g74LS4874LS48(T339)(T339)GNDGNDVccVcc電源電源5 5V VA A3 3A A2 2A A1 1A A0 0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTLTI IB BI IBRBR輸入信號輸入信號此三控制端不用時，此三控制端不用時，通過電阻接

35、高電平。通過電阻接高電平。BCDBCD碼碼13.10.3 譯碼器譯碼器 用途用途: 計算機中的地址譯碼電路計算機中的地址譯碼電路常用類型常用類型:2線線 4線譯碼器線譯碼器 型號型號: 74LS1393 線線 8線譯碼器線譯碼器 型號型號: 74LS1384 線線 16線譯碼器線譯碼器 型號型號: 74LS154(1) 2 線線 4線譯碼器線譯碼器 A1A0Y1Y3Y0Y2真值表真值表Y2A1A0Y1Y30 0 1 1 1 00 1 1 1 0 11 0 1 0 1 11 1 0 1 1 1 Y0Y0畫關于畫關于 的卡諾圖的卡諾圖A1A001111100Y0=A1 + A0 =A1A0寫出關于

36、寫出關于 的邏輯式的邏輯式Y0 同理寫出其他輸出量的邏輯式同理寫出其他輸出量的邏輯式Y0=A1 + A0 =A1A0Y1=A1 + A0 =A1A0Y2=A1 + A0 =A1A0Y3=A1 + A0 =A1A011&Y0 Y1 Y2 Y3 A1A074LS139(2) 3線線8線譯碼器線譯碼器（74LS138）A0A1A2Y0Y1Y7A2A1A00 0 0 只只 =0Y00 0 1 只只 =0Y11 1 1 只只 =0Y7(邏輯電路設計略邏輯電路設計略,設計方法同設計方法同24譯碼器譯碼器)(3) 4線線16線譯碼器線譯碼器（74LS154）(邏輯電路設計略邏輯電路設計略,設計方法同設計方法同24譯碼器譯碼器)0 0 0 1 只只 =0A2A1A00 0 0 0 只只 =0Y0Y11 1 1 1 只只 =0Y15A3A0A1A2Y0Y1Y15A3譯碼器的應用舉例譯碼器的