數(shù)字邏輯電路基礎(chǔ)和計(jì)算機(jī)中的邏輯部件

1、第第 2 章章 數(shù)字邏輯電路基礎(chǔ)數(shù)字邏輯電路基礎(chǔ) 和計(jì)算機(jī)中的邏輯部件和計(jì)算機(jī)中的邏輯部件 2.1 數(shù)字電路基礎(chǔ)數(shù)字電路基礎(chǔ) 2.2 基本邏輯門(mén)和布爾代數(shù)知識(shí)基礎(chǔ)基本邏輯門(mén)和布爾代數(shù)知識(shí)基礎(chǔ) 2.3 組合邏輯電路及其應(yīng)用組合邏輯電路及其應(yīng)用 2.4 時(shí)序邏輯電路及其應(yīng)用時(shí)序邏輯電路及其應(yīng)用 2.5 現(xiàn)場(chǎng)可編程器件的內(nèi)部結(jié)構(gòu)和編程現(xiàn)場(chǎng)可編程器件的內(nèi)部結(jié)構(gòu)和編程一一. 本章的預(yù)備性知識(shí)本章的預(yù)備性知識(shí) 1. 晶體二極管和它的單方向?qū)щ娞匦跃w二極管和它的單方向?qū)щ娞匦?2. 晶體三極管與反相器電路晶體三極管與反相器電路 3. 兩種最基本的門(mén)電路：與非門(mén)，或非門(mén)兩種最基本的門(mén)電路：與非門(mén)，或非門(mén) 4

2、. 邏輯運(yùn)算與數(shù)字邏輯電路邏輯運(yùn)算與數(shù)字邏輯電路 5. 邏輯功能的表示和等效電路邏輯功能的表示和等效電路 6. 真值表和邏輯表達(dá)式的對(duì)應(yīng)關(guān)系真值表和邏輯表達(dá)式的對(duì)應(yīng)關(guān)系 7. 邏輯運(yùn)算的基本定理、常用公式和邏輯化簡(jiǎn)邏輯運(yùn)算的基本定理、常用公式和邏輯化簡(jiǎn) 8. 三態(tài)門(mén)電路三態(tài)門(mén)電路1.晶體二極管及其單方向?qū)щ娞匦跃w二極管及其單方向?qū)щ娞匦?通常情況下，可把一些物體劃分成通常情況下，可把一些物體劃分成導(dǎo)體導(dǎo)體（雙向?qū)щ姡┖停p向?qū)щ姡┖?絕絕緣體緣體（不導(dǎo)電）兩大類(lèi)。在這兩類(lèi)物體的兩端有電壓存在時(shí)，（不導(dǎo)電）兩大類(lèi)。在這兩類(lèi)物體的兩端有電壓存在時(shí)，會(huì)出現(xiàn)有電流流過(guò)或無(wú)電流流過(guò)物體的兩種不同情形。

3、會(huì)出現(xiàn)有電流流過(guò)或無(wú)電流流過(guò)物體的兩種不同情形。 人們也可以制作出另外一類(lèi)物體，使其同時(shí)具備導(dǎo)體和絕人們也可以制作出另外一類(lèi)物體，使其同時(shí)具備導(dǎo)體和絕緣體兩種特性，其特性取決于在物體兩端所施加電壓的方向，緣體兩種特性，其特性取決于在物體兩端所施加電壓的方向，當(dāng)在一個(gè)方向上有正的電壓（例如當(dāng)在一個(gè)方向上有正的電壓（例如 0.7V）存在時(shí)，可以允許電）存在時(shí)，可以允許電流流過(guò)（如圖所示），此時(shí)該物體表現(xiàn)出導(dǎo)體的特性；流流過(guò)（如圖所示），此時(shí)該物體表現(xiàn)出導(dǎo)體的特性；而在相反的方向上施加一定大小的電壓時(shí)，而在相反的方向上施加一定大小的電壓時(shí)，該物體中不會(huì)產(chǎn)生電流，表現(xiàn)出絕緣體的該物體中不會(huì)產(chǎn)生電流，表

4、現(xiàn)出絕緣體的的特性，即該物體的特性，即該物體只能在單個(gè)方向上導(dǎo)電只能在單個(gè)方向上導(dǎo)電，這樣的物體被稱(chēng)為這樣的物體被稱(chēng)為半導(dǎo)體半導(dǎo)體。制作出的器件。制作出的器件被稱(chēng)為被稱(chēng)為二極管二極管。 電流 i+-2. 晶體三極管和反相器電路晶體三極管和反相器電路 在半導(dǎo)體的基體上，經(jīng)過(guò)人工加工，可以生產(chǎn)出三極管，在半導(dǎo)體的基體上，經(jīng)過(guò)人工加工，可以生產(chǎn)出三極管，它類(lèi)似于它類(lèi)似于 2 個(gè)背向相連接的二極管，有個(gè)背向相連接的二極管，有 3 個(gè)接線端，分別被稱(chēng)個(gè)接線端，分別被稱(chēng)為集電極、基極和發(fā)射極，其特性是：為集電極、基極和發(fā)射極，其特性是：基極基極發(fā)射極發(fā)射極集電極集電極+Vcc (+5V)接地接地輸入電平輸

5、入電平 = 0.7 V, 三級(jí)管導(dǎo)通，三級(jí)管導(dǎo)通， 使輸出電平為使輸出電平為 0 V ；輸入電平輸入電平 = 0 V , 三級(jí)管截止三級(jí)管截止 ， 使輸出電平使輸出電平 4 V ； 這已經(jīng)構(gòu)成了反相器線路這已經(jīng)構(gòu)成了反相器線路,完成邏輯取反功能。完成邏輯取反功能。輸出輸出輸入輸入電阻電阻電源電源+Vcc 3. 與非門(mén)與非門(mén) 和和 或非門(mén)或非門(mén)+Vcc (+5V)接地接地輸出輸出輸入輸入1電源電源輸入輸入2輸入輸入2輸入輸入1+Vcc (+5V)輸出輸出電源電源與非門(mén)與非門(mén)： 2 路輸入都高，輸出才為低；路輸入都高，輸出才為低； 或非門(mén)或非門(mén)：任何一路輸入為高，輸出都為低：任何一路輸入為高，輸出

6、都為低（原（原1個(gè)三極管變成串接的個(gè)三極管變成串接的2個(gè)三極管）個(gè)三極管） （原（原1個(gè)三極管變成并行的個(gè)三極管變成并行的2個(gè)三極管）個(gè)三極管） 接地接地當(dāng)然，也可以制作并使用不帶反相功能的當(dāng)然，也可以制作并使用不帶反相功能的 與門(mén)與門(mén) 和和 或門(mén)或門(mén) 電路。電路。4. 邏輯運(yùn)算與數(shù)字邏輯電路邏輯運(yùn)算與數(shù)字邏輯電路 數(shù)字邏輯電路是實(shí)現(xiàn)數(shù)字計(jì)算機(jī)的物質(zhì)基礎(chǔ)。數(shù)字邏輯電路是實(shí)現(xiàn)數(shù)字計(jì)算機(jī)的物質(zhì)基礎(chǔ)。 最基本的邏輯電路：與門(mén)，或門(mén)，非門(mén)；用它們可最基本的邏輯電路：與門(mén)，或門(mén)，非門(mén)；用它們可以組合出實(shí)現(xiàn)任何復(fù)雜的邏輯運(yùn)算功能的電路。以組合出實(shí)現(xiàn)任何復(fù)雜的邏輯運(yùn)算功能的電路。 最基本的邏輯運(yùn)算有：與運(yùn)算

7、最基本的邏輯運(yùn)算有：與運(yùn)算，或運(yùn)算，或運(yùn)算，非運(yùn)算非運(yùn)算，正好可以選用正好可以選用與門(mén)與門(mén)、或門(mén)、或門(mén)、非門(mén)非門(mén)來(lái)加以實(shí)現(xiàn)。來(lái)加以實(shí)現(xiàn)。 邏輯關(guān)系是可以采用數(shù)學(xué)公式來(lái)表示和運(yùn)算的，此邏輯關(guān)系是可以采用數(shù)學(xué)公式來(lái)表示和運(yùn)算的，此數(shù)學(xué)工具就是布爾代數(shù)，又稱(chēng)邏輯代數(shù)。數(shù)學(xué)工具就是布爾代數(shù)，又稱(chēng)邏輯代數(shù)。 例如，例如，A = B C + E * /F； A為輸出（運(yùn)算結(jié)果），為輸出（運(yùn)算結(jié)果）， B、C、E、F為輸入為輸入， 、+、 / 分別代表與、或、非運(yùn)算符；分別代表與、或、非運(yùn)算符； 運(yùn)算符的優(yōu)先級(jí)：非運(yùn)算最高，與運(yùn)算次之，或運(yùn)算最低。運(yùn)算符的優(yōu)先級(jí)：非運(yùn)算最高，與運(yùn)算次之，或運(yùn)算最低。 這一邏

8、輯運(yùn)算功能，顯然可以用這一邏輯運(yùn)算功能，顯然可以用 與門(mén)與門(mén)、或門(mén)或門(mén)、非門(mén)非門(mén)來(lái)實(shí)現(xiàn)。來(lái)實(shí)現(xiàn)。5. 邏輯功能的表示和等效電路邏輯功能的表示和等效電路 邏輯功能可以選用邏輯功能可以選用布爾代數(shù)式布爾代數(shù)式表示，表示， 卡諾圖表示，卡諾圖表示， 真值表真值表表示，或者用線路邏輯圖表示。表示，或者用線路邏輯圖表示。 與門(mén)、與門(mén)、 或門(mén)、或門(mén)、 非門(mén)非門(mén) 的圖形符號(hào)：的圖形符號(hào)： 非門(mén)非門(mén) 與門(mén)與門(mén) 與非門(mén)與非門(mén) 或門(mén)或門(mén) 或非門(mén)或非門(mén)AXBA B X 0 0 0 0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 0X=AB X= AB X=A+B X=A+B

9、 真值表真值表XXXAAABBBAX6. 真值表和邏輯表達(dá)式的對(duì)應(yīng)關(guān)系真值表和邏輯表達(dá)式的對(duì)應(yīng)關(guān)系真值表、邏輯表達(dá)式、線路圖是有對(duì)應(yīng)對(duì)應(yīng)關(guān)系的真值表、邏輯表達(dá)式、線路圖是有對(duì)應(yīng)對(duì)應(yīng)關(guān)系的, 真值表真值表表達(dá)式表達(dá)式電路圖電路圖 (用于做出產(chǎn)品用于做出產(chǎn)品)與門(mén)與門(mén)與非門(mén)與非門(mén)ABA B X 0 0 0 0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 0X = A B X = A B ABX1. 用用與邏輯與邏輯寫(xiě)出真值表中寫(xiě)出真值表中每一橫行中輸出為每一橫行中輸出為 1 的的邏輯表達(dá)式；邏輯表達(dá)式；2. 用用或邏輯或邏輯匯總真值表中匯總真值表中全部輸出

10、為全部輸出為 1 的邏輯。的邏輯。3. 不必理睬那些輸出為不必理睬那些輸出為 0的各行的內(nèi)容，它們已的各行的內(nèi)容，它們已經(jīng)隱含在通過(guò)經(jīng)隱含在通過(guò) 1、2 兩兩步寫(xiě)出的表達(dá)式中。步寫(xiě)出的表達(dá)式中。X= A * B + A * B + A * BX真值表真值表用于寫(xiě)出功能需求用于寫(xiě)出功能需求得出用到的基本門(mén)得出用到的基本門(mén) 及其連接關(guān)系及其連接關(guān)系7. 基本定理和常用公式，邏輯化簡(jiǎn)基本定理和常用公式，邏輯化簡(jiǎn)A+0=A A0=0 A+A=1 AA=0A+1=1 A1=A A+A=A AA=AA+B=B+A AB=BA A=A(A+B)+C=A+(B+C) (AB) C=A(BC)A(B+C)=AB

11、+AC A+ BC=(A+B) (A+C)A+AB=A A(A+B)= AA+AB=A+B A(A+B)=ABA B = A + B A + B = A B例如：例如：AB+AB+AB = A(B+B) +AB=A+AB = A + B = AB8. 三態(tài)門(mén)電路三態(tài)門(mén)電路 三態(tài)門(mén)電路是一種最重要的總線接口電路，它保留三態(tài)門(mén)電路是一種最重要的總線接口電路，它保留了圖騰輸出結(jié)構(gòu)電路信號(hào)傳輸速度快、驅(qū)動(dòng)能力強(qiáng)的特了圖騰輸出結(jié)構(gòu)電路信號(hào)傳輸速度快、驅(qū)動(dòng)能力強(qiáng)的特性，又有集電極開(kāi)路電路的輸出可以性，又有集電極開(kāi)路電路的輸出可以“線與線與”的優(yōu)點(diǎn)，的優(yōu)點(diǎn)，是構(gòu)建計(jì)算機(jī)總線的理想電路。是構(gòu)建計(jì)算機(jī)總線的理想

12、電路。 “三態(tài)三態(tài)”是指電路可以輸出正常的是指電路可以輸出正常的 “0” 或或 “1”邏邏輯電平，也可以處于高阻態(tài)，取決于輸入和控制信號(hào)。輯電平，也可以處于高阻態(tài)，取決于輸入和控制信號(hào)。為高阻態(tài)時(shí)，為高阻態(tài)時(shí)， “0” 和和 “1”的輸出極都截止，相當(dāng)于與的輸出極都截止，相當(dāng)于與所連接的線路斷開(kāi)，便于實(shí)現(xiàn)從多個(gè)數(shù)據(jù)輸入中選擇其所連接的線路斷開(kāi)，便于實(shí)現(xiàn)從多個(gè)數(shù)據(jù)輸入中選擇其一。一。A B C/G1 /G2 /G3總線總線例如，當(dāng)控制信號(hào)例如，當(dāng)控制信號(hào) /G1為低為低電平，電平， /G2 和和 /G3為高電為高電平時(shí)，三態(tài)門(mén)的輸入平時(shí)，三態(tài)門(mén)的輸入 A 被被送到總線上，另外兩個(gè)三送到總線上，另

13、外兩個(gè)三態(tài)門(mén)的輸出處于高阻態(tài)。態(tài)門(mén)的輸出處于高阻態(tài)。 二二. 計(jì)算機(jī)中常用的邏輯電路計(jì)算機(jī)中常用的邏輯電路 專(zhuān)用功能電路專(zhuān)用功能電路1. 加法器和算術(shù)邏輯單元加法器和算術(shù)邏輯單元2. 譯碼器和編碼器譯碼器和編碼器3. 數(shù)據(jù)選擇器數(shù)據(jù)選擇器4. 觸發(fā)器和寄存器、計(jì)數(shù)器觸發(fā)器和寄存器、計(jì)數(shù)器 陣列邏輯電路陣列邏輯電路5. 存儲(chǔ)器芯片存儲(chǔ)器芯片 RAM 和和 ROM6. 通用陣列邏輯通用陣列邏輯 GAL7. 復(fù)雜的可編程邏輯器件復(fù)雜的可編程邏輯器件 CPLD: MACH器件器件8. 現(xiàn)場(chǎng)可編程門(mén)陣列現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA 器件器件計(jì)算機(jī)中常用的邏輯器件計(jì)算機(jī)中常用的邏輯器件 計(jì)算機(jī)中常用的邏輯器

14、件，包括計(jì)算機(jī)中常用的邏輯器件，包括組合邏輯組合邏輯和和時(shí)序邏輯電路時(shí)序邏輯電路兩大類(lèi)別；也可以劃分為兩大類(lèi)別；也可以劃分為專(zhuān)用功能專(zhuān)用功能和和通用功能電路通用功能電路兩大類(lèi)別。兩大類(lèi)別。 組合邏輯電路組合邏輯電路的輸出狀態(tài)只取決于當(dāng)前輸入信號(hào)的狀態(tài)，的輸出狀態(tài)只取決于當(dāng)前輸入信號(hào)的狀態(tài)，與過(guò)去的輸入信號(hào)的狀態(tài)無(wú)關(guān)，例如加法器，譯碼器，編碼器，與過(guò)去的輸入信號(hào)的狀態(tài)無(wú)關(guān)，例如加法器，譯碼器，編碼器，數(shù)據(jù)選擇器等電路；數(shù)據(jù)選擇器等電路； 時(shí)序邏輯電路時(shí)序邏輯電路的輸出狀態(tài)不僅和當(dāng)前的輸入信號(hào)的狀態(tài)有的輸出狀態(tài)不僅和當(dāng)前的輸入信號(hào)的狀態(tài)有關(guān)，還與以前的輸入信號(hào)的狀態(tài)有關(guān)，即時(shí)序邏輯電路有記憶關(guān)，還

15、與以前的輸入信號(hào)的狀態(tài)有關(guān)，即時(shí)序邏輯電路有記憶功能，最基本的記憶電路是觸發(fā)器，包括電平觸發(fā)器和邊沿觸功能，最基本的記憶電路是觸發(fā)器，包括電平觸發(fā)器和邊沿觸發(fā)器，由基本觸發(fā)器可以構(gòu)成寄存器，計(jì)數(shù)器等部件；發(fā)器，由基本觸發(fā)器可以構(gòu)成寄存器，計(jì)數(shù)器等部件； 從器件的集成度和功能區(qū)分，可把組合邏輯電路和時(shí)序邏從器件的集成度和功能區(qū)分，可把組合邏輯電路和時(shí)序邏輯電路劃分成低集成度的、只提供輯電路劃分成低集成度的、只提供專(zhuān)用功能專(zhuān)用功能的器件，和高集成的器件，和高集成度的、現(xiàn)場(chǎng)可編程的度的、現(xiàn)場(chǎng)可編程的通用功能通用功能電路，例如通用陣列邏輯電路，例如通用陣列邏輯GAL，復(fù)雜的可編程邏輯器件復(fù)雜的可編程邏

16、輯器件 CPLD，包括門(mén)陣列器件，包括門(mén)陣列器件FPGA，都能實(shí)，都能實(shí)現(xiàn)各種組合邏輯或時(shí)序邏輯電路功能，使用更方便和靈活?，F(xiàn)各種組合邏輯或時(shí)序邏輯電路功能，使用更方便和靈活。1. 加法器和算術(shù)邏輯單元加法器和算術(shù)邏輯單元 加法器是計(jì)算機(jī)中最常用的組合邏輯器件，主要完成兩個(gè)補(bǔ)加法器是計(jì)算機(jī)中最常用的組合邏輯器件，主要完成兩個(gè)補(bǔ)碼數(shù)據(jù)的相加運(yùn)算，減法運(yùn)算也是使用加法器電路完成的。碼數(shù)據(jù)的相加運(yùn)算，減法運(yùn)算也是使用加法器電路完成的。 一位的加法器可以對(duì)本位兩個(gè)二進(jìn)制數(shù)據(jù)和低一位送上來(lái)的一位的加法器可以對(duì)本位兩個(gè)二進(jìn)制數(shù)據(jù)和低一位送上來(lái)的一個(gè)進(jìn)位信號(hào)的完成相加運(yùn)算，產(chǎn)生本位的和以及送往高一位的一個(gè)進(jìn)

17、位信號(hào)的完成相加運(yùn)算，產(chǎn)生本位的和以及送往高一位的進(jìn)位輸出信號(hào)。進(jìn)位輸出信號(hào)。 由多個(gè)一位的加法器，可以構(gòu)成同時(shí)完成對(duì)多位數(shù)據(jù)相加運(yùn)由多個(gè)一位的加法器，可以構(gòu)成同時(shí)完成對(duì)多位數(shù)據(jù)相加運(yùn)算的并行加法器，此時(shí)需要正確連接高低位數(shù)據(jù)之間的進(jìn)位輸入算的并行加法器，此時(shí)需要正確連接高低位數(shù)據(jù)之間的進(jìn)位輸入與輸出信號(hào)。與輸出信號(hào)。 若各數(shù)據(jù)位之間的進(jìn)位信號(hào)是逐位傳送，被稱(chēng)為串行進(jìn)位，若各數(shù)據(jù)位之間的進(jìn)位信號(hào)是逐位傳送，被稱(chēng)為串行進(jìn)位，當(dāng)加法器的位數(shù)較多時(shí)，會(huì)使加法運(yùn)算的速度大大降低；從加速當(dāng)加法器的位數(shù)較多時(shí)，會(huì)使加法運(yùn)算的速度大大降低；從加速加法進(jìn)位信號(hào)的傳送速度考慮，也可以實(shí)現(xiàn)多位的并行進(jìn)位，各加法進(jìn)

18、位信號(hào)的傳送速度考慮，也可以實(shí)現(xiàn)多位的并行進(jìn)位，各位之間幾乎同時(shí)產(chǎn)生送到高位的進(jìn)位輸出信號(hào)。位之間幾乎同時(shí)產(chǎn)生送到高位的進(jìn)位輸出信號(hào)。 乘除法運(yùn)算，也可以通過(guò)多次的循環(huán)迭代利用加法器完成。乘除法運(yùn)算，也可以通過(guò)多次的循環(huán)迭代利用加法器完成。加法器和算術(shù)邏輯單元加法器和算術(shù)邏輯單元 計(jì)算機(jī)不僅要完成對(duì)數(shù)值數(shù)據(jù)的算術(shù)運(yùn)算功能，還要完成對(duì)計(jì)算機(jī)不僅要完成對(duì)數(shù)值數(shù)據(jù)的算術(shù)運(yùn)算功能，還要完成對(duì)邏輯數(shù)據(jù)的邏輯運(yùn)算功能，例如邏輯數(shù)據(jù)的邏輯運(yùn)算功能，例如與與運(yùn)算，運(yùn)算，或或運(yùn)算等等。運(yùn)算等等。 在計(jì)算機(jī)中，通常會(huì)把對(duì)數(shù)值數(shù)據(jù)的算術(shù)運(yùn)算功能和對(duì)邏輯在計(jì)算機(jī)中，通常會(huì)把對(duì)數(shù)值數(shù)據(jù)的算術(shù)運(yùn)算功能和對(duì)邏輯數(shù)據(jù)的邏輯運(yùn)

19、算功能，合并到一起用同一套電路實(shí)現(xiàn)，這種電路數(shù)據(jù)的邏輯運(yùn)算功能，合并到一起用同一套電路實(shí)現(xiàn)，這種電路就是算術(shù)邏輯單元，英文縮寫(xiě)是就是算術(shù)邏輯單元，英文縮寫(xiě)是 ALU，用與、或、非門(mén)等電路，用與、或、非門(mén)等電路實(shí)現(xiàn)，其設(shè)計(jì)過(guò)程和邏輯表達(dá)式在數(shù)字電路教材中有詳細(xì)說(shuō)明，實(shí)現(xiàn)，其設(shè)計(jì)過(guò)程和邏輯表達(dá)式在數(shù)字電路教材中有詳細(xì)說(shuō)明，這些內(nèi)容是這些內(nèi)容是 “數(shù)字邏輯和數(shù)字集成電路數(shù)字邏輯和數(shù)字集成電路” 的重點(diǎn)知識(shí)。的重點(diǎn)知識(shí)。 多位的多位的 ALU 不僅要產(chǎn)生算術(shù)運(yùn)算、邏輯運(yùn)算的結(jié)果，還要不僅要產(chǎn)生算術(shù)運(yùn)算、邏輯運(yùn)算的結(jié)果，還要給出結(jié)果特征情況，例如算術(shù)運(yùn)算是否產(chǎn)生了向更高位的進(jìn)位，給出結(jié)果特征情況，例如算

20、術(shù)運(yùn)算是否產(chǎn)生了向更高位的進(jìn)位，結(jié)果是否為零，結(jié)果的符號(hào)為正還是為負(fù)，是否溢出等；對(duì)邏輯結(jié)果是否為零，結(jié)果的符號(hào)為正還是為負(fù)，是否溢出等；對(duì)邏輯運(yùn)算通常只能檢查結(jié)果是否為零，不存在進(jìn)位和溢出等問(wèn)題。運(yùn)算通常只能檢查結(jié)果是否為零，不存在進(jìn)位和溢出等問(wèn)題。 要要 ALU 運(yùn)算，就涉及選擇參加運(yùn)算的運(yùn)算，就涉及選擇參加運(yùn)算的數(shù)據(jù)來(lái)源數(shù)據(jù)來(lái)源，要完成的，要完成的運(yùn)算功能運(yùn)算功能，結(jié)果的處置結(jié)果的處置方案，特征位的保存等多方面的問(wèn)題，要方案，特征位的保存等多方面的問(wèn)題，要有辦法控制有辦法控制 ALU 的運(yùn)行狀態(tài)。的運(yùn)行狀態(tài)。 一位加法器的設(shè)計(jì)過(guò)程一位加法器的設(shè)計(jì)過(guò)程其設(shè)計(jì)過(guò)程可以通過(guò)如下其設(shè)計(jì)過(guò)程可以通

21、過(guò)如下3步完成：步完成：（1）寫(xiě)出加法器邏輯的真值表；）寫(xiě)出加法器邏輯的真值表；（2）由真值表推導(dǎo)出對(duì)應(yīng)的邏輯表達(dá)式；）由真值表推導(dǎo)出對(duì)應(yīng)的邏輯表達(dá)式；（3）對(duì)得到的邏輯表達(dá)式進(jìn)行一定目的的化簡(jiǎn)或優(yōu)化，以便選）對(duì)得到的邏輯表達(dá)式進(jìn)行一定目的的化簡(jiǎn)或優(yōu)化，以便選用基本邏輯門(mén)電路實(shí)現(xiàn)加法器。用基本邏輯門(mén)電路實(shí)現(xiàn)加法器。 Xn Yn Cn Fn Cn+1 0 0 0 0 0 Fn = /Xn /Yn Cn + Xn /Yn /Cn 0 0 1 1 0 + /Xn Yn /Cn + Xn Yn Cn 0 1 0 1 0 0 1 1 0 1 Cn+1 = Xn Yn /Cn + /Xn Yn Cn 1

22、0 0 1 0 + Xn /Yn Cn + Xn Yn Cn 1 0 1 0 1 = Xn Yn + Xn Cn + Yn Cn 1 1 0 0 1 由由4個(gè)或項(xiàng)組成、每個(gè)或項(xiàng)是由個(gè)或項(xiàng)組成、每個(gè)或項(xiàng)是由4個(gè)因子實(shí)現(xiàn)與運(yùn)算個(gè)因子實(shí)現(xiàn)與運(yùn)算 1 1 1 1 1 化簡(jiǎn)化簡(jiǎn)為為3個(gè)或項(xiàng)，個(gè)或項(xiàng)，每個(gè)或項(xiàng)只是每個(gè)或項(xiàng)只是2個(gè)因子的與運(yùn)算個(gè)因子的與運(yùn)算一位加法器的邏輯線路圖一位加法器的邏輯線路圖2. 譯碼器和編碼器譯碼器和編碼器 譯碼器譯碼器電路，實(shí)現(xiàn)對(duì)電路，實(shí)現(xiàn)對(duì) n 個(gè)輸入變量譯碼，給出個(gè)輸入變量譯碼，給出2n 個(gè)輸出信號(hào)，每個(gè)輸出信號(hào)對(duì)應(yīng)個(gè)輸出信號(hào)，每個(gè)輸出信號(hào)對(duì)應(yīng) n 個(gè)輸入變量的一個(gè)個(gè)輸入變量

23、的一個(gè)最小項(xiàng)。是否需要譯碼，通常可以用一或幾個(gè)控制信最小項(xiàng)。是否需要譯碼，通常可以用一或幾個(gè)控制信號(hào)加以控制。號(hào)加以控制。譯碼器多用于處理從多個(gè)互斥信號(hào)中選譯碼器多用于處理從多個(gè)互斥信號(hào)中選擇其一的場(chǎng)合擇其一的場(chǎng)合。 編碼器編碼器電路，通常實(shí)現(xiàn)把電路，通常實(shí)現(xiàn)把 2n 個(gè)輸入變量編碼成個(gè)輸入變量編碼成 n 個(gè)輸出信號(hào)的功能，可以處理個(gè)輸出信號(hào)的功能，可以處理 2n 個(gè)輸入變量之間的優(yōu)個(gè)輸入變量之間的優(yōu)先級(jí)關(guān)系，例如在有多個(gè)中斷請(qǐng)求源信號(hào)到來(lái)時(shí)，可先級(jí)關(guān)系，例如在有多個(gè)中斷請(qǐng)求源信號(hào)到來(lái)時(shí)，可以借助編碼器電路給出優(yōu)先級(jí)最高的中斷請(qǐng)求源所對(duì)以借助編碼器電路給出優(yōu)先級(jí)最高的中斷請(qǐng)求源所對(duì)應(yīng)的優(yōu)先級(jí)編

24、碼，實(shí)現(xiàn)這種功能的電路通常被稱(chēng)為優(yōu)應(yīng)的優(yōu)先級(jí)編碼，實(shí)現(xiàn)這種功能的電路通常被稱(chēng)為優(yōu)先級(jí)編碼器。先級(jí)編碼器。 3個(gè)輸入信號(hào)個(gè)輸入信號(hào)A、B、C，8個(gè)譯碼輸出個(gè)譯碼輸出信號(hào)信號(hào)Y0Y7。 僅當(dāng)僅當(dāng) 3 個(gè)控制信號(hào)個(gè)控制信號(hào)G1、G2A、G2B 的組合為的組合為 1 0 0 時(shí)，時(shí)，譯碼器正常譯碼，依譯碼器正常譯碼，依據(jù)據(jù) A、B、C 的值，的值，8 個(gè)輸出信號(hào)中的一個(gè)輸出信號(hào)中的一個(gè)為低電平，其余個(gè)為低電平，其余7個(gè)輸出為高電平。個(gè)輸出為高電平。 否則就不執(zhí)行譯碼，否則就不執(zhí)行譯碼， 8 個(gè)輸出信號(hào)都個(gè)輸出信號(hào)都為高電平。例如：為高電平。例如： /Y0 = G1 * /G2A * /G2B * /A

25、 * /B * /C 139 為兩個(gè)獨(dú)立的二為兩個(gè)獨(dú)立的二- 四譯碼器。四譯碼器。每個(gè)譯碼器在信號(hào)每個(gè)譯碼器在信號(hào) G 的控制下，執(zhí)行譯碼的控制下，執(zhí)行譯碼或者不執(zhí)行譯碼?；蛘卟粓?zhí)行譯碼。 僅當(dāng)控制信號(hào)僅當(dāng)控制信號(hào)G 為低電平時(shí)，譯碼器正為低電平時(shí)，譯碼器正常譯碼常譯碼，依據(jù)，依據(jù) A、B 的值，的值，4 個(gè)輸出信號(hào)中個(gè)輸出信號(hào)中的一個(gè)為低電平，其余的一個(gè)為低電平，其余 3 個(gè)為高電平。個(gè)為高電平。 否則就不執(zhí)行譯碼，否則就不執(zhí)行譯碼， 4 個(gè)輸出信號(hào)都為個(gè)輸出信號(hào)都為高電平。例如：高電平。例如： /1Y0 = /1G * /1A * /1B 3. 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 數(shù)據(jù)選擇器又稱(chēng)多路開(kāi)關(guān)

26、，它是以數(shù)據(jù)選擇器又稱(chēng)多路開(kāi)關(guān)，它是以“與與-或或”門(mén)、門(mén)、 “與與-或或-非非”門(mén)實(shí)現(xiàn)的電路，在選擇信號(hào)的控制下，實(shí)門(mén)實(shí)現(xiàn)的電路，在選擇信號(hào)的控制下，實(shí)現(xiàn)從多個(gè)輸入通路中選擇某一個(gè)通路的數(shù)據(jù)作為輸出?，F(xiàn)從多個(gè)輸入通路中選擇某一個(gè)通路的數(shù)據(jù)作為輸出。 在計(jì)算機(jī)中，按照需要從多個(gè)輸入數(shù)據(jù)中選擇其在計(jì)算機(jī)中，按照需要從多個(gè)輸入數(shù)據(jù)中選擇其一作為輸出是最常遇到的需求之一。例如，從多個(gè)寄一作為輸出是最常遇到的需求之一。例如，從多個(gè)寄存器中，選擇指定的一個(gè)寄存器中的內(nèi)容送到存器中，選擇指定的一個(gè)寄存器中的內(nèi)容送到 ALU 的的一個(gè)輸入端，選擇多個(gè)數(shù)據(jù)中的一個(gè)寫(xiě)入指定的寄存一個(gè)輸入端，選擇多個(gè)數(shù)據(jù)中的一個(gè)

27、寫(xiě)入指定的寄存器，選擇多個(gè)數(shù)據(jù)中的一個(gè)送往指示燈進(jìn)行顯示等。器，選擇多個(gè)數(shù)據(jù)中的一個(gè)送往指示燈進(jìn)行顯示等。 SN74LS257 257 器件通過(guò)器件通過(guò)選擇信號(hào)選擇信號(hào)實(shí)現(xiàn)從兩路實(shí)現(xiàn)從兩路 4 位的輸入數(shù)據(jù)（用位的輸入數(shù)據(jù)（用 A、B 表示）中表示）中選擇一路輸出（用選擇一路輸出（用 Y 表示），選擇信號(hào)為表示），選擇信號(hào)為低電平低電平，輸出的是輸出的是 A 路數(shù)據(jù)路數(shù)據(jù)，選選擇信號(hào)為擇信號(hào)為高電平，高電平，輸出的是輸出的是B 路數(shù)據(jù)。路數(shù)據(jù)。 該器件的輸出還有三態(tài)控制，該器件的輸出還有三態(tài)控制，輸出控制輸出控制低低電平，輸出為電平，輸出為正常邏輯信號(hào)正常邏輯信號(hào)，否則否則輸出為輸出為高阻態(tài)高

28、阻態(tài)。LN74LS244 實(shí)現(xiàn)單向傳送控制功能實(shí)現(xiàn)單向傳送控制功能 兩個(gè)分開(kāi)的兩個(gè)分開(kāi)的 4 位位 的輸入輸出控的輸入輸出控制，控制信號(hào)制，控制信號(hào) G 為低電平時(shí)，輸出為低電平時(shí)，輸出信號(hào)信號(hào) Y 等于輸入等于輸入 A ，否則輸出為高，否則輸出為高阻態(tài)。阻態(tài)。 把兩個(gè)控制信號(hào)連接在一起，把兩個(gè)控制信號(hào)連接在一起，可以同時(shí)控制可以同時(shí)控制 8 位信號(hào)的輸入輸出。位信號(hào)的輸入輸出。LN74LS245實(shí)現(xiàn)雙向傳送控制功能實(shí)現(xiàn)雙向傳送控制功能 允許信號(hào)控制允許信號(hào)控制 A 方和方和 B 方是否方是否連通，為低時(shí)雙方連通，為高時(shí)雙連通，為低時(shí)雙方連通，為高時(shí)雙方不通，雙方向都處于高阻態(tài)。方不通，雙方向

29、都處于高阻態(tài)。 雙方連通時(shí)，用信號(hào)雙方連通時(shí)，用信號(hào) DIR 控制控制數(shù)據(jù)傳送的方向，數(shù)據(jù)傳送的方向，DIR 為低，為低，B 方方數(shù)據(jù)傳向數(shù)據(jù)傳向 A 方，方， DIR 為高，為高，A 方數(shù)方數(shù)據(jù)傳向據(jù)傳向 B 方。方。4. R-S 觸發(fā)器觸發(fā)器 觸發(fā)器是典型的時(shí)序邏輯電路，有記憶功能，最簡(jiǎn)單的是觸發(fā)器是典型的時(shí)序邏輯電路，有記憶功能，最簡(jiǎn)單的是由兩個(gè)交叉耦合的由兩個(gè)交叉耦合的 “與非與非”門(mén)組成的門(mén)組成的 R-S 觸發(fā)器，觸發(fā)器，2 個(gè)輸出分個(gè)輸出分別為別為 Q和和 /Q，兩路輸入分別為，兩路輸入分別為 R 和和 S。與非與非A與非與非B 當(dāng)當(dāng)R為低電平，為低電平，S為高電平時(shí)，會(huì)使為高電平

30、時(shí)，會(huì)使/Q變?yōu)楦唠娖?，此時(shí)變?yōu)楦唠娖?，此時(shí) Q 定變成低電平；定變成低電平；在在 R恢復(fù)為高電平后，恢復(fù)為高電平后， Q和和 /Q將保持不將保持不變，即記憶了本次變化。變，即記憶了本次變化。 當(dāng)當(dāng)S為低電平，為低電平，R為高電平時(shí)，會(huì)使為高電平時(shí)，會(huì)使Q變?yōu)楦唠娖?，此時(shí)變?yōu)楦唠娖剑藭r(shí) /Q 定變成低電平；定變成低電平；在在 S恢復(fù)為高電平后，恢復(fù)為高電平后， Q和和 /Q 也將保持也將保持不變，這是不變，這是 R-S 觸發(fā)器。觸發(fā)器。Q/QRS與或非門(mén)與或非門(mén)與或非門(mén)與或非門(mén)/QQD反相器反相器E 當(dāng)把兩個(gè)輸入當(dāng)把兩個(gè)輸入 S 和和 R 變?yōu)橐粋€(gè)變?yōu)橐粋€(gè) D 的的互補(bǔ)輸入后，可以通過(guò)控制信

31、號(hào)互補(bǔ)輸入后，可以通過(guò)控制信號(hào) E 完成完成對(duì)觸發(fā)器的寫(xiě)入操作，在對(duì)觸發(fā)器的寫(xiě)入操作，在 E =1時(shí)，時(shí)，Q 將將隨隨D而變化。而變化。 5. D 型觸發(fā)器和寄存器、計(jì)數(shù)器型觸發(fā)器和寄存器、計(jì)數(shù)器 前面剛介紹的觸發(fā)器屬于電平觸發(fā)方式，輸入前面剛介紹的觸發(fā)器屬于電平觸發(fā)方式，輸入 R 和和 S 不能不能同時(shí)為低電平，而且同時(shí)為低電平，而且 R 、S 和和 D 在觸發(fā)器寫(xiě)入期間應(yīng)保持不變，在觸發(fā)器寫(xiě)入期間應(yīng)保持不變，否則產(chǎn)生操作錯(cuò)誤。否則產(chǎn)生操作錯(cuò)誤。 另外一種由另外一種由 3 個(gè)基本觸發(fā)器構(gòu)成的是個(gè)基本觸發(fā)器構(gòu)成的是 D 型觸發(fā)器，它屬于型觸發(fā)器，它屬于邊沿觸發(fā)方式。輸入信號(hào)邊沿觸發(fā)方式。輸入信

32、號(hào) D 在觸發(fā)脈沖在觸發(fā)脈沖 CP 的正跳變沿期間被的正跳變沿期間被寫(xiě)入觸發(fā)器，其它時(shí)間寫(xiě)入觸發(fā)器，其它時(shí)間 D 的變化不會(huì)影響觸發(fā)器的狀態(tài)。的變化不會(huì)影響觸發(fā)器的狀態(tài)。與非與非1與非與非2與非與非4與非與非6與非與非3與非與非5/RD/SDQCP/QD D 型觸發(fā)器又被稱(chēng)為型觸發(fā)器又被稱(chēng)為延時(shí)觸發(fā)器，常用于構(gòu)建延時(shí)觸發(fā)器，常用于構(gòu)建寄存器，移位寄存器，計(jì)寄存器，移位寄存器，計(jì)數(shù)器等部件。數(shù)器等部件。 輸入信號(hào)輸入信號(hào) /SD 和和 /RD用于觸發(fā)器的清用于觸發(fā)器的清 0 和置和置 1操作。操作。與非門(mén)1與非門(mén)2與非門(mén)3與非門(mén)4與非門(mén)5與非門(mén)6輸入輸入DCP/Q D觸發(fā)器的寫(xiě)入過(guò)程觸發(fā)器的寫(xiě)入

33、過(guò)程 (維持阻塞原理介紹) D 是輸入，可經(jīng)過(guò)門(mén)是輸入，可經(jīng)過(guò)門(mén)5、門(mén)、門(mén)5和和門(mén)門(mén)6把把 /D 和和 D這個(gè)互補(bǔ)值分別這個(gè)互補(bǔ)值分別送到門(mén)送到門(mén)3、門(mén)、門(mén)4的輸入端；的輸入端； CP 是是觸發(fā)脈沖，也接到門(mén)觸發(fā)脈沖，也接到門(mén)3、門(mén)、門(mén)4的輸?shù)妮斎攵?，在脈沖的上升邊沿啟動(dòng)寫(xiě)入端，在脈沖的上升邊沿啟動(dòng)寫(xiě)入操作。例如當(dāng)入操作。例如當(dāng)D為高電平時(shí)，為高電平時(shí)，在門(mén)在門(mén)4的輸出將得到一個(gè)負(fù)跳變的輸出將得到一個(gè)負(fù)跳變跟隨低電平，這個(gè)變化將把跟隨低電平，這個(gè)變化將把 D 的的值寫(xiě)入門(mén)值寫(xiě)入門(mén)1和門(mén)和門(mén)2構(gòu)成的觸發(fā)器中。構(gòu)成的觸發(fā)器中。由于門(mén)由于門(mén)3的輸入的輸入/D處于低電平，處于低電平，門(mén)門(mén)3的輸出將處于高電平，不會(huì)的輸出將處于高電平，不會(huì)對(duì)觸發(fā)器產(chǎn)生作用。對(duì)觸發(fā)器產(chǎn)生作用。 若寫(xiě)入操作已經(jīng)啟動(dòng)，即門(mén)若寫(xiě)入操作已經(jīng)啟動(dòng)，即門(mén)4的輸出已經(jīng)為低電平，即使輸入信號(hào)的輸出已經(jīng)為低電平，即使輸入信號(hào)D發(fā)發(fā)生了變化且門(mén)生了變化且門(mén)5和門(mén)和門(mén)6的輸出將跟著變化，但這不會(huì)對(duì)已經(jīng)啟動(dòng)的寫(xiě)入操作產(chǎn)的輸出將跟著變化，但這不會(huì)對(duì)已經(jīng)啟動(dòng)的寫(xiě)入操作產(chǎn)生影響。這是因?yàn)殚T(mén)生影響。這是因?yàn)殚T(mén)4輸出的低電平將阻賽門(mén)輸出的低