第5章存儲器技術(shù)20140124

1、第第5 5章章 存儲器技術(shù)存儲器技術(shù) 5.1 5.1 微型計(jì)算機(jī)存儲器概述微型計(jì)算機(jī)存儲器概述 5.2 5.2 半導(dǎo)體存儲器芯片的結(jié)構(gòu)與原理半導(dǎo)體存儲器芯片的結(jié)構(gòu)與原理 5.3 5.3 微型計(jì)算機(jī)中內(nèi)部存儲器的組織微型計(jì)算機(jī)中內(nèi)部存儲器的組織 5.4 5.4 高速緩沖存儲器高速緩沖存儲器 5.5 5.5 外部存儲器外部存儲器 5.6 5.6 虛擬存儲機(jī)制和段、頁兩級管理虛擬存儲機(jī)制和段、頁兩級管理 思考題與習(xí)題思考題與習(xí)題 5.1 5.1 微型計(jì)算機(jī)存儲器概述微型計(jì)算機(jī)存儲器概述5.1.1 5.1.1 微型計(jì)算機(jī)中存儲器的類型微型計(jì)算機(jī)中存儲器的類型 1 1微機(jī)系統(tǒng)中存儲器的分類微機(jī)系統(tǒng)中存儲

2、器的分類 內(nèi)部存儲器（內(nèi)存）內(nèi)部存儲器（內(nèi)存）: : 也稱為主存儲器，主存由半導(dǎo)也稱為主存儲器，主存由半導(dǎo)體材料組成，常稱之為半導(dǎo)體存儲器。它用于存放當(dāng)體材料組成，常稱之為半導(dǎo)體存儲器。它用于存放當(dāng)前計(jì)算機(jī)正在執(zhí)行或經(jīng)常要使用的程序或數(shù)據(jù)，前計(jì)算機(jī)正在執(zhí)行或經(jīng)常要使用的程序或數(shù)據(jù)，CPUCPU可以直接從內(nèi)存中讀取指令并執(zhí)行，還可以直接從內(nèi)可以直接從內(nèi)存中讀取指令并執(zhí)行，還可以直接從內(nèi)存中存取數(shù)據(jù)。存中存取數(shù)據(jù)。 外部存儲器（外存）外部存儲器（外存）: : 一般是由磁性材料運(yùn)用半導(dǎo)一般是由磁性材料運(yùn)用半導(dǎo)體集成技術(shù)、激光技術(shù)等實(shí)現(xiàn)的存儲器，分為硬磁體集成技術(shù)、激光技術(shù)等實(shí)現(xiàn)的存儲器，分為硬磁盤、

3、盤、U U盤和光盤等。盤和光盤等。 2 2半導(dǎo)體存儲器從存取方式上分類半導(dǎo)體存儲器從存取方式上分類 隨機(jī)存取存儲器（隨機(jī)存取存儲器（RAMRAM） : CPUCPU在執(zhí)行程序的過程中，根據(jù)程序的安排，對每個存儲單元的在執(zhí)行程序的過程中，根據(jù)程序的安排，對每個存儲單元的內(nèi)容既可隨時讀（取）出，也可以隨時寫（存）入。也就是說，內(nèi)容既可隨時讀（?。┏?，也可以隨時寫（存）入。也就是說，可以隨機(jī)訪問任意存儲單元的內(nèi)容，所以隨機(jī)存取存儲器可以隨機(jī)訪問任意存儲單元的內(nèi)容，所以隨機(jī)存取存儲器RAMRAM也可也可以稱為讀以稱為讀/ /寫存儲器。寫存儲器。 只讀存儲器（只讀存儲器（ROMROM）: : 在線讀在線

4、讀/ /寫的非易失性存儲器寫的非易失性存儲器 : :閃存存儲器（閃存存儲器（Flash MemoryFlash Memory）和電擦除可編程只讀存儲器和電擦除可編程只讀存儲器EEPROMEEPROM，都具有在線寫入和掉電保存，都具有在線寫入和掉電保存數(shù)據(jù)的特點(diǎn)。數(shù)據(jù)的特點(diǎn)。 在線讀寫在線讀寫非易失性非易失性存儲器存儲器只讀只讀存儲器存儲器隨機(jī)存取隨機(jī)存取存儲器存儲器半導(dǎo)體半導(dǎo)體存儲器存儲器雙極型雙極型SRAMFlash存儲器存儲器PROM掩膜式掩膜式ROMMOS型型EPROMEEPROMDRAM圖圖5-1 5-1 半導(dǎo)體存儲器從存取方式上分類半導(dǎo)體存儲器從存取方式上分類 5.1.2 5.1.2

5、 半導(dǎo)體存儲器芯片的主要性能指標(biāo)半導(dǎo)體存儲器芯片的主要性能指標(biāo) 1 1易失性易失性 : : 易失性是區(qū)分存儲器種類的重要特性之一，它是指存儲器的易失性是區(qū)分存儲器種類的重要特性之一，它是指存儲器的供電電源斷開后，存儲器中的內(nèi)容是否丟失，如果斷電后其中內(nèi)容保持不變，供電電源斷開后，存儲器中的內(nèi)容是否丟失，如果斷電后其中內(nèi)容保持不變，則稱之為非易失性存儲器則稱之為非易失性存儲器 。2 2存儲容量存儲容量 : : 每一種半導(dǎo)體存儲器芯片中存儲單元的總數(shù)，構(gòu)成了該存每一種半導(dǎo)體存儲器芯片中存儲單元的總數(shù)，構(gòu)成了該存儲芯片的存儲容量，存儲器容量通常以儲芯片的存儲容量，存儲器容量通常以字節(jié)字節(jié)為單元，即每

6、個單元包含為單元，即每個單元包含8 8位二進(jìn)位二進(jìn)制數(shù)。制數(shù)。 3 3存取周期：存取周期：讀存儲器周期（取周期）是指存儲器從接收到地址，到實(shí)現(xiàn)讀存儲器周期（取周期）是指存儲器從接收到地址，到實(shí)現(xiàn)一次完整的讀出所經(jīng)歷的時間，單位為一次完整的讀出所經(jīng)歷的時間，單位為nsns。通常寫操作周期與讀操作周期相。通常寫操作周期與讀操作周期相等，故稱為存取周期，因此也可以理解為存儲器進(jìn)行連續(xù)讀或?qū)懖僮魉试S等，故稱為存取周期，因此也可以理解為存儲器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短時間間隔。時間間隔越短，即存取周期值越小，存儲器的工作速度越的最短時間間隔。時間間隔越短，即存取周期值越小，存儲器的工作速度越快?？?/p>

7、。 5.1.2 5.1.2 半導(dǎo)體存儲器芯片的主要性能指標(biāo)半導(dǎo)體存儲器芯片的主要性能指標(biāo) 4 4功耗功耗 : : 一般是指每個存儲單元的功耗，單位為一般是指每個存儲單元的功耗，單位為WW/ /單元，也有給出每單元，也有給出每塊芯片總功耗的，單位為塊芯片總功耗的，單位為WW/ /芯片。在電池供電的計(jì)算機(jī)系統(tǒng)中，半導(dǎo)體存芯片。在電池供電的計(jì)算機(jī)系統(tǒng)中，半導(dǎo)體存儲器的功耗越少越好。儲器的功耗越少越好。 5 5電源電源 : : 電源是指存儲器芯片工作時需要外加的電壓及其種類。有的芯電源是指存儲器芯片工作時需要外加的電壓及其種類。有的芯片只需要單一的片只需要單一的+5+5伏電源，有的芯片需用多種電源，如

8、伏電源，有的芯片需用多種電源，如+12+12伏和伏和+5+5伏兩種電源。伏兩種電源。內(nèi)存條的外加電壓一般小于內(nèi)存條的外加電壓一般小于5 5伏，可以降低功耗。伏，可以降低功耗。 5.2 5.2 半導(dǎo)體存儲器芯片的結(jié)構(gòu)與原理半導(dǎo)體存儲器芯片的結(jié)構(gòu)與原理 5.2.1 5.2.1 存儲器芯片中地址譯碼的兩種方式存儲器芯片中地址譯碼的兩種方式 存儲器芯片內(nèi)部通常由存儲器芯片內(nèi)部通常由三個三個部分組成：部分組成：地址譯碼電路地址譯碼電路、存儲存儲陣列陣列和和讀讀/ /寫控制邏輯電路寫控制邏輯電路。地址譯碼有。地址譯碼有單譯碼單譯碼方式和方式和雙譯碼雙譯碼方式方式兩種。兩種。 1 1存儲器芯片容量的計(jì)算存儲

9、器芯片容量的計(jì)算 存儲器芯片中每個存儲單元具有一個唯一的地址，每個存存儲器芯片中每個存儲單元具有一個唯一的地址，每個存儲單元可存儲儲單元可存儲1 1位或多位二進(jìn)制數(shù)據(jù)，存儲器芯片的容量與存位或多位二進(jìn)制數(shù)據(jù)，存儲器芯片的容量與存儲器芯片的地址線和數(shù)據(jù)線有關(guān)，設(shè)芯片的地址線條數(shù)為儲器芯片的地址線和數(shù)據(jù)線有關(guān)，設(shè)芯片的地址線條數(shù)為M M，芯片的數(shù)據(jù)線條數(shù)為芯片的數(shù)據(jù)線條數(shù)為N N，則存儲器芯片容量，則存儲器芯片容量R R為存儲單元數(shù)乘以為存儲單元數(shù)乘以存儲單元的位數(shù)。即：存儲單元的位數(shù)。即：【例【例5-15-1】 存儲器芯片地址線存儲器芯片地址線1313條，數(shù)據(jù)線條，數(shù)據(jù)線8 8條，求存儲器芯條，

10、求存儲器芯片的存儲容量。片的存儲容量。 解：存儲容量解：存儲容量 = 2= 21313 8 8位位 = 8KB= 8KB CEOEWE 操作操作備注備注 1 無操作無操作 0 0 1RAMCPU操作操作CPU讀存儲器操作讀存儲器操作 0 1 0CPURAM操作操作CPU寫存儲器操作寫存儲器操作 0 1 1無操作無操作 0 0 0非法非法CPU不可能并行讀、寫存儲器不可能并行讀、寫存儲器2 2存儲器芯片邏輯圖存儲器芯片邏輯圖D7D0 (數(shù)據(jù)線數(shù)據(jù)線)A9A0 (地址線地址線)CE(片選線片選線)(讀允許讀允許)(寫允許寫允許)OEWE存儲器存儲器芯片芯片表表5-1 5-1 靜態(tài)靜態(tài)RAMRAM存

11、儲器芯片的工作方式存儲器芯片的工作方式3 3存儲器芯片的地址譯碼方式與存儲陣列存儲器芯片的地址譯碼方式與存儲陣列（1）單譯碼方式 A6 A7 W255 D7 W0 D0 D6 A0 基本存儲電路基本存儲電路 外部數(shù)據(jù)線外部數(shù)據(jù)線 內(nèi)內(nèi)部部數(shù)數(shù)據(jù)據(jù)線線 D7D0 讀讀/寫寫控制電控制電路路 地址譯碼器地址譯碼器 圖圖5-3 5-3 存儲器芯片的單譯碼結(jié)構(gòu)圖存儲器芯片的單譯碼結(jié)構(gòu)圖 4 4存儲器芯片的地址譯碼方式與存儲陣列存儲器芯片的地址譯碼方式與存儲陣列 （2）雙譯碼方式 存儲陣列為存儲陣列為3232行行6464列，存儲總列，存儲總?cè)萘渴侨萘渴?2328 88 8 bit = 256Bbit =

12、 256B二進(jìn)二進(jìn)制信息。與單譯制信息。與單譯碼結(jié)構(gòu)的存儲器碼結(jié)構(gòu)的存儲器總?cè)萘肯嗟?，而總?cè)萘肯嗟?，而且仍然保證每次且仍然保證每次可以讀可以讀/ /寫寫8bit8bit二進(jìn)制信息。二進(jìn)制信息。 基本存儲電路基本存儲電路 外部數(shù)據(jù)線外部數(shù)據(jù)線D7D0 A7A6A0A3A5A4A1 A2X31 X30 X0 D7 D6D5 D0 D7 D6D5 D0Y7Y0X方向譯碼方器 Y方向譯碼方器 讀/寫控制電路 圖圖5-4 5-4 存儲器芯片的雙譯碼結(jié)構(gòu)圖存儲器芯片的雙譯碼結(jié)構(gòu)圖比較項(xiàng)比較項(xiàng)單譯碼結(jié)構(gòu)單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)外部數(shù)據(jù)線外部數(shù)據(jù)線88外部地址線外部地址線88每次讀每次讀/寫二進(jìn)制位寫二

13、進(jìn)制位數(shù)數(shù)88存儲容量存儲容量256B256B譯碼器個數(shù)譯碼器個數(shù)12內(nèi)部譯碼輸出線內(nèi)部譯碼輸出線25632+8 = 40表表5-2 5-2 兩種譯碼結(jié)構(gòu)的比較兩種譯碼結(jié)構(gòu)的比較5 5存儲器芯片的讀存儲器芯片的讀/ /寫控制邏輯寫控制邏輯 （1）片選可以用或表示，寫允許信號可以用或表示，讀允許 信號可以用或表示。（2）當(dāng)片選有效時，CPU才能對存儲器執(zhí)行讀/寫操作。 圖圖5-5 5-5 讀讀/ /寫控制邏輯寫控制邏輯 （3 3）門）門&1&1和和&2&2不可能同時有效，當(dāng)其中一個有效時允許相應(yīng)的緩沖器工作，不可能同時有效，當(dāng)其中一個有效時允許相應(yīng)的緩沖器工作，另

14、外一個緩沖器處于高阻狀態(tài)，另外一個緩沖器處于高阻狀態(tài)，RAMRAM芯片的數(shù)據(jù)線每次只能和內(nèi)部輸入數(shù)據(jù)線芯片的數(shù)據(jù)線每次只能和內(nèi)部輸入數(shù)據(jù)線連通，或者與輸出數(shù)據(jù)線連通，但不可能同時都連通。連通，或者與輸出數(shù)據(jù)線連通，但不可能同時都連通。CSRD WR 操作操作&1輸出輸出&2輸出輸出備注備注1 無操作無操作000 0 1RAMCPU操作操作018個輸出三態(tài)門打開，讀個輸出三態(tài)門打開，讀RAM0 1 0CPURAM操作操作108個輸入三態(tài)門打開，寫個輸入三態(tài)門打開，寫RAM0 1 1無操作無操作000 0 0非法非法11CPU不可能并行讀、寫存儲不可能并行讀、寫存儲器器表表5-3

15、5-3 讀讀/ /寫控制電路的操作表寫控制電路的操作表5.2.2 5.2.2 靜態(tài)隨機(jī)存取存儲器靜態(tài)隨機(jī)存取存儲器 靜態(tài)隨機(jī)存儲器（靜態(tài)隨機(jī)存儲器（Static RAMStatic RAM，SRAMSRAM）按產(chǎn)生時間和工）按產(chǎn)生時間和工作方式來分，靜態(tài)隨機(jī)存儲器分為異步靜態(tài)隨機(jī)存儲器作方式來分，靜態(tài)隨機(jī)存儲器分為異步靜態(tài)隨機(jī)存儲器（AsyncAsync SRAM SRAM）和同步突發(fā)靜態(tài)隨機(jī)存儲器（）和同步突發(fā)靜態(tài)隨機(jī)存儲器（Sync Burst Sync Burst SRAMSRAM）兩類。）兩類。 由于由于SRAMSRAM需要用較多的晶體管來存儲一位二進(jìn)制數(shù)，因需要用較多的晶體管來存儲一

16、位二進(jìn)制數(shù)，因而，在一定的納米制造技術(shù)下，而，在一定的納米制造技術(shù)下，SRAMSRAM容量比容量比DRAMDRAM容量低，但容量低，但是，是，SRAMSRAM比比DRAMDRAM的存取時間短很多，所以，靜態(tài)隨機(jī)存儲器的存取時間短很多，所以，靜態(tài)隨機(jī)存儲器可用于計(jì)算機(jī)主板上的二級高速緩存（可用于計(jì)算機(jī)主板上的二級高速緩存（CacheCache）。）。 1 1概述概述 2 2Intel 6264Intel 6264靜態(tài)存儲器靜態(tài)存儲器 A12A0: 13條地址線，均為輸入線D7D0: 數(shù)據(jù)線，雙向傳輸CE: 片選信號WE: 寫允許信號OE: 輸出允許信號，都是輸入線，低電平有效VCC: 電源輸入端

17、，工作電壓是+5VGND: 接地端NC: 示此引腳未使用 雙譯碼結(jié)構(gòu) 9位行地址和4位列地址，每次讀/寫8位二進(jìn)制數(shù) 圖圖5-6 Intel 62645-6 Intel 6264引腳圖引腳圖5.2.3 5.2.3 只讀存儲器只讀存儲器 1 1掩膜式只讀存儲器掩膜式只讀存儲器 根據(jù)對存儲內(nèi)容的要求設(shè)計(jì)出相應(yīng)的掩膜板，用這種掩膜根據(jù)對存儲內(nèi)容的要求設(shè)計(jì)出相應(yīng)的掩膜板，用這種掩膜板進(jìn)行編程，制作完成的板進(jìn)行編程，制作完成的ROMROM，用戶只能讀出，不能修改。，用戶只能讀出，不能修改。2 2可編程只讀存儲器可編程只讀存儲器 可編程只讀存儲器可編程只讀存儲器PROMPROM只能寫入只能寫入一次。例如，

18、存儲元由一只三極管組一次。例如，存儲元由一只三極管組成，還有熔點(diǎn)較低的熔絲串接在每只成，還有熔點(diǎn)較低的熔絲串接在每只存儲三極管的某一電極上，如串接在存儲三極管的某一電極上，如串接在發(fā)射極上。通過熔斷與否來存儲邏輯發(fā)射極上。通過熔斷與否來存儲邏輯1 1或或0 0。圖圖5-7 5-7 可編程只讀存儲器可編程只讀存儲器 ROMROM的存儲元的存儲元3 3紫外線擦除可編程只讀存儲紫外線擦除可編程只讀存儲EPROMEPROM EPROMEPROM的基本存儲單元大多采用浮置柵場效應(yīng)管（的基本存儲單元大多采用浮置柵場效應(yīng)管（MOSMOS），簡稱），簡稱為為FAMOSFAMOS，F(xiàn)AMOSFAMOS有有P P

19、溝道和溝道和N N溝道兩種，溝道兩種，P P溝道溝道FAMOSFAMOS與絕緣柵增強(qiáng)與絕緣柵增強(qiáng)型型P P溝道金屬氧化物半導(dǎo)體（溝道金屬氧化物半導(dǎo)體（MOSMOS）三極管有些相似，如圖）三極管有些相似，如圖5-8(a)5-8(a)所示，不過，它沒有引出柵極，它的柵極由多晶硅構(gòu)成，多晶硅所示，不過，它沒有引出柵極，它的柵極由多晶硅構(gòu)成，多晶硅被絕緣的被絕緣的SiO2SiO2所包圍，多晶硅置于浮動狀態(tài)。所包圍，多晶硅置于浮動狀態(tài)。 圖圖5-8 P5-8 P溝道浮置柵溝道浮置柵MOSMOS管管 初始狀態(tài)下，浮置柵上沒有電荷，漏極與源極是斷開的，在行初始狀態(tài)下，浮置柵上沒有電荷，漏極與源極是斷開的，在

20、行線輸出高電平的情況下，圖線輸出高電平的情況下，圖5-8(b)5-8(b)的位線上仍然輸出邏輯的位線上仍然輸出邏輯1 1電平。電平。如果源極和襯底接地，在如果源極和襯底接地，在D D和和S S之間加編程的負(fù)脈沖電壓，由于漏端之間加編程的負(fù)脈沖電壓，由于漏端形成的形成的PNPN結(jié)施加反向電壓而瞬間產(chǎn)生雪崩擊穿，獲得足夠能量的電結(jié)施加反向電壓而瞬間產(chǎn)生雪崩擊穿，獲得足夠能量的電子會穿過絕緣層，注入到多晶硅上，當(dāng)施加的負(fù)脈沖電壓撤除后。子會穿過絕緣層，注入到多晶硅上，當(dāng)施加的負(fù)脈沖電壓撤除后。 多晶硅上的電子在室溫和無光照的情況下會長期保留，因此，多晶硅上的電子在室溫和無光照的情況下會長期保留，因此

21、，漏、源之間的正電荷形成的導(dǎo)通溝道會長期存在。于是，在位線上漏、源之間的正電荷形成的導(dǎo)通溝道會長期存在。于是，在位線上會讀出邏輯會讀出邏輯0 0。圖圖5-8 P5-8 P溝道浮置柵溝道浮置柵MOSMOS管管 3 3紫外線擦除可編程只讀存儲器紫外線擦除可編程只讀存儲器A12A0: 地址線O7O0: 8位數(shù)據(jù)線CE: 片選，低電平有效OE: 輸出允許信號，低電平有效VCC: 外加的工作電壓（+5V）VPP: 編程脈沖電壓，在編程時接12 25V電壓PGM: 編程控制端有效，即為低電平 圖圖5-9 EPROM 27645-9 EPROM 2764的引腳圖的引腳圖CEOEPGM引腳引腳方式方式VPPV

22、CC數(shù)據(jù)端操作數(shù)據(jù)端操作讀出讀出低低低低高高5V5V數(shù)據(jù)輸出數(shù)據(jù)輸出輸出禁止輸出禁止低低高高高高5V5V高阻高阻備用備用高高5V5V高阻高阻編程輸入編程輸入低低高高低電平（大低電平（大約約45ms寬）寬）12.5V5V數(shù)據(jù)輸入數(shù)據(jù)輸入校驗(yàn)校驗(yàn)低低低低高高12.5V5V數(shù)據(jù)輸出數(shù)據(jù)輸出編程禁止編程禁止高高12.5V5V高阻高阻表表5-4 Intel 2764 EPROM5-4 Intel 2764 EPROM工作方式工作方式5.2.4 5.2.4 可在線讀可在線讀/ /寫的非易失性存儲器寫的非易失性存儲器 1 1閃存存儲器閃存存儲器閃存（Flash Memory）是一種具備大容量、高速度、高存儲

23、密度、非易失性的存儲器，在斷電情況下仍能保持所存儲的數(shù)據(jù)信息，反復(fù)擦寫可達(dá)1萬次。 （1）閃存的主要特性 片內(nèi)設(shè)有命令寄存器和狀態(tài)寄存器，因此具有內(nèi)部編程控制邏輯，控制擦除與編程操作； 可以按字節(jié)、區(qū)塊或頁面快速進(jìn)行擦除和編程，也可以按整片進(jìn)行擦除和編程； 可在線進(jìn)行擦除和編程； 通過設(shè)置不同命令使閃存進(jìn)入不同的工作方式，有整片擦除、按頁擦除、整片編程、按頁編程、字節(jié)編程等。 （2）閃存單元電路的結(jié)構(gòu) 閃存單元電路的結(jié)構(gòu)除了有一個類似于上述閃存單元電路的結(jié)構(gòu)除了有一個類似于上述EPROMEPROM的浮置柵的浮置柵G G1 1之外，還有一個帶有引出電極的柵極之外，還有一個帶有引出電極的柵極G G

24、2 2，使用了，使用了P P襯底，漏、源是襯底，漏、源是n n摻雜，在摻雜，在G G1 1柵和源極之間有一小面積的氧化層，其厚度極薄，可產(chǎn)柵和源極之間有一小面積的氧化層，其厚度極薄，可產(chǎn)生隧道效應(yīng)。生隧道效應(yīng)。 圖圖5-10 5-10 閃存單元電路的結(jié)構(gòu)示意圖與邏輯符號閃存單元電路的結(jié)構(gòu)示意圖與邏輯符號 G G2 2柵極柵極 S S源線源線 D D漏極漏極 控制柵控制柵G G2 2 浮置柵浮置柵G G1 1 P P襯底襯底 N+N+ N+N+ G G2 2 D D S S 初始狀態(tài)下浮置柵初始狀態(tài)下浮置柵G G1 1上沒有聚集電荷，假設(shè)它為邏輯上沒有聚集電荷，假設(shè)它為邏輯“1”1”狀狀。如果要

25、將。如果要將“1”1”狀態(tài)轉(zhuǎn)變?yōu)闋顟B(tài)轉(zhuǎn)變?yōu)椤?”0”狀態(tài)，則需要狀態(tài)，則需要“編程編程”，實(shí)現(xiàn)寫，實(shí)現(xiàn)寫“0”0”的操作。即：的操作。即：G G2 2柵和源極電壓柵和源極電壓V VGSGS與與V VDSDS都加正電壓，都加正電壓，V VGSGSVVDSDS，在，在G G2 2與源極之間，有來自源極的負(fù)電荷穿過浮置柵極與硅基層之間的與源極之間，有來自源極的負(fù)電荷穿過浮置柵極與硅基層之間的絕緣層，經(jīng)過隧道向絕緣層，經(jīng)過隧道向G G1 1柵擴(kuò)散，使柵擴(kuò)散，使SiOSiO2 2所包圍的多晶硅聚集負(fù)電荷所包圍的多晶硅聚集負(fù)電荷，可以稱為，可以稱為“0”0”狀態(tài)。狀態(tài)。圖圖5-10 5-10 閃存單元電路

26、的結(jié)構(gòu)示意圖與邏輯符號閃存單元電路的結(jié)構(gòu)示意圖與邏輯符號 G G2 2柵極柵極 S S源線源線 D D漏極漏極 控制柵控制柵G G2 2 浮置柵浮置柵G G1 1 P P襯底襯底 N+N+ N+N+ G G2 2 D D S S2 2電擦除只讀存儲器電擦除只讀存儲器 新工藝的電擦除可編程只讀存儲器新工藝的電擦除可編程只讀存儲器EEPROMEEPROM與閃存類似，它也是與閃存類似，它也是雙層?xùn)沤Y(jié)構(gòu)，其主要區(qū)別是：雙層?xùn)沤Y(jié)構(gòu)，其主要區(qū)別是：EEPROMEEPROM的的G G1 1柵和漏極之間有一小面積柵和漏極之間有一小面積的氧化層，而不是在的氧化層，而不是在G G1 1柵和源極之間。厚度極薄的氧化

27、層可以降低柵和源極之間。厚度極薄的氧化層可以降低勢壘，產(chǎn)生隧道效應(yīng)。勢壘，產(chǎn)生隧道效應(yīng)。 寫寫“1”1”操作，即擦除操作，源極與操作，即擦除操作，源極與G G2 2柵極均接地，漏極加編柵極均接地，漏極加編程脈沖電壓，程脈沖電壓，G G1 1柵聚集負(fù)電荷向漏極擴(kuò)散。柵聚集負(fù)電荷向漏極擴(kuò)散。 寫寫“0”0”操作，在操作，在D D、S S之間形成導(dǎo)通溝道。操作：源極與漏極之間形成導(dǎo)通溝道。操作：源極與漏極均接地，均接地，G G2 2柵極加編程脈沖電壓，柵極加編程脈沖電壓，G G1 1柵聚集負(fù)電荷。柵聚集負(fù)電荷。v兩者都是非易失性存儲器； vFLASH和EEPROM的最大區(qū)別是FLASH按扇區(qū)操作，E

28、EPROM可以按字節(jié)操作； vFLASH的電路結(jié)構(gòu)較簡單，同樣容量占芯片面積較小，成本自然比EEPROM低，因而適合用作程序存儲器； vEEPROM則更多的用作非易失的數(shù)據(jù)存儲器； v用FLASH做數(shù)據(jù)存儲器也行，但操作比EEPROM麻煩的多； vFlash寫入的速度快一些。3. EEPROM3. EEPROM、FLASH EPROMFLASH EPROM兩者之間的主要區(qū)別兩者之間的主要區(qū)別5.2.5 5.2.5 動態(tài)隨機(jī)存取存儲器（動態(tài)隨機(jī)存取存儲器（DRAMDRAM） 計(jì)算機(jī)的內(nèi)存主要由內(nèi)存條組成，內(nèi)存條主要由動態(tài)存儲器計(jì)算機(jī)的內(nèi)存主要由內(nèi)存條組成，內(nèi)存條主要由動態(tài)存儲器芯片連接而成。芯片

29、連接而成。2GB DDR3 13332GB DDR3 1333內(nèi)存正面和背面內(nèi)存正面和背面 1 1單管動態(tài)存儲單元電路單管動態(tài)存儲單元電路 圖圖5-13 5-13 單管動態(tài)存儲單元電路原理圖單管動態(tài)存儲單元電路原理圖 VCC VCC 行選擇信號行選擇信號單管存儲電路單管存儲電路T0 + CT0 + C - -T1 T3T1 T3 讀出再生放大器讀出再生放大器 T2 T4T2 T4 T5 T5 列開關(guān)管列開關(guān)管 列選擇線列選擇線 I/OI/O線線 寫入操作：寫入操作：當(dāng)行、列選擇信號均為高電平時，當(dāng)行、列選擇信號均為高電平時，T T5 5、T T0 0兩只開關(guān)管導(dǎo)通。兩只開關(guān)管導(dǎo)通。 如果如果I

30、/OI/O數(shù)據(jù)線上輸入邏輯數(shù)據(jù)線上輸入邏輯0 0電平，則電平，則T T1 1管截止，由管截止，由T T1 1、T T3 3所構(gòu)所構(gòu)成的反相器則輸出高電平，并通過導(dǎo)通的成的反相器則輸出高電平，并通過導(dǎo)通的T0T0管對電容管對電容C C充滿電荷，充滿電荷，視為存入邏輯視為存入邏輯0 0。 讀出操作：讀出操作：行、列選擇信號均為有效的高電平，行、列選擇信號均為有效的高電平，T T5 5、T T0 0兩只開關(guān)管導(dǎo)通。兩只開關(guān)管導(dǎo)通。如果電容如果電容C C中存儲有電荷，經(jīng)中存儲有電荷，經(jīng)T T0 0管后傳送到管后傳送到T T2 2的柵極，在的柵極，在T T2 2漏極漏極輸出一個的低電平，經(jīng)過輸出一個的低

31、電平，經(jīng)過T T5 5管被讀出；管被讀出；同時，同時，T T1 1、T T3 3管組成的反相器輸出一個標(biāo)準(zhǔn)的高電平經(jīng)管組成的反相器輸出一個標(biāo)準(zhǔn)的高電平經(jīng)T T0 0對對C C充充電，實(shí)現(xiàn)了對電容電，實(shí)現(xiàn)了對電容C C的補(bǔ)充充電的補(bǔ)充充電再生（刷新）。再生（刷新）。 刷新操作刷新操作 ：“刷新刷新”操作每次刷新動態(tài)存儲器中的一行，由行地址有效選操作每次刷新動態(tài)存儲器中的一行，由行地址有效選中中DRAMDRAM中某一行，將此行中的所有二進(jìn)制信息全部實(shí)現(xiàn)一次刷中某一行，將此行中的所有二進(jìn)制信息全部實(shí)現(xiàn)一次刷新操作。新操作。 2 2DRAMDRAM的電路結(jié)構(gòu)的電路結(jié)構(gòu) 圖中列舉了圖中列舉了6464行行

32、6464列的存列的存儲陣列；儲陣列； 存儲陣列中的基本存儲單元由存儲陣列中的基本存儲單元由單管動；單管動； 態(tài)存儲單元電路組成，采用雙態(tài)存儲單元電路組成，采用雙譯碼結(jié)構(gòu)；譯碼結(jié)構(gòu)； 在在6464位列譯碼線上對應(yīng)有位列譯碼線上對應(yīng)有6464只開關(guān)，分別控制每列上只開關(guān)，分別控制每列上6464個單個單管動態(tài)存儲單元電路；管動態(tài)存儲單元電路； 每列上有一個該列公用的讀出每列上有一個該列公用的讀出再生放大電路，這再生放大電路，這6464個讀出再生個讀出再生放大電路各承擔(dān)一列的放大電路各承擔(dān)一列的I/OI/O及再及再生放大的作用。生放大的作用。圖圖5-14 DRAM5-14 DRAM結(jié)構(gòu)圖結(jié)構(gòu)圖3 3D

33、RAMDRAM的刷新方式的刷新方式4 4內(nèi)存條的技術(shù)規(guī)格內(nèi)存條的技術(shù)規(guī)格5.3 5.3 微型計(jì)算機(jī)中內(nèi)部存儲器的組織微型計(jì)算機(jī)中內(nèi)部存儲器的組織 表表5-7 Intel5-7 Intel系列微處理器數(shù)據(jù)、地址總線及存儲器容量表系列微處理器數(shù)據(jù)、地址總線及存儲器容量表 微處理器（CPU）數(shù)據(jù)總線寬度地址總線寬度存儲器容量微處理器（CPU）數(shù)據(jù)總線寬度地址總線寬度存儲器容量808616201MB80386EX162664MB80888201MB8048632324GB8018616201MBPentium64324GB801888201MBPentium Pro-Core264324GB80286

34、162416MBPentium Pro-Core2(若允許擴(kuò)展尋址若允許擴(kuò)展尋址)643664GB80386SX162416MB64位擴(kuò)展的位擴(kuò)展的Pentium系系列列64401TB80386DX32324GB5.3.1 85.3.1 8位和位和1616位微機(jī)的內(nèi)存組織位微機(jī)的內(nèi)存組織 1 18 8位和位和1616位數(shù)據(jù)總線的內(nèi)存組織位數(shù)據(jù)總線的內(nèi)存組織 不同微處理器組成的存儲器結(jié)構(gòu)是不相同的，這與微處理器的不同微處理器組成的存儲器結(jié)構(gòu)是不相同的，這與微處理器的內(nèi)部結(jié)構(gòu)有關(guān)，與微處理器的數(shù)據(jù)總線有關(guān)。內(nèi)部結(jié)構(gòu)有關(guān)，與微處理器的數(shù)據(jù)總線有關(guān)。 奇地址存儲體奇地址存儲體偶地址存儲體偶地址存儲體D

35、7D0D15D8D7D08位位8位位8位位1MB8MB8MB8088微處理器微處理器8086微處理器（微處理器（1MB）80286微處理器（微處理器（16MB）80386SL微處理器（微處理器（32MB）00000H00002HFFFFEH00001HFFFFFFHFFFFFHFFFFFDHFFFFDHFFFFFBH000005H000003H000001H000000H 000002H000004HFFFFFAHFFFFFCHFFFFFEH8 8位和位和1616位微機(jī)的存儲器組織位微機(jī)的存儲器組織2 2字、位擴(kuò)展字、位擴(kuò)展 （1 1）片選信號及行、列地址）片選信號及行、列地址 v微機(jī)中存儲器

36、的總?cè)萘恳话氵h(yuǎn)大于存儲器芯片的容量,因此，一個存儲器系統(tǒng)往往由多片存儲器芯片組成 v通常由CPU的高位地址譯碼產(chǎn)生片選，而低位地址送給存儲器芯片的地址輸入端，以提供存儲芯片內(nèi)部的行、列地址。 2 2字、位擴(kuò)展字、位擴(kuò)展 （2 2）存儲器的字?jǐn)U展）存儲器的字?jǐn)U展 正因?yàn)橐粋€存儲器系統(tǒng)往往由多片存儲器芯片組成，一般由CPU的高位地址譯碼產(chǎn)生片選，可以選擇若干存儲芯片。對存儲器的字節(jié)數(shù)進(jìn)行了擴(kuò)充，稱其為字?jǐn)U充。 0Y圖圖5-18 5-18 存儲器字?jǐn)U展連接的示意圖存儲器字?jǐn)U展連接的示意圖 2 2字、位擴(kuò)展字、位擴(kuò)展 （2 2）存儲器的位擴(kuò)展）存儲器的位擴(kuò)展 由于存儲器芯片的數(shù)據(jù)線比CPU的數(shù)據(jù)線少，

37、需要選用幾片存儲器才能滿足CPU數(shù)據(jù)線的寬度，因此，稱這種存儲器連接的方式為位擴(kuò)展。 圖圖5-19 5-19 存儲器位擴(kuò)展連接的示意圖存儲器位擴(kuò)展連接的示意圖 3 31616位微機(jī)采用字、位擴(kuò)展方式與存儲器連接位微機(jī)采用字、位擴(kuò)展方式與存儲器連接 圖圖5-20 165-20 16片片6264 SRAM6264 SRAM芯片與芯片與80868086系統(tǒng)的連接系統(tǒng)的連接幾點(diǎn)說明幾點(diǎn)說明 第一，第一，8086 CPU8086 CPU的引腳的引腳AD1AD15 5ADAD0 0是地址與數(shù)據(jù)復(fù)用線，是地址與數(shù)據(jù)復(fù)用線， 1616條引腳條引腳AD1AD15 5ADAD0 0既作地址線又作數(shù)據(jù)線使用。在一個

38、總線既作地址線又作數(shù)據(jù)線使用。在一個總線 周期，周期，80868086系統(tǒng)通過地址鎖存器，首先將地址信息送出系統(tǒng)通過地址鎖存器，首先將地址信息送出CPUCPU， 并被外部地址鎖存器（寄存器）將地址信息寄存下來，然后這并被外部地址鎖存器（寄存器）將地址信息寄存下來，然后這 1616條引腳作為數(shù)據(jù)線使用，從而實(shí)現(xiàn)了地址信息與數(shù)據(jù)信息的條引腳作為數(shù)據(jù)線使用，從而實(shí)現(xiàn)了地址信息與數(shù)據(jù)信息的 分離。分離。 幾點(diǎn)說明幾點(diǎn)說明 第二，第二，8086 CPU8086 CPU總線控制器產(chǎn)生了新的控制信號，產(chǎn)生的控總線控制器產(chǎn)生了新的控制信號，產(chǎn)生的控制信號有存儲器讀信號，低電平有效；存儲器寫信號，也是制信號有存

39、儲器讀信號，低電平有效；存儲器寫信號，也是低電平有效。低電平有效。 MEMRMEMW&WRRDM/IO圖圖5-21 5-21 存儲器讀與存儲器寫信號產(chǎn)生的原理圖存儲器讀與存儲器寫信號產(chǎn)生的原理圖 幾點(diǎn)說明幾點(diǎn)說明 第三，對地址線、數(shù)據(jù)線及控制線進(jìn)行相應(yīng)的驅(qū)動等。經(jīng)變第三，對地址線、數(shù)據(jù)線及控制線進(jìn)行相應(yīng)的驅(qū)動等。經(jīng)變換驅(qū)動后生成的地址線、數(shù)據(jù)線及控制線便組成了換驅(qū)動后生成的地址線、數(shù)據(jù)線及控制線便組成了80868086的系的系統(tǒng)總線。統(tǒng)總線。（1 1）讀）讀/ /寫控制線的連接寫控制線的連接 （2 2）地址線連接的原理）地址線連接的原理 （3 3）數(shù)據(jù)線連接的分析）數(shù)據(jù)線連接的分析 5

40、.3.2 325.3.2 32位微機(jī)的內(nèi)存組織位微機(jī)的內(nèi)存組織 1 13232位數(shù)據(jù)總線的內(nèi)存組織位數(shù)據(jù)總線的內(nèi)存組織 圖圖5-22 325-22 32位內(nèi)存組織的示意圖位內(nèi)存組織的示意圖幾點(diǎn)說明幾點(diǎn)說明 二、二、3232位數(shù)據(jù)線分為位數(shù)據(jù)線分為4 4字節(jié)，分別接到每一個存儲體。字節(jié)，分別接到每一個存儲體。每個存儲體內(nèi)的地址分布都是不連續(xù)的，均間隔每個存儲體內(nèi)的地址分布都是不連續(xù)的，均間隔3 3字字節(jié)地址，而相鄰存儲體的地址分布都是連續(xù)的，構(gòu)成節(jié)地址，而相鄰存儲體的地址分布都是連續(xù)的，構(gòu)成了了4 4個存儲體之間的地址交叉，有利于個存儲體之間的地址交叉，有利于CPUCPU訪問訪問8 8位、位、1

41、616位及位及3232位位3 3種規(guī)格的數(shù)據(jù)，也有利于提高種規(guī)格的數(shù)據(jù)，也有利于提高CPUCPU訪問存訪問存儲器的速度。儲器的速度。 一、32位地址總線（A31A2、 、 、 、 ）可尋址內(nèi)存地址范圍為00000000HFFFFFFFFH，存儲器共計(jì)分為四個存儲體，每個存儲體存儲容量為1GB。0BE1BE2BE3BE3BE2BE1BE0BE字節(jié)允許字節(jié)允許要訪問的數(shù)據(jù)位要訪問的數(shù)據(jù)位自動重復(fù)自動重復(fù)D31D24D23D16D15D8D7D01110N1101N1011D23D16Y0111D31D24Y1100N1001N0011D31D24D23D16Y1000N0001N0000N3BE0

42、BE表表5-85-8 和字節(jié)數(shù)據(jù)傳輸?shù)膶?yīng)關(guān)系和字節(jié)數(shù)據(jù)傳輸?shù)膶?yīng)關(guān)系2 26464位數(shù)據(jù)總線的內(nèi)存組織位數(shù)據(jù)總線的內(nèi)存組織 圖圖5-23 645-23 64位數(shù)據(jù)總線的內(nèi)存組織示意圖位數(shù)據(jù)總線的內(nèi)存組織示意圖5.4 5.4 高速緩沖存儲器高速緩沖存儲器 5.4.1 5.4.1 高速緩沖存儲器（高速緩沖存儲器（CacheCache）的基本原理）的基本原理 1 1CacheCache的結(jié)構(gòu)的結(jié)構(gòu) 微處微處理器理器 L L1 1CacheCache L L2 2CacheCache CacheCache控制器控制器 主存主存儲器儲器 圖圖5-24 Cache5-24 Cache的結(jié)構(gòu)的結(jié)構(gòu)一個一個

43、Cache存儲器系統(tǒng)由四部分組成：存儲器系統(tǒng)由四部分組成：主存儲器，它由存取主存儲器，它由存取速度較慢的速度較慢的DRAM組成；主板上的組成；主板上的Cache存儲器，它由存取存儲器，它由存取速度很快的速度很快的SRAM芯片來實(shí)現(xiàn)；微處理器內(nèi)部的高速緩沖存芯片來實(shí)現(xiàn)；微處理器內(nèi)部的高速緩沖存儲器；以及儲器；以及Cache控制器等。控制器等。設(shè)置設(shè)置Cache的目的的目的：是要使主存的平均訪問時間盡可能接近是要使主存的平均訪問時間盡可能接近Cache的訪問時間，保證在大多數(shù)情況下，的訪問時間，保證在大多數(shù)情況下，CPU訪問訪問Cache而不是訪問主存。而不是訪問主存。Cache解決了解決了CPU

44、與內(nèi)存之間速度不匹配與內(nèi)存之間速度不匹配的問題，提高了系統(tǒng)訪問存儲器的總體速度。的問題，提高了系統(tǒng)訪問存儲器的總體速度。2 2CacheCache命中率的分析命中率的分析 命中率的表達(dá)式如式（命中率的表達(dá)式如式（5-25-2）所示，其中，）所示，其中，h h為命中率，為命中率，N Nc c表示在某一程序執(zhí)行期間表示在某一程序執(zhí)行期間CPUCPU訪問訪問CacheCache的總次數(shù)，的總次數(shù)，N Nm m表示表示在同一段時間內(nèi)在同一段時間內(nèi)CPUCPU訪問主存的總次數(shù)。訪問主存的總次數(shù)。 ccmNhNN3 3CacheCache存儲器芯片上的標(biāo)識存儲器芯片上的標(biāo)識 例如，微機(jī)系統(tǒng)中靜態(tài)例如，微機(jī)

45、系統(tǒng)中靜態(tài)RAMRAM的容量有的容量有8K8K8 8位（位（64Kbit64Kbit）、）、32K32K8 8（256Kbit256Kbit）位、）位、64K64K8 8（512Kbit512Kbit）位等芯片，存取時）位等芯片，存取時間為間為15ns15ns到到30ns30ns。以。以“XX256-15”XX256-15”為例，說明靜態(tài)為例，說明靜態(tài)SRAMSRAM芯片上芯片上標(biāo)注的含義，其中標(biāo)注的含義，其中“256”256”表示容量（單位為表示容量（單位為KbitKbit），），“15”15”表示存取時間（單位為表示存取時間（單位為nsns）。在表示）。在表示SRAMSRAM存儲器容量的數(shù)

46、值存儲器容量的數(shù)值中，中，“64”64”與與“65”65”相同，都表示該芯片的容量為相同，都表示該芯片的容量為64Kbit64Kbit，即，即8KB8KB。同理，。同理，“256”256”與與“257”257”的含義也相同，即該芯片的容的含義也相同，即該芯片的容量為量為32KB32KB。 如華碩如華碩 PVI686SP3PVI686SP3主板上使用的主板上使用的SRAMSRAM芯片為芯片為W24257AK-15W24257AK-15，即該芯片的容量為即該芯片的容量為32K32K8 8位，存取速度為位，存取速度為15ns15ns。 5.4.2 Cache5.4.2 Cache組織方式組織方式 C

47、acheCache比主存容量小很多，它保存的內(nèi)容只是主存中的一比主存容量小很多，它保存的內(nèi)容只是主存中的一個子集。個子集。 CacheCache與主存每次交換數(shù)據(jù)是以與主存每次交換數(shù)據(jù)是以CacheCache中的一行為單位，或中的一行為單位，或者說以主存中一個數(shù)據(jù)塊為單位。者說以主存中一個數(shù)據(jù)塊為單位。 CacheCache與主存之間交換數(shù)據(jù)全部由硬件自動實(shí)現(xiàn)，在與主存之間交換數(shù)據(jù)全部由硬件自動實(shí)現(xiàn)，在CacheCache中，被保存的主存塊應(yīng)選擇最佳的存放方式存放到中，被保存的主存塊應(yīng)選擇最佳的存放方式存放到CacheCache中，以便硬件快速地自動檢索，迅速判斷命中與否。從而，中，以便硬件快

48、速地自動檢索，迅速判斷命中與否。從而，達(dá)到提高達(dá)到提高CPUCPU訪問訪問CacheCache速度的目的。速度的目的。 當(dāng)當(dāng)CPUCPU訪問訪問CacheCache未命中，而且未命中，而且CacheCache已滿時，主存中新的已滿時，主存中新的數(shù)據(jù)塊要置換出數(shù)據(jù)塊要置換出CacheCache中的某一行，這都涉及中的某一行，這都涉及CacheCache的的組織組織方式方式與與置換策略置換策略。 CacheCache的組織方式分為的組織方式分為直接映像方式、全相聯(lián)映像方式和直接映像方式、全相聯(lián)映像方式和組相聯(lián)映像方式組相聯(lián)映像方式三種。三種。（1 1）直接映像方式）直接映像方式 （Direct M

49、appingDirect Mapping） 即一個主存塊只能映像（復(fù)制）到即一個主存塊只能映像（復(fù)制）到CacheCache的一個規(guī)定的行內(nèi)，的一個規(guī)定的行內(nèi)，而不可能映像到其他任意一行內(nèi)。而不可能映像到其他任意一行內(nèi)。 圖圖5-25 5-25 直接映像直接映像CacheCache的組織與映像的組織與映像 （2 2）全相聯(lián)映像方式（）全相聯(lián)映像方式（Fully Associative-mappingFully Associative-mapping） 它是把主存儲器劃分成若干字節(jié)數(shù)量相等的數(shù)據(jù)塊，主存中某一塊的內(nèi)容它是把主存儲器劃分成若干字節(jié)數(shù)量相等的數(shù)據(jù)塊，主存中某一塊的內(nèi)容可以映像到可以映

50、像到CacheCache中的任意一行中，而不是規(guī)定的中的任意一行中，而不是規(guī)定的CacheCache行中，這樣，就需要每行中，這樣，就需要每塊存儲的字節(jié)數(shù)與塊存儲的字節(jié)數(shù)與CacheCache中任意一行內(nèi)能存儲的字節(jié)數(shù)相等。中任意一行內(nèi)能存儲的字節(jié)數(shù)相等。 圖圖5-26 5-26 全相聯(lián)全相聯(lián)CacheCache的組織與映像的組織與映像（3 3）組相聯(lián)映像方式）組相聯(lián)映像方式 （Set-associative MappingSet-associative Mapping） 為了克服前面兩種映像方式的缺點(diǎn)，采用了一種折中方案，它是將為了克服前面兩種映像方式的缺點(diǎn)，采用了一種折中方案，它是將Cac

51、heCache分成分成u u組，每組有組，每組有p p行，主存塊存放到哪一組是固定的，至于存放到組內(nèi)哪一行，主存塊存放到哪一組是固定的，至于存放到組內(nèi)哪一行則是任意的。行則是任意的。 圖圖5-27 5-27 組相聯(lián)映像的組相聯(lián)映像的CacheCache組織組織兩種主要的置換策略兩種主要的置換策略 （1 1）最不經(jīng)常使用算法）最不經(jīng)常使用算法-時間上時間上 什么是最不經(jīng)常使用算法（什么是最不經(jīng)常使用算法（Least Frequently UsedLeast Frequently Used，LFULFU）？）？ （2 2）近期最少使用算法）近期最少使用算法-次數(shù)上次數(shù)上 什么是近期最少使用算法（什

52、么是近期最少使用算法（Least Recently UsedLeast Recently Used，LRULRU）？）？5.4.3 Cache5.4.3 Cache控制器控制器82385823858238582385芯片是為芯片是為8038680386系統(tǒng)設(shè)計(jì)的一種性能良好的系統(tǒng)設(shè)計(jì)的一種性能良好的CacheCache控制器，它控制器，它有有132132條引腳，其中，有一條引腳條引腳，其中，有一條引腳W/ W/ ：當(dāng)其接地線時，當(dāng)其接地線時，8238582385芯片控制芯片控制CacheCache工作在直接映像方式；工作在直接映像方式；當(dāng)其接高電平時，當(dāng)其接高電平時，8238582385芯片控

53、制芯片控制CacheCache工作在工作在2 2路組相聯(lián)映像方式；路組相聯(lián)映像方式；本節(jié)只介紹本節(jié)只介紹8238582385芯片控制芯片控制CacheCache工作在工作在2 2路組相聯(lián)映像方式的結(jié)路組相聯(lián)映像方式的結(jié)構(gòu)與原理。構(gòu)與原理。D 8238582385芯片在芯片在CacheCache中，能夠通過其內(nèi)部目錄實(shí)現(xiàn)中，能夠通過其內(nèi)部目錄實(shí)現(xiàn)4GB4GB主存和主存和32KBCache32KBCache之間的映像。處理之間的映像。處理CacheCache被命中或沒有命中的情況，處理被命中或沒有命中的情況，處理CacheCache的數(shù)據(jù)更新等。的數(shù)據(jù)更新等。 圖圖5-285-28中，高速緩存容量

54、中，高速緩存容量32KB32KB，分為，分為2 2路（路（A A路和路和B B路），每路），每路路16KB16KB，每路，每路512512組，分為組，分為0 0組組511511組，每組組，每組3232字節(jié)，分為字節(jié)，分為8 8塊，每塊塊，每塊4 4字節(jié)。字節(jié)。圖圖5-285-28 8238582385芯片控制的芯片控制的2 2路組相聯(lián)子系統(tǒng)路組相聯(lián)子系統(tǒng)5.5 5.5 外部存儲器外部存儲器 5.5.1 5.5.1 硬盤存儲器硬盤存儲器 1 1硬盤驅(qū)動器接口硬盤驅(qū)動器接口 （1 1）IDEIDE接口接口（2 2）SATASATA硬盤驅(qū)動器接口硬盤驅(qū)動器接口 （3 3）SCSISCSI接口接口2

55、2硬盤結(jié)構(gòu)硬盤結(jié)構(gòu) 硬磁盤存儲器簡稱硬盤，也稱溫徹斯特磁盤機(jī)（簡稱溫盤），是一種采用硬磁盤存儲器簡稱硬盤，也稱溫徹斯特磁盤機(jī)（簡稱溫盤），是一種采用先進(jìn)技術(shù)研制的由若干可移動磁頭和若干固定盤片等組合的磁盤機(jī)。先進(jìn)技術(shù)研制的由若干可移動磁頭和若干固定盤片等組合的磁盤機(jī)。 圖圖5-31 5-31 硬盤組成及盤面扇區(qū)劃分的示意圖硬盤組成及盤面扇區(qū)劃分的示意圖3 3硬盤容量及分區(qū)大小的算法硬盤容量及分區(qū)大小的算法 硬盤主要技術(shù)指標(biāo)包括硬盤主要技術(shù)指標(biāo)包括存儲密度、平均存取時間、數(shù)據(jù)傳輸率存儲密度、平均存取時間、數(shù)據(jù)傳輸率及及存儲容存儲容量量。存儲密度高，相對硬盤的體積小、容量大。平均存取時間等于平均找

56、道。存儲密度高，相對硬盤的體積小、容量大。平均存取時間等于平均找道時間與平均等待時間之和，其值越小越好。數(shù)據(jù)傳輸率等于磁盤存儲器在單時間與平均等待時間之和，其值越小越好。數(shù)據(jù)傳輸率等于磁盤存儲器在單位時間內(nèi)向主機(jī)傳送數(shù)據(jù)的字節(jié)數(shù)。存儲容量計(jì)算公式如下：位時間內(nèi)向主機(jī)傳送數(shù)據(jù)的字節(jié)數(shù)。存儲容量計(jì)算公式如下： 存儲容量存儲容量 = = 磁頭數(shù)磁頭數(shù)柱面數(shù)柱面數(shù)扇區(qū)數(shù)扇區(qū)數(shù)扇段可存儲字節(jié)數(shù)扇段可存儲字節(jié)數(shù)【例【例5-25-2】 某硬盤的磁盤組有某硬盤的磁盤組有1010個盤片，個盤片，2020個可用盤面都有個可用盤面都有400400個磁道（柱個磁道（柱面數(shù)），且分為面數(shù)），且分為6060個扇區(qū)，每個扇

57、段可存儲個扇區(qū)，每個扇段可存儲512512字節(jié)，求硬盤的總存儲容量。字節(jié)，求硬盤的總存儲容量。 解：存儲容量解：存儲容量 = 20= 204004006060512B = 245.76MB512B = 245.76MB 由于硬盤生產(chǎn)商和操作系統(tǒng)換算不太一樣，硬盤廠家以由于硬盤生產(chǎn)商和操作系統(tǒng)換算不太一樣，硬盤廠家以1010進(jìn)位進(jìn)位的辦法來換算，向大單位換算，每次除以的辦法來換算，向大單位換算，每次除以10001000；而操作系統(tǒng)是；而操作系統(tǒng)是以以2 2進(jìn)位制來換算，向大單位換算，每次除以進(jìn)位制來換算，向大單位換算，每次除以10241024。硬盤廠家算法和操作系統(tǒng)硬盤廠家算法和操作系統(tǒng)計(jì)計(jì)算算

58、結(jié)果結(jié)果比較比較如下如下：硬盤廠家硬盤廠家計(jì)算得計(jì)算得：80023749120 Bytes /1000= 80023749.12080023749120 Bytes /1000= 80023749.120 KB =KB = 80023.749120 MB80023.749120 MB操作系統(tǒng)操作系統(tǒng)計(jì)算得計(jì)算得：80023749120 Bytes /1024= 78148192.5 K80023749120 Bytes /1024= 78148192.5 KB B = = 76316.594238281 MB76316.594238281 MB5.5.2 5.5.2 光盤存儲器光盤存儲器1 1

59、光盤上記錄二進(jìn)制信息的格式光盤上記錄二進(jìn)制信息的格式 光盤上記錄二進(jìn)制信息的格式如圖光盤上記錄二進(jìn)制信息的格式如圖5-325-32所示。只有凹坑端部的所示。只有凹坑端部的前沿和后沿代表邏輯前沿和后沿代表邏輯1 1，凹坑和非凹坑處描述的都是邏輯，凹坑和非凹坑處描述的都是邏輯0 0，而且，而且凹坑和非凹坑處的長度描述了邏輯凹坑和非凹坑處的長度描述了邏輯0 0的個數(shù)。的個數(shù)。 圖圖5-32 5-32 光盤上記錄二進(jìn)制信息的格式光盤上記錄二進(jìn)制信息的格式標(biāo)準(zhǔn)標(biāo)準(zhǔn)應(yīng)用應(yīng)用容量容量備注備注CD-DA音樂節(jié)目音樂節(jié)目播放播放74min紅皮書（紅皮書（Red Book）標(biāo)準(zhǔn)）標(biāo)準(zhǔn)CD-ROM存儲圖、文、聲存儲

60、圖、文、聲像等像等650MB黃皮書（黃皮書（Yellow Book）標(biāo)準(zhǔn)）標(biāo)準(zhǔn)CD-I存儲圖、文、聲存儲圖、文、聲像等像等760MB綠皮書（綠皮書（Green Book）標(biāo)準(zhǔn)）標(biāo)準(zhǔn)CD-R讀寫圖、文、聲讀寫圖、文、聲像等像等橙皮書（橙皮書（Orange Book）標(biāo)準(zhǔn)）標(biāo)準(zhǔn)VCD存儲影視節(jié)目存儲影視節(jié)目播放播放70min，MPEG-I白皮書（白皮書（White Book）標(biāo)準(zhǔn)）標(biāo)準(zhǔn)LD存儲影視節(jié)目存儲影視節(jié)目200min藍(lán)皮書（藍(lán)皮書（Blue Book）標(biāo)準(zhǔn)）標(biāo)準(zhǔn)DVD存儲影視節(jié)目存儲影視節(jié)目4.717GB, MPEG-MPEG-索尼索尼+飛利浦（飛利浦（Sony+Philips Book）標(biāo)準(zhǔn)）標(biāo)準(zhǔn)2 2光盤的種類光盤的種類 （1 1）光盤