基于FPGA的可編程嵌入式開發(fā)初步ppt課件

1、第八章第八章 基于基于FPGA的可編程嵌入式開發(fā)初步的可編程嵌入式開發(fā)初步 v可配置嵌入式系統(tǒng)可配置嵌入式系統(tǒng)vXilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)vMicroBlazevPowerPCvIP和及驅(qū)動(dòng)和及驅(qū)動(dòng)vEDK軟件軟件vXPS軟件的根本操作軟件的根本操作可配置嵌入式系統(tǒng)可配置嵌入式系統(tǒng)vFPGA在嵌入式系統(tǒng)中獲得廣泛運(yùn)用在嵌入式系統(tǒng)中獲得廣泛運(yùn)用 v形狀機(jī)方式：可以無外設(shè)、無總線構(gòu)造和無實(shí)時(shí)形狀機(jī)方式：可以無外設(shè)、無總線構(gòu)造和無實(shí)時(shí)操作系統(tǒng)，到達(dá)最低的本錢，運(yùn)用于操作系統(tǒng)，到達(dá)最低的本錢，運(yùn)用于VGA、LCD控制等，根據(jù)用戶設(shè)計(jì)可到達(dá)不同的性能?？刂频?，根據(jù)用戶設(shè)計(jì)可到達(dá)不同的性能。

2、 v單片機(jī)方式：包括一定的外設(shè)，可以利用實(shí)時(shí)操單片機(jī)方式：包括一定的外設(shè)，可以利用實(shí)時(shí)操作系統(tǒng)和總線構(gòu)造，以中等的本錢，運(yùn)用于控制作系統(tǒng)和總線構(gòu)造，以中等的本錢，運(yùn)用于控制和儀表，到達(dá)中等的性能。和儀表，到達(dá)中等的性能。 v定制嵌入方式：高度集成擴(kuò)展的外設(shè)，實(shí)時(shí)操作定制嵌入方式：高度集成擴(kuò)展的外設(shè)，實(shí)時(shí)操作系統(tǒng)和總線構(gòu)造，到達(dá)高性能，運(yùn)用于網(wǎng)絡(luò)和無系統(tǒng)和總線構(gòu)造，到達(dá)高性能，運(yùn)用于網(wǎng)絡(luò)和無線通訊等。線通訊等。 采用采用90nm消費(fèi)工藝之后，消費(fèi)工藝之后，F(xiàn)PGA器件處置才干更器件處置才干更強(qiáng)，且本錢低、功耗少，已取代了相當(dāng)數(shù)量的中強(qiáng)，且本錢低、功耗少，已取代了相當(dāng)數(shù)量的中小規(guī)模小規(guī)模ASIC器

3、件和處置器，使嵌入式系統(tǒng)具備片器件和處置器，使嵌入式系統(tǒng)具備片上系統(tǒng)上系統(tǒng)SOC的規(guī)模和動(dòng)態(tài)可編程的才干，具的規(guī)模和動(dòng)態(tài)可編程的才干，具有明顯的優(yōu)勢，成為嵌入式運(yùn)用的主力軍之一。有明顯的優(yōu)勢，成為嵌入式運(yùn)用的主力軍之一。 可配置嵌入式系統(tǒng)可配置嵌入式系統(tǒng)vXilinx處置方案處置方案 vPicoBlaze：8位處置器軟核，用匯編言語編寫的位處置器軟核，用匯編言語編寫的程序經(jīng)過編譯后放入程序經(jīng)過編譯后放入FPGA的的BlockRam存儲(chǔ)區(qū)。存儲(chǔ)區(qū)。 vMicroBlaze：32位流水線位流水線RISC構(gòu)造，包含構(gòu)造，包含32個(gè)個(gè)32位通用存放器和位通用存放器和1個(gè)可選的個(gè)可選的32位移位存放器，

4、位移位存放器，時(shí)鐘可達(dá)時(shí)鐘可達(dá)150MHz。vPowerPC：32位位PowerPC嵌入式環(huán)境架構(gòu)。嵌入式環(huán)境架構(gòu)。Virtex II Pro、Virtex 4、Virtex 5系列部分芯片系列部分芯片中集成了中集成了24個(gè)個(gè)PowerPC 405處置器核。處置器核?？膳渲们度胧较到y(tǒng)可配置嵌入式系統(tǒng)v開發(fā)工具開發(fā)工具 v嵌入式開發(fā)套件嵌入式開發(fā)套件EDK：用于設(shè)計(jì)嵌入式可編：用于設(shè)計(jì)嵌入式可編程系統(tǒng)的全面的處置方案，該套件包括了嵌入式程系統(tǒng)的全面的處置方案，該套件包括了嵌入式軟件工具軟件工具Platform Studio以及嵌入式以及嵌入式 IBM PowerPC硬件處置器核和硬件處置器核和/

5、或或Xilinx MicroBlaze軟處置器核進(jìn)展軟處置器核進(jìn)展Xilinx平臺(tái)平臺(tái)FPGA設(shè)計(jì)時(shí)所需的技設(shè)計(jì)時(shí)所需的技術(shù)文檔和術(shù)文檔和IP。vXilinx公司提供了大量的硬件平臺(tái)評(píng)價(jià)板，公司提供了大量的硬件平臺(tái)評(píng)價(jià)板，提供了大量的軟、硬件設(shè)計(jì)參考。提供了大量的軟、硬件設(shè)計(jì)參考。 Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)vMicroBlazev支持支持CoreConnect總線的規(guī)范外設(shè)集合總線的規(guī)范外設(shè)集合 ；vRISC架構(gòu)，哈佛構(gòu)造架構(gòu)，哈佛構(gòu)造32位指令和數(shù)據(jù)總線位指令和數(shù)據(jù)總線 v最精簡的核只需求將近最精簡的核只需求將近400個(gè)個(gè)Slice 。Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)

6、vMicroBlazev通用存放器通用存放器v特殊存放器特殊存放器vPC、MSRXilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)vMicroBlazev指令集指令集vA型指令型指令 ：兩個(gè)源存放器和一個(gè)目的存放器，完：兩個(gè)源存放器和一個(gè)目的存放器，完成存放器到存放器間的數(shù)據(jù)運(yùn)算成存放器到存放器間的數(shù)據(jù)運(yùn)算 ；vB型指令：一個(gè)源存放器、一個(gè)目的存放器和一型指令：一個(gè)源存放器、一個(gè)目的存放器和一個(gè)個(gè)16位的立刻數(shù)，進(jìn)展存放器和立刻數(shù)間的數(shù)據(jù)位的立刻數(shù)，進(jìn)展存放器和立刻數(shù)間的數(shù)據(jù)運(yùn)算。運(yùn)算。 Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)vMicroBlazev三級(jí)流水三級(jí)流水Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)

7、系統(tǒng)vPowerPC v采用采用CoreConnect技術(shù)，可運(yùn)轉(zhuǎn)在技術(shù)，可運(yùn)轉(zhuǎn)在100-133MHz的高帶寬的高帶寬64位總線位總線 ；v獨(dú)立的指令緩存和數(shù)據(jù)緩存、獨(dú)立的指令緩存和數(shù)據(jù)緩存、1個(gè)個(gè)JTAG端口、端口、Trace FIFO、多個(gè)定時(shí)器和一個(gè)內(nèi)存管理單元、多個(gè)定時(shí)器和一個(gè)內(nèi)存管理單元MMU；v集成了輔助處置器單元控制器集成了輔助處置器單元控制器APU，可直接，可直接控制控制FPGA架構(gòu)內(nèi)的硬件指令協(xié)處置架構(gòu)內(nèi)的硬件指令協(xié)處置 ；v不占用不占用FPGA內(nèi)部任何邏輯資源內(nèi)部任何邏輯資源 。Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)vPowerPC

8、 v通用存放器通用存放器 Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)vPowerPCv公用存放器：計(jì)數(shù)存放器、銜接存放器、調(diào)試資公用存放器：計(jì)數(shù)存放器、銜接存放器、調(diào)試資源、計(jì)數(shù)器、中斷存放器等源、計(jì)數(shù)器、中斷存放器等 。多數(shù)是運(yùn)用程序不。多數(shù)是運(yùn)用程序不能訪問的。能訪問的。 v機(jī)器形狀存放器：處置器的任務(wù)形狀，允許用戶機(jī)器形狀存放器：處置器的任務(wù)形狀，允許用戶修正。修正。 v條件存放器：可分為條件存放器：可分為8個(gè)區(qū)域個(gè)區(qū)域CR0-CR7，每，每區(qū)域包含區(qū)域包含4個(gè)比特，可用于控制一切的條件分支。個(gè)比特，可用于控制一切的條件分支。運(yùn)用軟件可訪問一切的運(yùn)用軟件可訪問一切的CR數(shù)值數(shù)值 。 v芯片

9、控制存放器：配置、控制和讀取外部處置器，芯片控制存放器：配置、控制和讀取外部處置器，可在特殊軟件中經(jīng)過可在特殊軟件中經(jīng)過mtdcr和和mfdcr指令來訪問。指令來訪問。 Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)vPowerPC v指令集指令集v執(zhí)行指令的速度接近每周期執(zhí)行一條指令執(zhí)行指令的速度接近每周期執(zhí)行一條指令 Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)vPowerPC v五級(jí)流水五級(jí)流水v取指、譯碼、執(zhí)行、寫回、加載寫回取指、譯碼、執(zhí)行、寫回、加載寫回 Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)v常用的常用的IP核以及設(shè)備驅(qū)動(dòng)核以及設(shè)備驅(qū)動(dòng)v通用通用I/O設(shè)備設(shè)備v中斷控制器設(shè)備中斷控制器設(shè)

10、備v定時(shí)器定時(shí)器v外部存儲(chǔ)器控制器外部存儲(chǔ)器控制器v以太網(wǎng)、串口等通訊設(shè)備以太網(wǎng)、串口等通訊設(shè)備v均以均以IP Core的方式給出，信號(hào)、時(shí)序、函數(shù)參見的方式給出，信號(hào)、時(shí)序、函數(shù)參見9.2.3節(jié)。節(jié)。 Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)v嵌入式系統(tǒng)設(shè)計(jì)方案嵌入式系統(tǒng)設(shè)計(jì)方案 vMicroBlaze系統(tǒng)架構(gòu)系統(tǒng)架構(gòu) Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)v嵌入式系統(tǒng)設(shè)計(jì)方案嵌入式系統(tǒng)設(shè)計(jì)方案 vPowerPC系統(tǒng)架構(gòu)系統(tǒng)架構(gòu) Xilinx嵌入式開發(fā)系統(tǒng)嵌入式開發(fā)系統(tǒng)v系統(tǒng)地址分配系統(tǒng)地址分配 vMicroBlaze：32位地址，其中位地址，其中0 x0000_0000 0 x0000_

11、0017用于特殊處置，用于特殊處置，0 x0000_0018 0 xFFFF_FFFF是用戶可用的部分，是用戶可用的部分，LMB存儲(chǔ)器存儲(chǔ)器從地址從地址0 x0000_0018開場。開場。 vPowerPC：32位地址，其中每一個(gè)位地址，其中每一個(gè)PowerPC都都有 其 系 統(tǒng) 引 導(dǎo) 有 其 系 統(tǒng) 引 導(dǎo) b o o t 區(qū) ， 地 址 為 區(qū) ， 地 址 為0 x F F F F _ F F F C ， 缺 省 的 可 用 空 間 為， 缺 省 的 可 用 空 間 為0 xFFFF_0000 0 xFFFF_FFFF。 EDK軟件軟件v嵌入式開發(fā)套件嵌入式開發(fā)套件vEmbedded D

12、evelopment KitEDKv自帶了許多工具和自帶了許多工具和IP，可以用來設(shè)計(jì)完好的嵌入，可以用來設(shè)計(jì)完好的嵌入式處置器系統(tǒng)；式處置器系統(tǒng)；v包括包括Xilinx平臺(tái)任務(wù)室平臺(tái)任務(wù)室XPS和軟件開發(fā)套件和軟件開發(fā)套件SDK ；v只需安裝了只需安裝了ISE軟件，才干正常運(yùn)轉(zhuǎn)軟件，才干正常運(yùn)轉(zhuǎn)EDK，且二，且二者的版本要一致。者的版本要一致。 v安裝過程類似于安裝過程類似于ISE。EDK軟件軟件v EDK的組成的組成v XPS：用來設(shè)計(jì)嵌入式處置器系統(tǒng)硬件部分的開發(fā)環(huán)境或：用來設(shè)計(jì)嵌入式處置器系統(tǒng)硬件部分的開發(fā)環(huán)境或GUI，是系統(tǒng)設(shè)計(jì)者構(gòu)建，是系統(tǒng)設(shè)計(jì)者構(gòu)建 Xilinx嵌入式系統(tǒng)時(shí)必用的

13、工具嵌入式系統(tǒng)時(shí)必用的工具套件。在套件。在XPS中，可以完成嵌入式系統(tǒng)架構(gòu)的創(chuàng)建、軟件中，可以完成嵌入式系統(tǒng)架構(gòu)的創(chuàng)建、軟件代碼的編寫、設(shè)計(jì)的編譯以及代碼的編寫、設(shè)計(jì)的編譯以及FPGA芯片的硬件配置。芯片的硬件配置。 v SDK：集成的開發(fā)環(huán)境，基于：集成的開發(fā)環(huán)境，基于Eclipse。它支持。它支持C/C+，用于嵌入式軟件運(yùn)用的開發(fā)和驗(yàn)證。用于嵌入式軟件運(yùn)用的開發(fā)和驗(yàn)證。 v 其它其它EDK部分：部分：v 用于用于Xilinx嵌入式處置器的硬嵌入式處置器的硬IP；v 用于嵌入式軟件開發(fā)的驅(qū)動(dòng)和庫；用于嵌入式軟件開發(fā)的驅(qū)動(dòng)和庫；v 在在MicroBlaze和和PowerPC處置器上用于處置器上

14、用于C/C+軟件開發(fā)軟件開發(fā)的的GNU編譯器和調(diào)試器；編譯器和調(diào)試器；v 有關(guān)文檔以及一些工程樣例等。有關(guān)文檔以及一些工程樣例等。EDK軟件軟件v基于基于EDK的開發(fā)流程的開發(fā)流程 EDK軟件軟件vEDK的文件管理架構(gòu)的文件管理架構(gòu) v板級(jí)支持包板級(jí)支持包Board Support PackageBSP vXMP工程文件工程文件 vMHS文件和其它的硬件平臺(tái)元素文件和其它的硬件平臺(tái)元素 vMSS文件和其它的軟件平臺(tái)元素文件和其它的軟件平臺(tái)元素vUCF文件文件 vCMD文件文件 v修正最多的是修正最多的是assignfile指令和指令和program指令指令 vSDK工程文件工程文件v一個(gè)一個(gè)X

15、PS嵌入式系統(tǒng)而言，能夠有多個(gè)相應(yīng)的嵌入式系統(tǒng)而言，能夠有多個(gè)相應(yīng)的SDK工程工程 XPS軟件的根本操作軟件的根本操作vXPS的啟動(dòng)的啟動(dòng) v單獨(dú)啟動(dòng)：專門用于設(shè)計(jì)完備的嵌入式系統(tǒng)單獨(dú)啟動(dòng)：專門用于設(shè)計(jì)完備的嵌入式系統(tǒng) 。vISE中經(jīng)過雙擊中經(jīng)過雙擊Embedded Processor類型的源類型的源文件來翻開文件來翻開 ：可將嵌入式設(shè)計(jì)作為：可將嵌入式設(shè)計(jì)作為ISE設(shè)計(jì)的一設(shè)計(jì)的一個(gè)子模塊個(gè)子模塊 。XPS軟件的根本操作軟件的根本操作v利用根本系統(tǒng)創(chuàng)建器利用根本系統(tǒng)創(chuàng)建器BSB創(chuàng)建新工程創(chuàng)建新工程 v1啟動(dòng)啟動(dòng)XPS XPS軟件的根本操作軟件的根本操作 2選擇工程途徑選擇工程途徑XPS軟件的

16、根本操作軟件的根本操作 3選擇板型選擇板型 XPS軟件的根本操作軟件的根本操作 4選擇處置器選擇處置器 內(nèi)部集成了內(nèi)部集成了PowerPC內(nèi)核的內(nèi)核的FPGA芯片芯片Virtex-2 Pro以上部分型號(hào)可以選擇以上部分型號(hào)可以選擇PowerPC或或Microblaze，否那么只能選擇否那么只能選擇Microblaze。 XPS軟件的根本操作軟件的根本操作 5配置處置器配置處置器 XPS軟件的根本操作軟件的根本操作 6添加添加I/O接口接口 XPS軟件的根本操作軟件的根本操作 7添加內(nèi)部外圍設(shè)備添加內(nèi)部外圍設(shè)備 假設(shè)開發(fā)板的部分外設(shè)在假設(shè)開發(fā)板的部分外設(shè)在XPS中并沒有提供，那么就中并沒有提供，那么就需求經(jīng)過用戶經(jīng)過需求經(jīng)過用戶經(jīng)過HDL言語實(shí)現(xiàn)自定制底層接口邏輯，言語實(shí)現(xiàn)自定制底層接口邏輯，再將其作為外設(shè)導(dǎo)入到再將其作為外設(shè)導(dǎo)入到XPS中。中。 假設(shè)開發(fā)板上的設(shè)備在假設(shè)開發(fā)板上的設(shè)備在XPS庫中都能找到，可以跳過庫中