什么是開漏輸出、推挽輸出、開集輸出、OC、OD、線或線與邏輯

1、開漏輸出： OC 門的輸出就是開漏輸出； OD 門的輸出也是開漏輸出。 TTL 電路有集電極開 路0C門，MOS管也有和集電極對應(yīng)的漏極開路的OD門，它的輸出就叫做開漏輸出。它可以吸收很大的電流，但是不能向外輸出電流。所以，為了能輸入和輸出電流，它使用的時 候要跟電源和上拉電阻一齊用。都是為了實現(xiàn)邏輯器件的線與邏輯， 當(dāng)你應(yīng)用此電路的時候， 要注意 在電阻上要根據(jù)邏輯器件的扇入扇OC 門開漏輸出和 OD 門開漏輸出都是為了同一個目的， 當(dāng)然選用不同的外接電阻也可以實現(xiàn)外圍驅(qū)動能力的增加。 應(yīng)用時要加上拉電阻接電源， 這樣才能保證邏輯的正確， 出系數(shù)來確定，但一般 mos 電路帶載同樣的 mos

2、 電路能力比較強，所以電阻通常可以選擇2.2k， 4.9k 這樣一些常用的。推挽輸出與開漏輸出的區(qū)別推挽輸出 :可以輸出高 ,低電平 ,連接數(shù)字器件 ;開漏輸出 :輸出端相當(dāng)于三極管的集電極. 要得到高電平狀態(tài)需要上拉電阻才行 . 適合于做電流型的驅(qū)動 ,其吸收電流的能力相對強 （一般 20ma 以內(nèi) ）.推挽結(jié)構(gòu)一般是指兩個三極管分別受兩互補信號的控制,總是在一個三極管導(dǎo)通的時候另一個截止 .要實現(xiàn)線與需要用 OC（open collector） 門電路.是兩個參數(shù)相同的三極管或MOSFET, 以推挽方式存在于電路中 ,各負責(zé)正負半周的波形放大任務(wù),電路工作時，兩只對稱的功率開關(guān)管每次只有一

3、個導(dǎo)通，所以導(dǎo)通損耗小,效率高。輸出既可以向負載灌電流，也可以從負載抽取電流。所謂開漏電路概念中提到的 “漏”就是指 MOSFET 的漏極。同理，開集電路中的“集”就是指三 極管的集電極。開漏電路就是指以 MOSFET 的漏極為輸出的電路。一般的用法是會在漏極 外部的電路添加上拉電阻。完整的開漏電路應(yīng)該由開漏器件和開漏上拉電阻組成。如圖1所示：組成開漏形式的電路有以下幾個特點：1. 利用外部電路的驅(qū)動能力，減少 IC 內(nèi)部的驅(qū)動。當(dāng) IC 內(nèi)部 MOSFET 導(dǎo)通時，驅(qū)動電 流是從外部的 VCC流經(jīng)R pull-up , MOSFET到GND。IC內(nèi)部僅需很下的柵極驅(qū)動電流。 如圖 1。2.

4、可以將多個開漏輸出的 Pin ，連接到一條線上。形成“與邏輯”關(guān)系。如圖 1，當(dāng) PIN_A、PIN_B、PIN_C 任意一個變低后，開漏線上的邏輯就為0 了。這也是 I2C， SMBus 等總線判斷總線占用狀態(tài)的原理。3. 可以利用改變上拉電源的電壓， 改變傳輸電平。如圖 2, IC 的邏輯電平由電源 Vcc1 決定， 而輸出高電平則由 Vcc2 決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。4. 開漏 Pin 不連接外部的上拉電阻， 則只能輸出低電平 （因此對于經(jīng)典的 51 單片機的 P0 口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯）。5. 標準的開漏腳一

5、般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的 能力。應(yīng)用中需注意：1. 開漏和開集的原理類似，在許多應(yīng)用中我們利用開集電路代替開漏電路。例如，某輸入 Pin 要求由開漏電路驅(qū)動。則我們常見的驅(qū)動方式是利用一個三極管組成開集電路來驅(qū)動 它，即方便又節(jié)省成本。如圖3。2. 上拉電阻 R pull-up 的 阻值 決定了 邏輯電平轉(zhuǎn)換的沿的速度 。阻值越大， 速度越低功 耗越小。反之亦然 。Push-Pull 輸出就是一般所說的推挽輸出，在 CMOS 電路里面應(yīng)該較 CMOS 輸出更合適， 應(yīng)為在 CMOS 里面的 push pull 輸出能力不可能做得雙極那么大。輸出能力看IC

6、內(nèi)部輸出極 N 管 P 管的面積。和開漏輸出相比， push pull 的高低電平由 IC 的電源低定，不能簡 單的做邏輯操作等。 push pull 是現(xiàn)在 CMOS 電路里面用得最多的輸出級設(shè)計方式。 at91rm9200 GPIO 模擬 I2C 接口時注意！一. 什么是 OC 、OD集電極開路門 （集電極開路 OC 或源極開路 OD）open-drain 是漏極開路輸出的意思，相當(dāng)于集電極開路 （open-collector） 輸出，即 ttl 中的集 電極開路（ oc ）輸出。一般用于線或、線與，也有的用于電流驅(qū)動。open-drain 是對 mos 管而言， open-collect

7、or 是對雙極型管而言，在用法上沒啥區(qū)別。 開漏形式的電路有以下幾個特點：1. 利用外部電路的驅(qū)動能力，減少 IC 內(nèi)部的驅(qū)動。 或驅(qū)動比芯片電源電壓高的負載 . 2.可以將多個開漏輸出的 Pin ，連接到一條線上。通過一只上拉電阻，在不增加任何器件的 情況下，形成 “與邏輯 ”關(guān)系。這也是 I2C ，SMBus 等總線判斷總線占用狀態(tài)的原理。如果作 為圖騰輸出必須接上拉電阻。接容性負載時， 下降延是芯片內(nèi)的晶體管，是有源驅(qū)動， 速度 較快；上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以 負載電阻的選擇要兼顧功耗和速度。3. 可以利用改變上拉電源的電壓， 改變傳輸電

8、平。 例如加上上拉電阻就可以提供 TTL/CMOS 電平輸出等。4. 開漏 Pin 不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同電 平的器件，匹配電平用的。5. 正常的 CMOS 輸出級是上、下兩個管子，把上面的管子去掉就是 OPEN-DRAIN 了。這 種輸出的主要目的有兩個：電平轉(zhuǎn)換和線與。6. 由于漏級開路， 所以后級電路必須接一上拉電阻， 上拉電阻的電源電壓就可以決定輸出電 平。這樣你就可以進行任意電平的轉(zhuǎn)換了。7. 線與功能主要用于有多個電路對同一信號進行拉低操作的場合，如果本電路不想拉低， 就輸出高電平，因為 OPEN-DRAIN 上面的管子被拿掉，高電平是

9、靠外接的上拉電阻實現(xiàn)的。 （而正常的 CMOS 輸出級，如果出現(xiàn)一個輸出為高另外一個為低時，等于電源短路。）8.OPEN-DRAIN 提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為 上升沿是通過外接上拉無源電阻對負載充電， 所以當(dāng)電阻選擇小時延時就小， 但功耗大； 反 之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。二. 什么是線或邏輯與線與邏輯？在一個結(jié)點 （線）上 , 連接一個上拉電阻到電源 VCC 或 VDD 和 n 個 NPN 或 NMOS 晶 體管的集電極 C 或漏極 D, 這些晶體管的發(fā)射極 E 或源極 S 都接到地線上 , 只要有一 個晶體管飽和 ,

10、這個結(jié)點 （線） 就被拉到地線電平上 .因為這些晶體管的基極注入電流 （NPN） 或柵極加上高電平 （NMOS）, 晶體管就會飽和 , 所以 這些基極或柵極對這個結(jié)點 (線)的關(guān)系是或非 NOR 邏輯 . 如果這個結(jié)點后面加一個反相 器, 就是或 OR 邏輯 .注：個人理解：線與，接上拉電阻至電源。 (A)&(B)=(A+B) ，由公式較容易理解線與此 概念的由來；如果用下拉電阻和 PNP 或 PMOS 管就可以構(gòu)成與非 NAND 邏輯 , 或用負邏輯關(guān)系轉(zhuǎn) 換與/或邏輯 .注：線或，接下拉電阻至地。 (A)+(B)=(AB); 這些晶體管常常是一些邏輯電路的集電極開路 OC 或源極開

11、路 OD 輸出端 . 這種邏輯通 常稱為線與 /線或邏輯 , 當(dāng)你看到一些芯片的 OC 或 OD 輸出端連在一起 , 而有一個上拉 電阻時 , 這就是線或 /線與了 , 但有時上拉電阻做在芯片的輸入端內(nèi) .順便提示如果不是 OC 或 OD 芯片的輸出端是不可以連在一起的 , 總線 BUS 上的雙向 輸出端連在一起是有管理的 , 同時只能有一個作輸出 , 而其他是高阻態(tài)只能輸入 .三. 什么是推挽結(jié)構(gòu) 一般是指兩個三極管分別受兩互補信號的控制,總是在一個三極管導(dǎo)通的時候另一個截止要實現(xiàn)線與需要用 OC(open collector) 門電路 . 如果輸出級的有兩個三極管，始終處于一個 導(dǎo)通、 一個截止的狀態(tài)， 也就是兩個三級管推挽相連， 這樣的電路結(jié)構(gòu)稱為推拉式電路或圖 騰柱( Totem-pole )輸出電路(可惜，圖無法貼上)。當(dāng)輸出低電平時，也就是下級負載 門輸入低電平時，輸出端的電流將是下級門灌入T4 ；當(dāng)輸出高電平時，也就是下級負載門輸入高電平時，輸出端的電流將是下級門從本級電源經(jīng) T3 、D1 拉出。這樣一來，輸出高 低電平時， T3 一路和 T4 一路將交替工作，從而減低了功耗，提高了每個管的承受能力。 又