單片機存儲器擴展技術ppt課件

1、第六章第六章 單片機存儲器擴展技術單片機存儲器擴展技術 6.1 存儲器系統(tǒng)根本知識 6.1.1 存儲器的分類 1. 只讀存儲器ROM1 掩模工藝ROM2可一次性編程ROMPROM3紫外線擦除可改寫ROMEPROM4電擦除可改寫ROMEEPROM或E2PROM5快擦寫ROMflash ROM隨機存儲器RAM也叫讀寫存儲器1 雙極型RAM2 金屬氧化物MOSRAM 靜態(tài)RAMSRAM 動態(tài)RAMDRAM 集成RAMi RAM 非易失性RAMNVRAM 6.1.2 存儲器的主要性能目的 1. 存貯容量 2. 存取時間 3. 可靠性 4. 功耗6.2 系統(tǒng)擴展概述 用單片機組成運用系統(tǒng)時，首先要思索單

2、片機所具有的各種功能能否滿足運用系統(tǒng)的要求。如能滿足，那么稱這樣的系統(tǒng)為最小運用系統(tǒng)。 圖6.1(a)為MCS51系列中8051和8751單片機的最小系統(tǒng)。 圖6.1b為由8031、8032單片機組成的最小系統(tǒng)。P P2 2. .3 3| |P P2 2. .0 0A AL LE EP P0 0P PS SE EN N8 80 03 31 1E EA A7 74 4L LS S3 37 73 3地 址 鎖 存 器高 8位 地 址 線低 8位 地 址 線8位 數(shù) 據(jù) 線OECE2 27 73 32 2D D7 7| |D D0 0A A7 7| |A A0 0A A1 11 1| |A A8 8

3、80C5187C51X XT TA AL L1 1X XT TA AL L2 2P P0 0P P1 1P P2 2P P3 3R RE ES SE ET T1 12 2M MH HZ Z2 22 2u uF F1 1K K2 20 00 08 88 88 88 82 20 0P PF F2 20 0P PF F+ +5 5V V圖 5.1 MCS-51系 列 最 小 化 系 統(tǒng)（ a）（ b） 為了使單片機能方便地與各種擴展芯片銜接，應將單片機的外部銜接變?yōu)槠胀ǖ奈⑿蜋C三總線構造方式。即地址總線、數(shù)據(jù)總線和控制總線。對MCS51系列單片機，其三總線由以下通道口的引線組成： 地址總線：由P2口

4、提供高8位地址線A8A15，此口具有輸出鎖存的功能，能保管地址信息。由P0口提供低8位地址線。由于P0口是地址、數(shù)據(jù)分時運用的通道口，所以為保管地址信息，需外加地址鎖存器鎖存低8位的地址信息。普通都用ALE正脈沖信號的下降沿控制鎖存時辰。 數(shù)據(jù)總線：由P0口提供。此口是雙向、輸入三態(tài)控制的通道口。 控制總線：擴展系統(tǒng)時常用的控制信號為地址鎖存信號ALE，片外程序存儲器取指信號以及數(shù)據(jù)存儲器RAM和外設接口共用的讀寫控制信號等。 圖6.2為單片機擴展成三總線的構造圖。擴展芯片與主機相連的方法同普通三總線構造的微處置機完全一樣。圖6.2 單片機的三總線構造 P2ALEP0PSENRDWR8031E

5、A74LS373地址鎖存器A8A15A0A7D0D7控制總線數(shù)字總線地址總線高八位地址總線低八位6.3 訪問外部程序、數(shù)據(jù)存儲器的時序訪問外部程序、數(shù)據(jù)存儲器的時序 6.3.1 訪問外部程序存儲器時序訪問外部程序存儲器時序操作時序如圖操作時序如圖6.3所示，其操作過程如下。所示，其操作過程如下。 1在在S1P2時辰產(chǎn)生時辰產(chǎn)生ALE信號。信號。 2由由P0、P2口送出口送出16位地址，由于位地址，由于P0口口送出的低送出的低8位地址只堅持到位地址只堅持到S2P2，所以要利用，所以要利用ALE的下降沿信號將的下降沿信號將P0口送出的低口送出的低8位地址信位地址信號鎖存到地址鎖存器中。而號鎖存到地

6、址鎖存器中。而P2口送出的高口送出的高8位位地址在整個讀指令的過程中都有效，因此不需地址在整個讀指令的過程中都有效，因此不需求對其進展鎖存。從求對其進展鎖存。從S2P2起，起，ALE信號失效。信號失效。 3從從S3P1開場，開場有效，對外部程序開場，開場有效，對外部程序存儲器進展讀操作，將選中的單元中的指令代存儲器進展讀操作，將選中的單元中的指令代碼從碼從P0口讀入，口讀入，S4P2時辰，失效。時辰，失效。 4從從S4P2后開場第二次讀入，過程與第后開場第二次讀入，過程與第一次類似。一次類似。圖6.3 MCS-51系列單片機訪問外部程序存儲器的時序圖 P1P2P1P2P1P2P1P2P1P2P

7、1P2S1S2S3S4S5S61個機器周期P1P2S1OSC時鐘ALEPSENP2P0A8A15A8A15A8A15指令A0A7指令A0A7指令6.3.2 訪問外部數(shù)據(jù)存儲器時序下面以讀時序為例進展引見，其相應的操作時序如圖6.4所示。圖6.4 MCS-51系列單片機訪問外部數(shù)據(jù)存儲器的時序圖 S1S2S3S4S5S6第1個機器周期S1S2S3S4S5S6第2個機器周期ALERDP2P0A15 A8A15 A8A15 A8A0A7指令地址數(shù)據(jù)A0A7PSEN訪問外部數(shù)據(jù)存儲器的操作過程如下： 1從第1次ALE有效到第2次ALE開場有效期間，P0口送出外部ROM單元的低8位地址，P2口送出外部R

8、OM單元的高8位地址，并在有效期間，讀入外部ROM單元中的指令代碼。 2在第2次ALE有效后，P0口送出外部RAM單元的低8位地址，P2口送出外部RAM單元高8位地址。 3在第2個機器周期，第1次ALE信號不再出現(xiàn)，此時也失效，并在第2個機器周期的S1P1時，信號開場有效，從P0口讀入選中RAM單元中的內(nèi)容。 6.4存儲器擴展的編址技術6.4.1線選法所謂線選法，就是直接以系統(tǒng)的地址作為存儲芯片的片選信號，為此只需把高位地址線與存儲芯片的片選信號直接銜接即可。特點是簡單明了，不需添加另外電路。缺陷是存儲空間不延續(xù)。適用于小規(guī)模單片機系統(tǒng)的存儲器擴展。【例6-1】現(xiàn)有2K*8位存儲器芯片，需擴展

9、8K*8位存儲構造采用線選法進展擴展。擴展8KB的存儲器構造需2KB的存儲器芯片4塊。2K的存儲器所用的地址線為A0A10共11根地址線和片選信號與CPU的銜接如表5-1所示。 表6-1 80C51與存儲器的線路銜接 80C51存儲器存儲器P0口經(jīng)鎖存器鎖存口經(jīng)鎖存器鎖存構成構成A0A7與與A0A7相連相連P2.0、P2.1、P2.2與與A8A10相連相連P0口口與與D0D7相連相連P2.3與存儲器與存儲器1的片選信的片選信號相連號相連P2.4與存儲器與存儲器2的片選信的片選信號相連號相連P2.5與存儲器與存儲器3的片選信的片選信號相連號相連P2.6與存儲器與存儲器3的片選信的片選信號相連號相

10、連擴展存儲器的硬件銜接如圖5.5所示。 P2.2P2.1P2.0ALEP0EA74LS373D0|D7A A7 7| |A A0 0A A7 7| |A A0 0A A7 7| |A A0 0A A7 7| |A A0 0D0|D7D0|D7D0|D7A10A9A8A10A9A8A10A9A8A10A9A8CE1CE2CE3CE4P2.6|P2.31 12 23 34 48 80 0C C5 51 1圖6.5 線選法連線圖 這樣得到四個芯片的地址分配如表6-2所示 表6-2所示 線選方式地址分配表 A15A14A13A12A11A10 . A0地址范圍芯片100111111000 . 01 .

11、 17000H-77FFH芯片200111100110 . 01 . 16800H-6FFFH芯片300110011110 . 01 . 15800H-5FFFH芯片400001111110 . 01 . 13800H3FFFH6.4.2 譯碼法 所謂譯碼法就是運用譯碼器對系統(tǒng)的高位地址進展譯碼，以其譯碼輸出作為存儲芯片的片選信號。這是一種最常用的存儲器編址方法，能有效地利用空間，特點是存儲空間延續(xù)，適用于大容量多芯片存儲器擴展。 常用的譯碼芯片有：74LS雙24譯碼器和74LS38譯碼器等，它們的CMOS型芯片分別是74HC和74HC。 74LS譯碼器 1G2G1A1B2A2B1Y01Y21

12、Y12Y01Y32Y12Y22Y3二四譯碼器Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BABC三八譯碼器圖6.6 譯碼器管腳圖 【例6-2】現(xiàn)有2K*8位存儲器芯片，需擴展8K*8位存儲構造采用譯碼法進展擴展。 擴展8KB的存儲器構造需2KB的存儲器芯片4塊。2K的存儲器所用的地址線為A0A10共11根地址線和片選信號與CPU的銜接如表5-5所示。 表6-5 80C51與存儲器的線路銜接 80C51存儲器存儲器P0口經(jīng)鎖存器鎖存構成A0A7與A0A7相連P2.0、P2.1、P2.2與A8A10相連P0口與D0D7相連P2.4P2.3譯碼輸出與存儲器的片選信號銜接00與存儲器1的片選信號相連

13、01與存儲器2的片選信號相連10與存儲器3的片選信號相連11與存儲器4的片選信號相連 P2.3、P2.4作為二-四譯碼器的譯碼地址，譯碼輸出作為擴展4個存儲器芯片的片選信號，P2.5、P2.6、P2.7懸空。擴展連線圖如圖5.7所示。 圖6.7 采用譯碼器擴展8KB存儲器連線圖 4A7|A0CECECECEA7|A0A7|A0A7|A0123BAY0Y1Y2Y374LS1391GA10A9A8A10A9A8A10A9A8A10A9A8P0口鎖存輸出P2.2P2.1P2.0P2.4P2.3這樣得到四個芯片的地址分配如表5-6所示。 表6-6 譯碼方式地址分配表 P2.7P2.6P2.5P2.4P

14、2.3P2.2 . P0地址范圍芯片100000000000 . 01 . 10000H-07FFH芯片200000000110 . 01 . 10800H-0FFFH芯片300000011000 . 01 . 11000H-17FFH芯片400000011110 . 01 . 11800H1FFFH6.5 程序存儲器EPROM的擴展 6.5.1 程序存儲器擴展運用的典型芯片 以2764作為單片機程序存儲器擴展的典型芯片為例進展闡明 1 2764的引線 2764是一塊8K8bit的EPROM芯片，其管腳圖如圖5.8所示 A12A0-13位地址信號輸入線，闡明芯片的容量為8K213個單元。 D7

15、D0 8位數(shù)據(jù)，闡明芯片的每個存貯單元存放一個字節(jié)8位二進制數(shù)。 為輸入信號。當它有效低電平常，能選中該芯片，故又稱為選片信號。 為輸出允許信號。當 為低電平常，芯片中的數(shù)據(jù)可由D7D0輸出。 為編程脈沖輸入端。當對EPROM編程時，由此參與編程脈沖。讀時 為高電平。OECEPGMOEPGM1234567891011121314151617181920212223242526272812345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8VCCPG

16、M27646264A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8WEVCCCE2圖6.8 EPROM2764管腳圖 圖6.9 SRAM6264管腳圖 2 2764的銜接運用的銜接運用圖圖6.10為系統(tǒng)擴展一片為系統(tǒng)擴展一片EPROM的最小系統(tǒng)。的最小系統(tǒng)。 圖圖6.10 單片單片ROM擴展連線圖擴展連線圖 P2ALEP0PSEN80C51EA74LS373地址鎖存器高5位地址線低8位地址線8位數(shù)據(jù)線OECE2764D7|D0A7|A0A12|A8 存儲器映像分析 分析存儲器在存儲空間中占據(jù)的地址范圍，實踐上就是根據(jù)銜接情況確定其最低地址

17、和最高地址。圖5.10所示，由于P2.7、P2.6、P2.5的形狀與2764芯片的尋址無關，所以P2.7、P2.6、P2.5可為恣意。從000到111共有8種組合，其2764芯片的地址范圍是： 最低地址：0000H(A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A 0= 0000 0000 0000 0000) 最高地址：FFFFH (A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A 0=1 1111 1111 1111) 共占用了64KB的存儲空間，呵斥地址空間的重疊和浪費。6.6 數(shù)據(jù)存儲器的擴展 6.6.1 數(shù)據(jù)存儲器的擴展概述 單片機

18、與數(shù)據(jù)存儲器的銜接方法和程序存儲器銜接方法大致一樣，簡述如下： 1. 地址線的銜接，與程序存儲器連法一樣。 2. 數(shù)據(jù)線的銜接，與程序存儲器連法一樣。 3 .控制線的銜接，主要有以下控制信號： 存儲器輸出信號和單片機讀信號相連即和P3.7相連。 存儲器寫信號和單片機寫信號相連即和P3.6相連。 ALE：其銜接方法與程序存儲器一樣。 運用時應留意，訪問內(nèi)部或外部數(shù)據(jù)存儲器時，應分別運用MOV及MOVX指令。 外部數(shù)據(jù)存儲器通常設置二個數(shù)據(jù)區(qū)： 1 低8位地址線尋址的外部數(shù)據(jù)區(qū)。此區(qū)域?qū)ぶ房臻g為256個字節(jié)。CPU可以運用以下讀寫指令來訪問此存貯區(qū)。 讀存儲器數(shù)據(jù)指令：MOVXA，R 寫存儲器數(shù)據(jù)

19、指令：MOVXR，A由于8位尋址指令占字節(jié)少，程序運轉(zhuǎn)速度快，所以經(jīng)常采用。 2 6位地址線尋址的外部數(shù)據(jù)區(qū)。當外部RAM容量較大，要訪問RAM地址空間大于256個字節(jié)時，那么要采用如下16位尋址指令。 讀存儲器數(shù)據(jù)指令：MOVXA，DPTR 寫存儲器數(shù)據(jù)指令：MOVXDPTR，A 由于DPTR為16位的地址指針，故可尋址64KRAM字節(jié)單元6.6.2 數(shù)據(jù)存儲器擴展運用的典型芯片數(shù)據(jù)存儲器擴展運用的典型芯片1 數(shù)據(jù)存儲器數(shù)據(jù)存儲器SRAM芯片芯片 數(shù)據(jù)存儲器擴展常運用隨機存儲器芯片，用數(shù)據(jù)存儲器擴展常運用隨機存儲器芯片，用的較多的是的較多的是Intel公公 司的司的6116容量為容量為2KB

20、和和6264容容量為量為8KB。 下面以下面以6264芯片為例進展闡明，管腳圖如圖芯片為例進展闡明，管腳圖如圖5.9所示。該芯片的主要引腳為：所示。該芯片的主要引腳為： A12A0 13根地址線，闡明芯片的容根地址線，闡明芯片的容量為量為8K213個單元。個單元。 D7D0 8根數(shù)據(jù)線根數(shù)據(jù)線 、CE2為片選信號。為片選信號。當為低電平，當為低電平，CE2為高電平常，選中該芯片。為高電平常，選中該芯片。 為輸出允許信號。當為輸出允許信號。當OE為低電平常，芯片為低電平常，芯片中的數(shù)據(jù)可由中的數(shù)據(jù)可由D7D0輸出。輸出。 為數(shù)據(jù)寫信號。為數(shù)據(jù)寫信號。 其任務方式如表其任務方式如表5-8所示所示2

21、 數(shù)據(jù)存儲器擴展方法數(shù)據(jù)存儲器擴展方法 1 單片數(shù)據(jù)存儲器擴展單片數(shù)據(jù)存儲器擴展 80C51與與6264的銜接如表的銜接如表5-9所示。所示。 表表6-9 80C51與與6264的線路銜接的線路銜接 80C516264P0經(jīng)鎖存器鎖存構成A0A7A0A7P2.0、P2.1、P2.2、P2.3、P2.4A8A12D0D7D0D7數(shù)據(jù)存儲器擴展的硬件銜接如圖6.11所示。 圖6.11 單片RAM擴展連線圖 P2.4P2.0ALEP080C51EA74LS373地址鎖存器低8位地址線8位數(shù)據(jù)線RDWRG6264A12|A8A7|A0D7|D0OEWECS高五位地址2 多片數(shù)據(jù)存儲器擴展 例如：用4片

22、6116進展8KB數(shù)據(jù)存儲器擴展，用譯碼法實現(xiàn)。80C51與6116的線路銜接如表5-10所示表6-10 80C51與6116的線路銜接 存儲器擴展電路銜接如圖6.12所示。 圖6.12 多片RAM擴展連線圖 4A10A9A8A0-A7D0-D7CSCSCSCSD0-D7RDWERDWERDWE6116(1)BAY0Y1Y2Y374LS139G6116(2)6116(3)6116(4)P2.2P2.1P2.0ALEP0EA74LS3738 80 0C C5 51 1D0-D7D0-D7A10A9A8A10A9A8A10A9A8P2.4P2.3RDWERDWR6.6.3 閃速存儲器及其擴展閃速存儲器及其擴展1 引腳功能和讀寫操作引腳功能和讀寫操作 AT29C256芯片的容量為芯片的容量為32KB，引腳數(shù)量，引腳數(shù)量為為28條，其引腳陳列如圖條，其引腳陳列如圖5.13所示。所示。 主要引腳功能如下：主要引腳功能如下： A0A14：地址線。：地址線。 I00一一I07：三態(tài)雙向數(shù)據(jù)線。：三態(tài)雙向數(shù)據(jù)線。 ：片選信號線，低電平輸入有效。：片選信號線，低電平輸入有效。 ：輸出允許：輸出允許(讀允許讀允許)信號線，低電平輸信號線，低電平輸入有效。入有效。 ：寫允許信號線，低電平輸入有效。：寫允許信號線，低電平輸入有效。(1