第講計數(shù)器電路

1、請做好網(wǎng)上申請、查詢等事宜。按學(xué)校要求：考試時帶好學(xué)生證，關(guān)閉手機， 交試卷前不準離開考場邏輯符號邏輯符號D CQQRDSDDQn1特性方程：CCPDQ CQJKSDRDQ 特性方程特性方程nnnQKQJQ1CCPQQ當當JK=11時，在時，在CP下降沿翻轉(zhuǎn)下降沿翻轉(zhuǎn)10RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖計數(shù)脈沖 C0= CK0 =1 J0 =Q2K1 =1 J1 =1C1= Q0J2=Q0Q1K2 =1C2= C RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖計數(shù)脈沖C下降沿下降沿Q0下降沿下降沿nnnQKQJQ1C下降沿下降沿n0n210QQQn

2、n111QQnn21012QQQQnnnC12345C下降沿下降沿Q0下降沿下降沿C下降沿下降沿n0n210QQQnn111QQnn21012QQQQnnnQ0Q1Q2計數(shù)器分類同步計數(shù)器異步計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器清零清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C分析如圖電路的邏輯功能分析如圖電路的邏輯功能（圖中：（圖中：J、懸空表示懸空表示J、K=1） J0=K0=1J1=K1=1J2=K2=1C0=CC1=Q0C2=Q1n010QQnn111QQnn212QQnC

3、12345678Q0Q1Q2012QQQ000001010011100101110111電路功能：電路功能：異步異步3位二進制（或位二進制（或8進制）加法器計數(shù)器進制）加法器計數(shù)器每個觸發(fā)器翻轉(zhuǎn)的時間有先后，各不同步每個觸發(fā)器翻轉(zhuǎn)的時間有先后，各不同步波形圖、狀態(tài)轉(zhuǎn)換圖波形圖、狀態(tài)轉(zhuǎn)換圖 （自己畫）（自己畫） CPQ2Q21D C11D C1Q1Q1FF0 FF1 FF21D C1Q0Q0電路沒有單獨的輸出。異步時序電路，時鐘方程：驅(qū)動方程：1寫寫方方程程式式CPCPQCPQCP00112，nnnQDQDQD001122，2. 異步二進制減法計數(shù)器異步二進制減法計數(shù)器上升沿時刻有效上升沿時刻有

4、效上升沿時刻有效CP Q Q 00100111112212nnnnnnQDQQDQQDQDQn12求狀態(tài)方程求狀態(tài)方程D觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動方程代入，即得電路的狀態(tài)方程： 000001010011 111110101100(a) 狀態(tài)圖(b) 時序圖CPQ0Q1Q2排列順序：nnnQQQ01234電路功能電路功能由狀態(tài)圖可以看出，在時鐘脈沖CP的作用下，電路的8個狀態(tài)按遞減規(guī)律循環(huán)變化，即：000111110101100011010001000電路具有遞減計數(shù)功能，是一個3位二進制異步減法計數(shù)器位二進制異步減法計數(shù)器。畫狀態(tài)圖、時序圖畫狀態(tài)圖、時序圖 RDQJKQQ0F0QJKQ

5、Q1F1QJKQQ2F2C計數(shù)脈沖計數(shù)脈沖100 KJ011QKJn01+n0QQn1n0n1n0n1n01+n1QQQQQQQ1022QQKJn2n1n01+n2)(QQQQC12345678Q0Q1Q2同步三位二進制加法計數(shù)器同步三位二進制加法計數(shù)器 74LS161 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS161 1 2 3 4 5 6 7 8UCC CO Q0 Q1 Q2 Q3 CTT LDCR C D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP C CO LDCR=0時異步

6、清零。CR=1、LD=0時同步置數(shù)。CR=LD=1且CTT=CTP=1時，按4位自然二進制碼同步計數(shù)。CR=LD=1且CTTCTP=0時，計數(shù)器狀態(tài)保持不變。3、 4位位集成集成同步二進制加法計數(shù)器同步二進制加法計數(shù)器74LS161 CP為計數(shù)脈沖輸入端，上升沿有效。 Cr為異步清0端，低電平有效，只要Cr=0，即有QDQCQBQA=0000，與CP無關(guān)。 LD為同步預(yù)置端，低電平有效，當Cr=1，LD=0，在CP上升沿來到時，才能將預(yù)置輸入端D、C、B、A的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA。 P、T為允許控制端，高電平有效，只有當Cr=LD=1， PT=1，在CP作用下計數(shù)器才能

7、正常計數(shù)。當P、T中有一個為低時，各觸發(fā)器的J、K端均為0，從而使計數(shù)器處于保持狀態(tài)。P、T的區(qū)別是T影響進位輸出OC，而P則不影響OC。 狀態(tài)方程1、同步十進、同步十進制加法計數(shù)器制加法計數(shù)器21.3.2 十進制計數(shù)器十進制計數(shù)器Q0 Q1 Q2 Q3C J CK J C KJ CK& J CK&QQQQQF0 F1 F2 F3RD03012301220103100,1QKQQQJQQKJQKQQJKJ狀態(tài)轉(zhuǎn)換圖CQ0Q1Q2Q3功能:同步十進制加法計數(shù)器nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ303012132012011

8、210103110010112 2、異步十進制加法計數(shù)器、異步十進制加法計數(shù)器（自行分析）（自行分析）Q0 Q1 Q2 Q3CJ CKJ CKJ CK J CK&QQQQQF0 F1 F2 F3RD設(shè)計數(shù)器初始狀態(tài)為00000123QQQQ，在觸發(fā)器 F3翻轉(zhuǎn)之前，即從 0000 起到 0111 為止，13Q，F(xiàn)0、F1、F2的翻轉(zhuǎn)情況與 3 位異步二進制加法計數(shù)器相同。第 7 個計數(shù)脈沖到來后，計數(shù)器狀態(tài)變?yōu)?111， 112 QQ，使1123QQJ，而13K，為 F3由 0 變 1 準備了條件。第 8 個計數(shù)脈沖到來后，4 個觸發(fā)器全部翻轉(zhuǎn)，計數(shù)器狀態(tài)變?yōu)?1000。第 9 個計數(shù)

9、脈沖到來后，計數(shù)器狀態(tài)變?yōu)?1001。這兩種情況下3Q均為 0，使01J，而11K。所以第 10 個計數(shù)脈沖到來后，Q0由 1 變?yōu)?0，但 F1的狀態(tài)將保持為 0 不變，而 Q0能直接觸發(fā) F3，使 Q3由 1 變?yōu)?0，從而使計數(shù)器回復(fù)到初始狀態(tài) 0000。S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地地17814Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0 C1= C1K1 =1 J1 =Q3K2 =1 J2 =1C2= Q1J3=Q2Q1K3 =1C3= C1

10、 nnnQKQJQ1n1n311QQQnn212QQnn31213QQQQnnnC112345Q1Q2Q3 輸輸 入入輸輸 出出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一為有任一為“0”有任一為有任一為“0” 輸入計輸入計數(shù)脈沖數(shù)脈沖十分頻輸出十分頻輸出(進位輸出進位輸出)計數(shù)狀態(tài)計數(shù)狀態(tài)計數(shù)器輸出計數(shù)器輸出S92S91Q3Q0Q2Q1R01R02C1C0(或CR=PN) 例例1：用：用74LS161構(gòu)成十二進制計數(shù)器構(gòu)成十二進制計數(shù)器將狀態(tài)1100反饋到清零端歸零1、SN=11002 、 ，而=Q3Q2 ， CR = Q3Q

11、23 、連線：挑出SN=QmQ0中為“1” 的變量， 經(jīng)與非門送入清 零端即可 1 & 1 (a) 用異步清零端 CR 歸零 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP C C C Q0 Q1 Q2 Q3 (a) 用 異 步 歸 零 法 構(gòu) 成 的 十 二 進 制 計 數(shù) 器 的 波 形 用異步歸零構(gòu)成十二進制計數(shù)器，存在一個極短暫的過渡狀態(tài)1100。十二進制計數(shù)器從狀態(tài)0000開始計數(shù)，計到狀態(tài)1011時，再來一個計數(shù)脈沖C ，電路應(yīng)該立即歸零。然而用異步歸零法所得到的十二進制計數(shù)器，不是立即歸零，而是先轉(zhuǎn)換到狀態(tài)1100，借助1

12、100的譯碼使電路歸零，隨后變?yōu)槌跏紶顟B(tài)0000。Q3Q2Q1Q00123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890例：六進制計數(shù)器例：六進制計數(shù)器Q3Q2Q1Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0六六種種狀狀態(tài)態(tài)1、SN=01102 、 ，而=Q2Q1 ， CR=R01R02 = Q2Q13 、連線如圖即可1111S92S91

13、Q3Q0Q2Q1R01R02C1C0計數(shù)器清零計數(shù)器清零S92S91Q3Q0Q2Q1R01R02C1C0計數(shù)器清零計數(shù)器清零&.例例4：用集成計數(shù)器：用集成計數(shù)器74160和與非門組成的和與非門組成的6進制計數(shù)器進制計數(shù)器（自己試做）（自己試做）。 QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ計數(shù)脈沖RCO20DRD&Q0Q0000Q00010100001100102100101100101100010111Q3課堂小結(jié)課堂小結(jié)2 2、集成計數(shù)器、集成計數(shù)器74LS16174LS161、74LS29074LS290作業(yè)：作業(yè)： P351 習(xí)題21.1

14、.18 21. 3.11，21.3.13 （要求畫出QAQbQc波形） 1 1、計數(shù)器、計數(shù)器同步、異步同步、異步P346選擇題：21.3.1 74LS161 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS161 1 2 3 4 5 6 7 8VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LDCR=0時異步清零。CR=1、LD=0時同步置數(shù)。CR=LD=1且CPT=CPP=1時，按照4位自然二進制碼進行同步二進制

15、計數(shù)。CR=LD=1且CPTCPP=0時，計數(shù)器狀態(tài)保持不變。 5. 集成計數(shù)器集成計數(shù)器4位集成二進制同步加法計數(shù)器位集成二進制同步加法計數(shù)器74LS161/163（1）集成芯片的介紹）集成芯片的介紹D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP4位集成二進制同步可逆計數(shù)器位集成二進制同步可逆計數(shù)器

16、74LS191U/D是加減計數(shù)控制端；CT是使能端；LD是異步置數(shù)控制端；D0D3是并行數(shù)據(jù)輸入端；Q0Q3是計數(shù)器狀態(tài)輸出端；CO/BO是進位借位信號輸出端；RC是多個芯片級聯(lián)時級間串行計數(shù)使能端，CT0，CO/BO1時，RCCP，由RC端產(chǎn)生的輸出進位脈沖的波形與輸入計數(shù)脈沖的波形相同。CP1 R0A R0B NC VCC S0A S0B14 13 12 11 10 9 874LS90 1 2 3 4 5 6 7CP0 NC Q0 Q3 GND Q1 Q274LS90S0A S0B R0A R0BQ0 Q3 Q1 Q2CP0CP1(a) 引腳排列圖(b) 邏輯功能示意圖集集成成十十進進制制

17、異異步步計計數(shù)數(shù)器器74LS90輸 入輸 出R0A R0B S0A S0B CP0 CP113121110 nnnnQQQQ 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 Q0 0 0 Q1 0 0 0 0 (清零)0 0 0 0 (清零) 1 0 0 1 (置 9)二進制計數(shù)五進制計數(shù)8421碼十進制計數(shù) 5421碼十進制計數(shù)1 1、用同步清零端或置數(shù)、用同步清零端或置數(shù)端歸零構(gòu)成端歸零構(gòu)成N進制計數(shù)器進制計數(shù)器2 2、用異步清零端或置數(shù)、用異步清零端或置數(shù)端歸零構(gòu)成端歸零構(gòu)成N進制計數(shù)器進制計數(shù)器（1）寫出狀態(tài)）寫出狀態(tài)SN-1的二進的二進制代碼。制代碼。（2）求歸零邏輯

18、，即求同）求歸零邏輯，即求同步清零端或置數(shù)控制端信步清零端或置數(shù)控制端信號的邏輯表達式。號的邏輯表達式。（3）畫連線圖。）畫連線圖。（1）寫出狀態(tài)）寫出狀態(tài)SN的二進制的二進制代碼。代碼。（2）求歸零邏輯，即求異）求歸零邏輯，即求異步清零端或置數(shù)控制端信步清零端或置數(shù)控制端信號的邏輯表達式。號的邏輯表達式。（3）畫連線圖。）畫連線圖。利用集成計數(shù)器的清零端和置數(shù)端實現(xiàn)歸零，從而構(gòu)成按自然利用集成計數(shù)器的清零端和置數(shù)端實現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進行計數(shù)的態(tài)序進行計數(shù)的N N進制計數(shù)器的方法。進制計數(shù)器的方法。在前面介紹的集成計數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的

19、有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。（2） 利用集成芯片構(gòu)成利用集成芯片構(gòu)成N進制計數(shù)器進制計數(shù)器（1）寫出狀態(tài)SN-1的二進制代碼。（3）畫連線圖。 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用同步清零端 CR 歸零 74LS163nnnNNQQQPPPPLDCR013111111,SN-1S12-1S111011（2）求歸零邏輯。D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同步置數(shù)端 LD 歸零 74LS163用用74LS163來構(gòu)成一個十二進制計數(shù)器。來構(gòu)成一個十二進制計數(shù)器。用用74LS161來構(gòu)成一個十二進制計數(shù)器。來構(gòu)成一個十二進制計數(shù)器。nnQQCR23SNS121100D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CO LD CR Q0 Q1 Q2 Q3 D0