第四章+組合邏輯電路PPT課件

1、第四章第四章 組合邏輯電路組合邏輯電路內(nèi)容提要 本章首先介紹組合電路的特點，然后闡述用小規(guī)模集成電路（ SSI ）實現(xiàn)組合電路的分析方法和設(shè)計方法；還介紹幾種常用中規(guī)模集成電路（ MSI ）（如譯碼器、數(shù)據(jù)選擇器、加法器等）以及由它們構(gòu)成組合電路方法。第1頁/共111頁4.1 概述4.2 組合邏輯電路分析和設(shè)計方法4.3若干常用的組合邏輯電路4.4組合電路的競爭冒險第四章第四章 組合邏輯電路組合邏輯電路第2頁/共111頁邏輯邏輯電路電路組合邏輯電路組合邏輯電路時序邏輯電路時序邏輯電路現(xiàn)時的輸出僅取現(xiàn)時的輸出僅取決于現(xiàn)時的輸入決于現(xiàn)時的輸入除與現(xiàn)時輸入有除與現(xiàn)時輸入有關(guān)外還與原狀態(tài)關(guān)外還與原狀態(tài)

2、 有關(guān)有關(guān) 4.1 概述一、組合邏輯電路的特點一、組合邏輯電路的特點第3頁/共111頁1.由給定的邏輯圖寫出邏輯關(guān)系表達式。由給定的邏輯圖寫出邏輯關(guān)系表達式。分析步驟：分析步驟：2.用邏輯代數(shù)或卡諾圖對邏輯表達式進用邏輯代數(shù)或卡諾圖對邏輯表達式進行化簡。行化簡。3.列出輸入輸出真值表并得出結(jié)論。列出輸入輸出真值表并得出結(jié)論。電路電路 結(jié)構(gòu)結(jié)構(gòu)輸入輸出之間輸入輸出之間的邏輯關(guān)系的邏輯關(guān)系一、組合邏輯電路的分析方法一、組合邏輯電路的分析方法4.2 組合邏輯電路分析和設(shè)計方法組合邏輯電路分析和設(shè)計方法第4頁/共111頁Y【例例1】分析下圖的邏輯功能。分析下圖的邏輯功能。 EWB仿真)(AB)(AAB

3、 )(BAB )()(BABAABYBABAAB)()(BBAABA）（）（BABA第5頁/共111頁真值表真值表相同為相同為“0”不同為不同為“1”異或門異或門BAY=1第6頁/共111頁解：由圖可得解：由圖可得ABABCBABABABASHH )()()(其真值表為其真值表為【例例2】分析下圖的邏輯功能。分析下圖的邏輯功能。 其邏輯功能為半加器其邏輯功能為半加器奇偶校驗電路（器）奇偶校驗電路（器）第7頁/共111頁【例例3】分析下圖的邏輯功能。分析下圖的邏輯功能。 )(ABAB)(BA)()(BAAB)()( BAABYBAABBAAB )()(第8頁/共111頁任務(wù)要求任務(wù)要求最簡單的邏

4、輯電路最簡單的邏輯電路1. 指定實際問題的邏輯含義指定實際問題的邏輯含義(邏輯抽象邏輯抽象)，列出真值表。列出真值表。設(shè)計步驟：設(shè)計步驟：二、組合邏輯電路的設(shè)計方法二、組合邏輯電路的設(shè)計方法(2) 定義邏輯狀態(tài)的含義。定義邏輯狀態(tài)的含義。(3) 列出真值表。列出真值表。 (1) 確定輸入變量和輸出變量。確定輸入變量和輸出變量。第9頁/共111頁3. 根據(jù)器件類型化簡。根據(jù)器件類型化簡。4. 畫出邏輯電路圖。畫出邏輯電路圖。2. 寫出邏輯表達式，以便于化簡。寫出邏輯表達式，以便于化簡。第10頁/共111頁【例例1】設(shè)計三人表決電路（設(shè)計三人表決電路（A、B、C）。每）。每人一個按鍵，如果同意則按

5、下，不同意則不人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。亮，否則不亮。1. 邏輯抽象。邏輯抽象。 三個按鍵三個按鍵A、B、C作為輸入變量，按下時作為輸入變量，按下時為為“1”，不按時為，不按時為“0”。輸出量為。輸出量為 Y，多數(shù)，多數(shù)贊成時是贊成時是“1”，否則是，否則是“0”。2.根據(jù)題意列出真值表根據(jù)題意列出真值表。第11頁/共111頁A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 真值表真值表00001111m3m5m6m77653mmm

6、mY第12頁/共111頁用卡諾圖化簡用卡諾圖化簡ABC000111100100100111ABACBCCABCABY 3.畫出卡諾圖：畫出卡諾圖：第13頁/共111頁4.根據(jù)邏輯表達式畫出邏輯圖。根據(jù)邏輯表達式畫出邏輯圖。CABCABY 第14頁/共111頁)(CABCAB)()()(CABCABCABCABY 若用與非門實現(xiàn)若用與非門實現(xiàn)EWB仿真第15頁/共111頁【例例2】設(shè)計一個用設(shè)計一個用3個開關(guān)控制燈的邏個開關(guān)控制燈的邏輯電路，要求任一個開關(guān)都能控制等的輯電路，要求任一個開關(guān)都能控制等的由亮到滅或由滅到亮。由亮到滅或由滅到亮。解：用解：用A、B、C分別表示三個開關(guān)，用分別表示三個開

7、關(guān)，用“0”表示表示“關(guān)關(guān)”，用，用“1”表示表示“開開” 、Y 表示燈，用表示燈，用“0”表表示示“滅滅”，用，用“1”表示表示“亮亮” 。第16頁/共111頁A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 01101001第17頁/共111頁用卡諾圖化簡用卡諾圖化簡ABC000111100101011010ABCCBACBACBAY第18頁/共111頁1.由給定的邏輯圖寫出邏輯關(guān)系表達式。由給定的邏輯圖寫出邏輯關(guān)系表達式。分析步驟：分析步驟：2.用邏輯代數(shù)或卡諾圖對邏輯表達式進用邏輯代數(shù)或卡諾圖對邏輯表達式進行化簡。行化簡。3

8、.列出輸入輸出真值表并得出結(jié)論。列出輸入輸出真值表并得出結(jié)論。第19頁/共111頁1. 指定實際問題的邏輯含義，列出真值表。指定實際問題的邏輯含義，列出真值表。3. 根據(jù)器件類型化簡。根據(jù)器件類型化簡。4. 畫出邏輯電路圖。畫出邏輯電路圖。設(shè)計步驟：設(shè)計步驟：2. 寫出邏輯表達式，以便于化簡。寫出邏輯表達式，以便于化簡。第20頁/共111頁作作 業(yè)業(yè)4 .14 .6 （注意約束條件，要求電路注意約束條件，要求電路 盡量簡單）盡量簡單）第21頁/共111頁1 1 0 11 0 0 1+舉例：舉例：A=1101, B=1001, 計算計算A+B011010011加法器加法器第22頁/共111頁加法

9、運算的基本規(guī)則加法運算的基本規(guī)則：（1）逢二進一。）逢二進一。（2）最低位是兩個數(shù)最低位的相加，不需）最低位是兩個數(shù)最低位的相加，不需考慮進位。考慮進位。（3）其余各位都是三個數(shù)相加，包括加數(shù)、）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進位。被加數(shù)和低位來的進位。（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進位。向高位的進位。第23頁/共111頁一、一、1位加法器位加法器A B SC 0 0 0 1 1 0 1 1 00010110真值表真值表A-被加數(shù)；被加數(shù)；B-加數(shù)；加數(shù)；S-本位和；本位和；C-進位。進位。半加器：相加過程中，僅考慮被加

10、數(shù)、加數(shù)。半加器：相加過程中，僅考慮被加數(shù)、加數(shù)。BABABASABCO 第24頁/共111頁全加器：全加器：A-被加數(shù)；被加數(shù)；B-加數(shù)；加數(shù)；CI-低位的進位；低位的進位；S-本位和；本位和；CO-向高位的進位。向高位的進位。 相加過程中，既考慮加數(shù)、被加數(shù)又相加過程中，既考慮加數(shù)、被加數(shù)又考慮低位的進位位?？紤]低位的進位位。第25頁/共111頁A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器的真值表全加器的真值表第26頁/共111頁1 1 0 10

11、 0 1 1-舉例：舉例：A=1101, B=0011, 計算計算A-B00110010二、二、1位全減器位全減器第27頁/共111頁A B BI D BO 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 全減器全減器的真值表的真值表A-被減數(shù)；被減數(shù)；B-減數(shù)；減數(shù)；BI -低位的借位低位的借位D-本位差；本位差；BO-向高位的向高位的借借位。位。第28頁/共111頁三、多位加法器的應(yīng)用三、多位加法器的應(yīng)用（1 1）加法運算；）加法運算；（2）實現(xiàn)碼組變換。實現(xiàn)碼組變換。bncn-

12、1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2D1C第29頁/共111頁A3A0：一個四位二進制數(shù)的輸入；一個四位二進制數(shù)的輸入；B3B0：為另一個二進制數(shù)的輸入；為另一個二進制數(shù)的輸入；CI：最低位的進位；：最低位的進位；CO：最高位的進位；：最高位的進位；S3S0：各位相加后的和。：各位相加后的和。第30頁/共111頁【例例3】利用利用4位超前進位加法器位超前進位加法器74LS283器件組器件組成的電路如圖所示，試分析電路所能完成的邏輯成的電路如圖所示，試分析電路所能完成的邏輯功能。功能。第31頁/共111頁解：寫出各輸入端的邏輯式解：寫出各輸入端的邏輯

13、式0BBBB,: )2(28374,: ) 1 (28374012307017127237347057167273兩片的DDADDADDADDALSDDADDADDADALS第32頁/共111頁則當(dāng)則當(dāng)Y70時，時，74LS283(1)：A30, A2D6， A1=D5， A0D4，74LS283(2)：A3D3, A2D2， A1=D1， A0D0， CI=0，做加法后和為，做加法后和為 Y7Y0=0D6D0第33頁/共111頁當(dāng)當(dāng)Y71時，時，74LS283(1)：A31, A2D6 ，A1=D5 ，A0D4 ，74LS283(2)：A3D3 , A2D2 ，A1=D1 ，A0D0 CI=

14、1，做加法后和為做加法后和為 Y7Y0=1D6 （D0 +1） 此電路是一個帶符號位的二進制求補碼電路，此電路是一個帶符號位的二進制求補碼電路，Y7為符號位，輸入二進制數(shù)碼為為符號位，輸入二進制數(shù)碼為D6D0.第34頁/共111頁譯碼器的邏輯功能是將每個輸入的二進譯碼器的邏輯功能是將每個輸入的二進制代碼譯成對應(yīng)的輸出高、低電平信號。制代碼譯成對應(yīng)的輸出高、低電平信號。譯碼器譯碼器二進制譯碼器二進制譯碼器二十進制譯碼器二十進制譯碼器顯示譯碼器顯示譯碼器譯碼器譯碼器第35頁/共111頁一、二進制譯碼器一、二進制譯碼器 二進制譯碼器二進制譯碼器有有n n個輸入端個輸入端( (即即n n位二進制碼位二

15、進制碼) )，2 2n n個輸出線。個輸出線。 常見的譯碼器常見的譯碼器有有2 24 4譯碼器、譯碼器、3 38 8譯碼器譯碼器和和4 41616譯碼器。譯碼器。3線8線譯碼器Y0A2A1A0Y1Y2Y3Y4Y5Y6Y7二進制代碼二進制代碼高低電平信號高低電平信號第36頁/共111頁地址輸入端地址輸入端片選輸入端片選輸入端輸出端，低電平有效輸出端，低電平有效第37頁/共111頁第38頁/共111頁3 38 8譯碼器譯碼器-74HC138附加附加控制控制端端輸入端輸入端輸出端輸出端低電平低電平有效有效)()()()()()(701271012100120mSAASAYmSAAASYmSAAASY

16、第39頁/共111頁)()(321SSSS)()(0123210120AAASSSAAASY)(321SSS1 1AY1 1AY0)( 0)( 1321SSS，：因此，在使用時應(yīng)注意仿真仿真第40頁/共111頁11111110111111110111011111101011011111011101011110111001011101111110011011111010010111111100011111111000011111111XXX1X1111111XXXX0A0A1A2S1輸 出輸 入32SS01234567YYYYYYYY74HC138邏輯功能表邏輯功能表第41頁/共111頁二、譯碼

17、器的應(yīng)用二、譯碼器的應(yīng)用1. 地址譯碼地址譯碼在計算機與外部設(shè)備打交道時，常在計算機與外部設(shè)備打交道時，常用二進制譯碼器做地址譯碼，把地用二進制譯碼器做地址譯碼，把地址信號址信號A送到譯碼器的輸入，譯送到譯碼器的輸入，譯碼器的輸出碼器的輸出Y接相應(yīng)的地址外設(shè)接相應(yīng)的地址外設(shè)的使能端，則對應(yīng)于地址信號的一的使能端，則對應(yīng)于地址信號的一組代碼、可選中且僅選中一個地址組代碼、可選中且僅選中一個地址外設(shè)。外設(shè)。第42頁/共111頁例：利用譯碼器分時將采樣數(shù)據(jù)送入計算機。例：利用譯碼器分時將采樣數(shù)據(jù)送入計算機。0Y1Y2Y3Y0A1AS2-4線譯線譯碼器碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三

18、態(tài)門三態(tài)門AEBECEDE總線總線第43頁/共111頁0Y1Y2Y3Y0A1AS2-4線譯線譯碼器碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門AEBECEDE總線總線000全為全為1工作原理工作原理：（以：（以A0A1=00為例）為例）脫離總線脫離總線數(shù)據(jù)數(shù)據(jù)第44頁/共111頁2. 級聯(lián)擴展級聯(lián)擴展D3=0（1）片工作，）片工作，（2）片不工作）片不工作D3=1（1）片不工作，）片不工作，（2）片工作）片工作iimZ701237001230)()(mDDDDZmDDDDZ 15012315801238)()(mDDDDZmDDDDZ 第45頁/共111頁2. 級聯(lián)擴展級聯(lián)擴展

19、(2)38譯碼器（1） S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y138譯碼器（2） S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1Z0Z7Z8Z15D3D2D1D01第46頁/共111頁Y0Y7Y6Y1D3. 用作多路分配器用作多路分配器第47頁/共111頁)(0123210AAASSSY)(01210AAASY時：當(dāng)032SS000, 110012012SYAAAAAA時，即顯然：當(dāng)00111012SYAAA時，17012111SYAAA時，第48頁/共111頁中規(guī)模集成電路是為了實現(xiàn)專門的中規(guī)模集成電路是為了實現(xiàn)專門的邏輯功能而設(shè)計，但是通過適當(dāng)?shù)倪B接，邏輯

20、功能而設(shè)計，但是通過適當(dāng)?shù)倪B接，可以實現(xiàn)一般的邏輯功能。可以實現(xiàn)一般的邏輯功能。用中規(guī)模集成電路設(shè)計邏輯電路，用中規(guī)模集成電路設(shè)計邏輯電路，可以減少連線、提高可靠性。可以減少連線、提高可靠性。4. 實現(xiàn)組合邏輯函數(shù)實現(xiàn)組合邏輯函數(shù) 任何一個邏輯函數(shù)都可以表示成最任何一個邏輯函數(shù)都可以表示成最小項和的形式，而小項和的形式，而3-8譯碼器的輸出對譯碼器的輸出對應(yīng)于不同的最小項，因此，可用應(yīng)于不同的最小項，因此，可用3-8譯譯碼器方便的實現(xiàn)邏輯函數(shù)。碼器方便的實現(xiàn)邏輯函數(shù)。第49頁/共111頁【例例 1】 試用試用38譯碼器實現(xiàn)函數(shù)：譯碼器實現(xiàn)函數(shù)： )3 , 2 , 1 , 0(),()7 , 4

21、 , 0(),(21mCBAFmCBAF7401)7 , 4 , 0(mmmmF )(740 mmm)(740mmm )3 , 2 , 1 , 0(2mF)(3210mmmm第50頁/共111頁1ABC74HC138 S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1)(),(7401mmmCBAF)(),(32102mmmmCBAF第51頁/共111頁【例例2】設(shè)計一個用設(shè)計一個用3個開關(guān)控制燈的邏輯電個開關(guān)控制燈的邏輯電路，要求任一個開關(guān)都能控制燈的由亮到滅路，要求任一個開關(guān)都能控制燈的由亮到滅或由滅到亮?；蛴蓽绲搅?。解：用解：用A、B、C分別表示三個開關(guān)，用分別表示三個開關(guān)，用

22、“0”表示表示“關(guān)關(guān)”，用，用“1”表示表示“開開” 、Y 表示燈，用表示燈，用“0”表表示示“滅滅”，用，用“1”表示表示“亮亮” 。第52頁/共111頁A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 01101001最小項 m0m1m2m3m4m5m6m7第53頁/共111頁ABC174HC138 S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y17421mmmmY )(7410mmmmY&第54頁/共111頁【練習(xí)練習(xí)1】 試用試用38譯碼器和必要的門實現(xiàn)函數(shù)：譯碼器和必要的門實現(xiàn)函數(shù)： ABCCBCBAF

23、CBABCACAF21【練習(xí)練習(xí)2】 試用試用38譯碼器和必要的門電路譯碼器和必要的門電路 實現(xiàn)實現(xiàn)1位二進制數(shù)的全減器位二進制數(shù)的全減器 A-被減數(shù)；被減數(shù)；B-減數(shù)；減數(shù)；BI -來自低位的借位來自低位的借位D-本位差；本位差；BO-向高位的向高位的借借位。位。第55頁/共111頁A B BI D BO 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 全減器全減器的真值表的真值表第56頁/共111頁【練習(xí)練習(xí)】 試用試用38譯碼器實現(xiàn)函數(shù)：譯碼器實現(xiàn)函數(shù)： ACCBCAY1 1A

24、 B C74HC138 S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1CABABCCBACBACBAY 76520mmmmmY431431431YYYmmmMMM第57頁/共111頁n-2n 線譯碼器，包含了線譯碼器，包含了n變量所有的變量所有的最小項。加上必要的門電路，可以最小項。加上必要的門電路，可以組成任何形式的輸入變量組成任何形式的輸入變量小于或等小于或等于于n的組合邏輯函數(shù)。的組合邏輯函數(shù)。 步驟：步驟： 1、首先將邏輯函數(shù)表示成最小項和的形式。、首先將邏輯函數(shù)表示成最小項和的形式。2、將邏輯函數(shù)轉(zhuǎn)換成、將邏輯函數(shù)轉(zhuǎn)換成3-8譯碼器的輸出譯碼器的輸出 信號的形式。信號的

25、形式。3、畫出電路圖，注意譯碼器的片選端的連接。、畫出電路圖，注意譯碼器的片選端的連接。第58頁/共111頁小結(jié)小結(jié)基本要求：基本要求：1. 掌握組合電路的設(shè)計方法；掌握組合電路的設(shè)計方法；2. 了解譯碼器的工作原理；了解譯碼器的工作原理；3. 掌握譯碼器的掌握譯碼器的擴展擴展實現(xiàn)實現(xiàn)組合邏輯電路組合邏輯電路的的方法；方法；作作 業(yè)業(yè)P212 習(xí)題習(xí)題 【4.12】第59頁/共111頁三、顯示譯碼器三、顯示譯碼器二二- -十進十進制編碼制編碼顯示譯顯示譯碼器碼器顯示顯示器件器件在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習(xí)慣的十進制顯示出來，這就要用到人們習(xí)慣的十進

26、制顯示出來，這就要用到顯示譯碼器顯示譯碼器。顯示器件顯示器件LED顯示器顯示器LCD顯示器顯示器第60頁/共111頁顯示器件顯示器件：七段七段LED顯示器顯示器abcdfge共陽極共陽極LED共陰極共陰極LED第61頁/共111頁abcdefg暗0123456781091112131415abcdefgLED數(shù)碼管數(shù)碼管 第62頁/共111頁LED顯示器具有亮度高、響應(yīng)時顯示器具有亮度高、響應(yīng)時間短、使用壽命長、可靠性高等間短、使用壽命長、可靠性高等優(yōu)點。優(yōu)點。其缺點是工作電流較大。其缺點是工作電流較大。LCD（液晶）顯示器最大優(yōu)點是（液晶）顯示器最大優(yōu)點是低功耗，可在低電壓下工作。低功耗，可

27、在低電壓下工作。其缺點是亮度低、響應(yīng)速度慢。其缺點是亮度低、響應(yīng)速度慢。第63頁/共111頁BCD七七段顯示譯碼器段顯示譯碼器：二二-十進十進制編碼制編碼顯示譯顯示譯碼器碼器顯示顯示器件器件第64頁/共111頁BCD-七段顯示譯碼器的真值表七段顯示譯碼器的真值表abcdefg第65頁/共111頁A0A3 : BCD碼輸入端；碼輸入端；ag : 七段顯示碼輸出端。七段顯示碼輸出端。1147448A3abcdfgVccGNDA1A2A0RBIeLTBI / RBO 第66頁/共111頁1147448A3abcdfgVccGNDA1A2A0RBIeLTBI / RBO : 燈測試端，低電平有效。檢查

28、筆燈測試端，低電平有效。檢查筆 段是否正常發(fā)光。段是否正常發(fā)光。LT 第67頁/共111頁1147448A3abcdfgVccGNDA1A2A0RBIeLTBI / RBO : 滅滅0輸入端，低電平有效。輸入端，低電平有效。RBI 第68頁/共111頁1147448A3abcdfgVccGNDA1A2A0RBIeLTBI / RBO : 滅燈輸入滅燈輸入 / 滅滅0輸出端，低電平有輸出端，低電平有效。效。BI / RBO 第69頁/共111頁YaYbYcYdYeYfYgA0A1A2A3LTRBOBI/RBI7448abcdefgabcdefg71WKBS201AVccA3A2A1A017448

29、與七段顯示器件的連接與七段顯示器件的連接： 為提高顯示亮度，為提高顯示亮度，可接上拉電阻可接上拉電阻第70頁/共111頁0 0 1 0 6 . 8 0 0 0 0 0 0 0 . 6 5 0 2 0 0 3 6 . 8 8 81 0 6 . 80 . 6 5無效0消隱電路設(shè)計：(1) 顯示結(jié)果直觀醒目；(2) 降低功耗。第71頁/共111頁從一組數(shù)據(jù)中選擇一路信號進行傳輸?shù)碾姀囊唤M數(shù)據(jù)中選擇一路信號進行傳輸?shù)碾娐?，稱為路，稱為數(shù)據(jù)選擇器數(shù)據(jù)選擇器。A0A1D3D2D1D0W地址信號地址信號輸入信號輸入信號輸出信號輸出信號數(shù)據(jù)選擇器數(shù)據(jù)選擇器類似一個多類似一個多路開關(guān)。選路開關(guān)。選擇哪一路信擇哪

30、一路信號由相應(yīng)的號由相應(yīng)的一組控制信一組控制信號控制。號控制。數(shù)據(jù)選擇器數(shù)據(jù)選擇器第72頁/共111頁)(101301120111011011SAADAADAADAADY一、數(shù)據(jù)選擇器的工作原理（、數(shù)據(jù)選擇器的工作原理（74HC153）數(shù)數(shù)據(jù)據(jù)輸輸入入端端地址輸入端地址輸入端控制端控制端輸出端輸出端S 1A1A0Y11XX0000D10001D11010D12011D13第73頁/共111頁數(shù)據(jù)輸入端數(shù)據(jù)輸入端地址輸入端地址輸入端控制端控制端輸出端輸出端數(shù)據(jù)輸入端數(shù)據(jù)輸入端控制端控制端輸出端輸出端第74頁/共111頁 作數(shù)據(jù)選擇，以實現(xiàn)多路信號分時傳送；作數(shù)據(jù)選擇，以實現(xiàn)多路信號分時傳送； 在

31、數(shù)據(jù)傳輸時實現(xiàn)并在數(shù)據(jù)傳輸時實現(xiàn)并串轉(zhuǎn)換；串轉(zhuǎn)換； 產(chǎn)生序列信號（第產(chǎn)生序列信號（第6 6章）；章）； 級聯(lián)擴展；級聯(lián)擴展； 實現(xiàn)組合邏輯函數(shù)。實現(xiàn)組合邏輯函數(shù)。 二、數(shù)據(jù)選擇器的應(yīng)用二、數(shù)據(jù)選擇器的應(yīng)用A0A1D3D2D1D0W第75頁/共111頁1. 用用74HC153構(gòu)成八選一數(shù)據(jù)選擇器構(gòu)成八選一數(shù)據(jù)選擇器74HC153為雙四選一數(shù)為雙四選一數(shù)據(jù)選擇器，需一片即可產(chǎn)據(jù)選擇器，需一片即可產(chǎn)生八路輸入信號；需三生八路輸入信號；需三位地址線控制八路輸入端；位地址線控制八路輸入端；用最高位控制芯片的用最高位控制芯片的控控制端；制端；兩個輸出端相兩個輸出端相或或產(chǎn)生輸出信號。產(chǎn)生輸出信號。分析：分

32、析：第76頁/共111頁0 =0D0 D3D0 D311. 用用74LS153構(gòu)成八選一數(shù)據(jù)選擇器構(gòu)成八選一數(shù)據(jù)選擇器第77頁/共111頁1. 用用74LS153構(gòu)成八選一數(shù)據(jù)選擇器構(gòu)成八選一數(shù)據(jù)選擇器1=0D4 D7D4 D707012601250120123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY如何用四片如何用四片74HC153實現(xiàn)十六實現(xiàn)十六選選一一數(shù)據(jù)選擇器數(shù)據(jù)選擇器？第78頁/共111頁2. 用數(shù)據(jù)選擇器設(shè)計邏輯電路用數(shù)據(jù)選擇器設(shè)計邏輯電路 類似三變量函數(shù)的表達式！類似三變量函數(shù)的表達式！輸入

33、輸出 A1 A0 Y 1 0 0 0 0 D0 0 1 0 D1 1 0 0 D2 1 1 0 D3 四選一選擇器功能表四選一選擇器功能表 S:0時當(dāng)S)() ()() (013012011010AADAADAADAADY第79頁/共111頁例例1：利用四選一選擇器實現(xiàn)如下邏輯函數(shù)。利用四選一選擇器實現(xiàn)如下邏輯函數(shù)。BCCABBCACBAF與四選一選擇器輸出的邏輯式比較與四選一選擇器輸出的邏輯式比較)() ()() (013012011010AADAADAADAADY可以令：可以令：0AB 1AC 10ADDAD 2變換變換）（）（）（CBCBABCABCAF1) (13D第80頁/共111頁

34、BCF接線圖接線圖D0D1D2D3A0A1YS 74HC153A“1”1, 1,103201ADDDADABAC第81頁/共111頁1101011 10ABC0001111001例例1：利用四選一選擇器實現(xiàn)如下邏輯函數(shù)。利用四選一選擇器實現(xiàn)如下邏輯函數(shù)。BCCABBCACBAF填卡諾圖填卡諾圖確定數(shù)據(jù)確定數(shù)據(jù)D畫出電路畫出電路)() ()() (013012011010AADAADAADAADYD0D1D3D21; ; 3210DADADAD第82頁/共111頁【例例2 2】 試用試用4 4選選1 1數(shù)據(jù)選擇器實現(xiàn)三變量函數(shù)：數(shù)據(jù)選擇器實現(xiàn)三變量函數(shù)： CABBCACBACBAF分析： 選擇地

35、址輸入，令A(yù)1A0=AB（可任意選擇）)(0) ()() (1) ( )() ( ) (ABABCBACBAABCBACBACBACCABBCACBACBAF與四選一選擇器輸出的邏輯式比較與四選一選擇器輸出的邏輯式比較)() ()() (013012011010AADAADAADAADY0, , 13210DCDCDD將F與Y對照可得 0; ; 1;)( ) (0)( ) (1) ()( ) ( )( 231001DADDDCABABCABCCBACBCBABCACBACBACABBCACBACBAF令第83頁/共111頁0, , 1,321001DCDCDDBAAA 74HC153YA0A1

36、D1D0D3D2SFABC1第84頁/共111頁【例例3】用數(shù)據(jù)選擇器用數(shù)據(jù)選擇器74HC153和必要的門電路和必要的門電路 實現(xiàn)全加器。實現(xiàn)全加器。A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 第85頁/共111頁NoImage)7 , 4 , 2 , 1 ()()()()(mCIABCIBACIBACIBAS)7 , 6 , 5 , 3()()()()(mCIABCIABCIBACIBACO)()()()(CIBACIBACIBACIBAS)( 1)()

37、()(0CIBCIBACIBACIBCOBCISCOA1EWB仿真第86頁/共111頁用用n位輸入的數(shù)據(jù)選擇器，可以產(chǎn)生位輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何一種輸入變量數(shù)不大于任何一種輸入變量數(shù)不大于n+1的組的組合邏輯函數(shù)。合邏輯函數(shù)。設(shè)計時采用函數(shù)式對照法。地址端設(shè)計時采用函數(shù)式對照法。地址端作為輸入端，數(shù)據(jù)輸入端可以綜合作為輸入端，數(shù)據(jù)輸入端可以綜合為一個輸入端。為一個輸入端。第87頁/共111頁小結(jié)小結(jié)基本要求：基本要求：1. 了解數(shù)據(jù)選擇器的工作原理；了解數(shù)據(jù)選擇器的工作原理；2. 掌握數(shù)據(jù)選擇器的掌握數(shù)據(jù)選擇器的擴展擴展實現(xiàn)實現(xiàn)組合邏輯電組合邏輯電路路的方法；的方法；作作 業(yè)業(yè)P212

38、 習(xí)題習(xí)題 【4.16】【4.18】第88頁/共111頁編碼器編碼器用文字、符號或數(shù)碼表示特定對象的過用文字、符號或數(shù)碼表示特定對象的過程稱為程稱為編碼編碼。在數(shù)字電路中常用二進制。在數(shù)字電路中常用二進制代碼表示高低電平信號。能實現(xiàn)編碼操代碼表示高低電平信號。能實現(xiàn)編碼操作的電路就是作的電路就是編碼器編碼器。編碼器編碼器普通編碼器普通編碼器優(yōu)先編碼器優(yōu)先編碼器第89頁/共111頁一、三位二進制編碼器一、三位二進制編碼器- 八線八線 - 三線編碼器三線編碼器設(shè)八個輸入端為設(shè)八個輸入端為I0 I7，八種狀態(tài)，與，八種狀態(tài)，與之對應(yīng)的輸出設(shè)為之對應(yīng)的輸出設(shè)為Y0、Y1、Y2，共三位二進制，共三位二進

39、制數(shù)（數(shù)（設(shè)計編碼器的過設(shè)計編碼器的過程與設(shè)計一般的組合程與設(shè)計一般的組合邏輯電路相同邏輯電路相同）。8線3線編碼器I0Y2Y1Y0I1I2I3I4I5I6I7二進制代碼二進制代碼高低電平信號高低電平信號第90頁/共111頁I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0

40、 0 0 0 0 0 0 1 1 1 1 真值表真值表76542IIIIY 76321IIIIY 75310IIIIY 第91頁/共111頁8-3編碼器邏輯圖編碼器邏輯圖仿真仿真第92頁/共111頁優(yōu)先編碼器允許多個輸入信號同時有效，優(yōu)先編碼器允許多個輸入信號同時有效，但它只按其中優(yōu)先級別最高的有效輸入但它只按其中優(yōu)先級別最高的有效輸入信號編碼，對級別較低的輸入信號不予信號編碼，對級別較低的輸入信號不予理睬。如：理睬。如：74HC148即為即為8線線-3線優(yōu)先編線優(yōu)先編碼器。碼器。二、優(yōu)先編碼器二、優(yōu)先編碼器第93頁/共111頁74LS148的功能表 注意：注意：I I7 7 的優(yōu)先級的優(yōu)先級

41、最高最高第94頁/共111頁YS - - 選通輸出端選通輸出端, ,“電路工作，但無電路工作，但無編碼輸入編碼輸入”時輸出低電平。時輸出低電平。YEX- - - 擴展端擴展端, ,“電路工作，而且有電路工作，而且有編碼輸入編碼輸入”時輸出低電平。時輸出低電平。注意：輸出信號注意：輸出信號為反碼輸出為反碼輸出第95頁/共111頁74HC148SI7I6I5I4I3I2I1I0YSY2Y1Y0YEX狀態(tài)信號狀態(tài)信號輸入端輸入端代碼輸出端代碼輸出端選通輸入端選通輸入端（低電平有效）（低電平有效）（低電平有效）（低電平有效）選通輸出端選通輸出端擴展端擴展端第96頁/共111頁【例例】試用試用74HC1

42、48接成接成16線線4線優(yōu)先編碼器，線優(yōu)先編碼器，將將A 0 A 1516個低電平輸入信號編為個低電平輸入信號編為00001111 16個個4位二進制代碼，其中位二進制代碼，其中A 15的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最高， A 0的優(yōu)先權(quán)最低。的優(yōu)先權(quán)最低。（1）（2）（1 1）幾片？）幾片？第97頁/共111頁不可能出現(xiàn)不可能出現(xiàn)0 00 0工作，且有輸入工作，且有輸入0 01 1工作，但無輸入工作，但無輸入1 10 0不工作不工作1 11 1狀態(tài)狀態(tài)SYEXY將第一片的將第一片的Y S接接到第二片的到第二片的S 上上（1）（2）A 15A 8A 7A 0（2 2）如何級聯(lián)？）如何級聯(lián)？第98頁/共111頁（4） 輸出四位二進制代碼的低輸出四位二進制代碼的低三位可由兩片輸出端與非構(gòu)成。三位可由兩片輸出端與非構(gòu)成。（3）輸出四位二進制數(shù)碼的最高位？）輸出四位二進制數(shù)碼的最高位？不可能出現(xiàn)00工作，且有輸入01工作，但無輸入10不工作11狀態(tài)SYEXY（1）（2）A 15A 8A 7A 0用第一片的擴展端用第一片的擴展端Y EX，加反相器，加反相器第99頁/共111頁1 1 1 0 00111111110001234567IIIIIIIISSY74HC148(1)EXY2Y1Y0Y&Z3Z2Z1Z015A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0A0