PCB制版與工藝設(shè)計(jì)

1、湖南工程學(xué)院電 子 實(shí) 習(xí)課題名稱 PCB制板與工藝設(shè)計(jì) 專業(yè)班級 自動(dòng)化 姓 名 學(xué) 號 指導(dǎo)教師 趙葵銀，邱泓等 2013年 6 月 6 日湖南工程學(xué)院電 子 實(shí) 習(xí) 任 務(wù) 書課題名稱 PCB制板與工藝設(shè)計(jì) 專業(yè)班級 自動(dòng)化1002 學(xué)生姓名 學(xué) 號 201001020206 指導(dǎo)老師 趙葵銀、邱泓等 審 批 任務(wù)書下達(dá)日期 2013 年 5月 26 日任務(wù)完成日期 2013年6月 6 日設(shè)計(jì)內(nèi)容與設(shè)計(jì)要求設(shè)計(jì)內(nèi)容：對給定的電路（按學(xué)號進(jìn)行分配），使用Protel軟件，進(jìn)行電路圖繪制，進(jìn)行PCB制版設(shè)計(jì)，設(shè)計(jì)為雙面板，板子大小合適，進(jìn)行合理的規(guī)則設(shè)置，PCB板子的元器件布局、布線合理，要

2、求補(bǔ)淚滴、鋪銅，電源線與地線不小于20mil，要求按工業(yè)化標(biāo)準(zhǔn)設(shè)計(jì)，并進(jìn)行必要的合理的抗干擾處理。設(shè)計(jì)要求：1）初步分析電路圖，按16紙張大小，繪制電路圖，若超出16K，則分頁繪制。2）查閱元器件參數(shù)與封裝，沒有的封裝要求自建封裝庫。3）進(jìn)行ERC規(guī)則檢查，生成正確的網(wǎng)絡(luò)表（不打?。?；4）按工業(yè)化標(biāo)準(zhǔn)進(jìn)行PCB制板與工藝設(shè)計(jì)（參數(shù)設(shè)置，規(guī)則設(shè)置，板子大小確定，布局，布線，補(bǔ)淚滴，鋪銅，抗干擾處理等）。5）生成的報(bào)表有（網(wǎng)絡(luò)表，板子信息表，材料清單表，數(shù)控鉆孔文件，元件拾放文件）；6）寫說明書（以圖為主，文字為輔）7) 必須打印的文檔為：原理圖材料清單頂層底層各層疊?。ǜ鲗又丿B一起打?。┙z印層3

3、D效果圖。其他的表單或PCB圖層只生成，不打印。 8）提高說明書及電子文檔主 要 設(shè) 計(jì) 條 件1.現(xiàn)代電子設(shè)計(jì)實(shí)驗(yàn)室（EDA）；2.Protel軟件。3.任務(wù)電路圖；4.設(shè)計(jì)書籍與電子資料若干。5.示范成品PCB樣板若干，示范電子成品若干。說 明 書 格 式目 錄第1章 電路圖繪制第2章 元器件參數(shù)對應(yīng)封裝選擇及說明（有適當(dāng)文字說明）第3章 ERC與網(wǎng)絡(luò)表（有適當(dāng)文字說明，網(wǎng)絡(luò)表不需打印）第4章 PCB制板與工藝設(shè)計(jì)（有適當(dāng)文字說明）第5章 各種報(bào)表的生成第6章 PCB各層面輸出與打印第7章 總結(jié)參考文獻(xiàn)進(jìn) 度 安 排 設(shè)計(jì)時(shí)間為一周第一周星期一、布置課題任務(wù)，課題介紹及講課。借閱資料，電路

4、圖繪制。星期二、PCB封裝確定，生成正確網(wǎng)絡(luò)表。星期三、PCB制板與工藝設(shè)計(jì)星期四、PCB制板與工藝設(shè)計(jì)星期五、說明書的編寫，下午答辯。參 考 文 獻(xiàn)參考文獻(xiàn)1、 程路.Protel 99SE多層電路板設(shè)計(jì)與制作M.人民郵電出版社.2007.2、 高名遠(yuǎn).電子工藝實(shí)訓(xùn)與PROTEL DXP應(yīng)用M.化學(xué)工業(yè)出版社.2007.3、 高鵬.電路設(shè)計(jì)與制版PROTEL 99入門與提高(修訂版)M.人民郵電出版社.2008.4、Mark.I.Montrose著.電磁兼容和印刷電路板理論,設(shè)計(jì)和布線M. 人民郵電出版社.2007.5. 深圳華為.華為PCB布線規(guī)范M.內(nèi)部資料.1999.6. 提高印刷電路

5、板的電磁兼容設(shè)計(jì).網(wǎng)絡(luò)資料.目 錄第1章 電路原理圖繪制7第2章 元器件參數(shù)對應(yīng)封裝選擇及說明9第3章 ERC與網(wǎng)絡(luò)表113.1 ERC113.2 網(wǎng)絡(luò)表11第4章 PCB制板與工藝設(shè)計(jì)12第5章 各種報(bào)表的生成125.1 網(wǎng)絡(luò)表125.2 電路板信息報(bào)表135.3 材料清單表135.4 數(shù)控鉆孔文件135.5 元件拾放文件13第6章 PCB各層面輸出與打印146.1 頂層146.2 底層166.3 各層疊印176.4 絲印層186.5 3D效果圖19第7章 總結(jié)20第1章 電路原理圖繪制第2章 元器件參數(shù)對應(yīng)封裝選擇及說明Part TypeDesignator FootprintPart T

6、ypeDesignator Footprin 1KR20AXIAL0.40.5/5WR41AXIAL0.41KR18AXIAL0.41mHL2AXIAL0.41KR22AXIAL0.41mHL1AXIAL0.41uFC121RAD0.22.2uFC35RAD0.22.2KR12AXIAL0.4 10KR11AXIAL0.42.2KR13AXIAL0.410uFC29RB.2/.44.7R?31AXIAL0.410uFC28RB.2/.44.7R30AXIAL0.420pC11RAD0.24.7KR29AXIAL0.420pC10RAD0.24.7KR32AXIAL0.420uF/450VC32

7、RB.2/.44.7uFC11RAD0.227KR1AXIAL0.44.7uFC8RB.2/.430KR3VR210KR5AXIAL0.430VD1DIODE0.410KR6AXIAL0.4100R37AXIAL0.410KR8AXIAL0.4100R34AXIAL0.410KR4AXIAL0.4100R38AXIAL0.410KR19AXIAL0.4100R36AXIAL0.410KR15VR2 100R35AXIAL0.410KR16VR2 100R33AXIAL0.410KR17VR2 102/1KVC33RAD0.220KR14AXIAL0.4102/1KVC34RAD0.220pC2

8、1RAD0.2 104C12RAD0.220pC22RAD0.2 104C2RAD0.224VD19DIODE0.4104C3RAD0.227KR2AXIAL0.4220uF/400VC31RB.2/.456KR11AXIAL0.4223/1KVC30RAD0.2100uFC9RB.2/.4330uF/100VC1RB.2/.4104C4RAD0.2 470R10AXIAL0.4331C25RAD0.2 1000uF/16VC7RB.2/.4331C26RAD0.2 1000uF/35VC5RB.2/.4331C24RAD0.2 4148D7DIODE0.4331C23RAD0.2 4148D

9、9DIODE0.41000uF/35VC6RB.2/.4 4148D6DIODE0.44069U5ADIP149014Q1TO-1264069U5BDIP14CON2J1SIP24069U5CDIP14CON2J7SIP24081U7BDIP14CRYSTALY10XTAL14081U7ADIP14FR307D18DIODE0.44081U7DDIP14FR307D17DIODE0.44081U7CDIP14IR2110U9DIP144148D3DIODE0.4IR2110U8DIP144148D2DIODE0.4IRF840Q9TO-1269014Q2TO-126IRF840Q11TO-12

10、69014Q5TO-126IRF840Q8TO-126 BRIDGE1D10BRIDGEIRF840Q10TO-126CON2J4SIP2 PIC16F876AU10DIP28CON2J5SIP2 SW-PBS2SWPBCON2J3SIP TIP31AQ3TO-126CON2J6SIP2 YDS-212U1DIP4CRYSTALY1XTAL1TRANS1T1BRIDGELM324U2ADIP6U3988U4DIP18LM7805CTU3TO-220其中U1、U4、U8、U10為自制元件，點(diǎn)動(dòng)開關(guān)、變壓器封裝為自制庫封裝。第3章 ERC與網(wǎng)絡(luò)表3.1 ERCERC（電氣法則測試），其具體步驟如下

11、：1.首先打開數(shù)據(jù)庫文件，進(jìn)入原理圖編輯器。2.選取菜單命令【Tools】/【ERC.】，系統(tǒng)彈出【Setup Electrical Rule Check】對話框。3.用戶可以在對話框中設(shè)置電氣法則測試的有關(guān)規(guī)則。4.單擊OK按鈕確認(rèn)，然后程序?qū)凑者@只的規(guī)則對原理圖 進(jìn)行電氣法則測試，并生產(chǎn)相應(yīng)的測試報(bào)告，另外，系統(tǒng) 會(huì)在被測試的原理圖中發(fā)生錯(cuò)誤的地方放置紅色的符號， 用以提示用戶發(fā)生錯(cuò)誤的位置。3.2 網(wǎng)絡(luò)表網(wǎng)絡(luò)表示一個(gè)表征電路原理圖中元器件連接關(guān)系的文件。有兩種方法可以生成網(wǎng)絡(luò)表文件：1. 由原理圖生成網(wǎng)絡(luò)表文件（1）選取菜單命令【Design】/【Create Netlist.】，系

12、統(tǒng)會(huì)彈出【Netlist Creation】對話框；（2） 單擊對話框中的Trace Options標(biāo)簽，即可進(jìn)入【Trace Options】選項(xiàng)卡；（3）設(shè)置完畢后，單擊OK按鈕，即可生成與原理圖文件同 名的網(wǎng)絡(luò)表文件。2. 由PCB圖生成網(wǎng)絡(luò)表文件（1）打開所需的PCB圖。（2）在印制電路板編輯器中執(zhí)行菜單命令，程序會(huì)自動(dòng)在本設(shè)計(jì)數(shù)據(jù)庫中生成相應(yīng)的網(wǎng)絡(luò)表文件，該 文件名與PCB文件的文件名相同，后綴為.net。同時(shí)， 程序會(huì)自動(dòng)切換到文本編輯器。 第4章 PCB制板與工藝設(shè)計(jì)1、首先確定參考點(diǎn)。2、參考點(diǎn)確定以后，元件布局、布線均以此參考點(diǎn)為準(zhǔn)。3、考慮到原理圖為開關(guān)電源，因此在布局上將

13、控制和輸出隔離開來，對變壓器和光耦進(jìn)行了板上的物理隔離。4、其他元件采用先難后易、先大后小的原則。5、在布局的總體結(jié)構(gòu)上按照均勻分布、重心平衡、版面美觀的標(biāo)準(zhǔn)來優(yōu)化。6、線寬最小為50mil這樣能提高開關(guān)電源的安全性和穩(wěn)定性。第5章 各種報(bào)表的生成5.1 網(wǎng)絡(luò)表1. 選取菜單命令【Design】/【Create Netlist.】，系統(tǒng) 會(huì)彈出【Netlist Creation】對話框.2. 單擊對話框中的Trace Options標(biāo)簽，即可進(jìn)入 【TraceOptions】選項(xiàng)卡。3. 設(shè)置完畢后，單擊OK按鈕，即可生成與原理圖文件同名 的網(wǎng)絡(luò)表文件。5.2 電路板信息報(bào)表1.執(zhí)行菜單命令【

14、Reports】/【Board Information】，執(zhí)行 后產(chǎn)生引腳信息對話框。2.進(jìn)行設(shè)置后單擊對話框中的Report按鈕，程序會(huì)自動(dòng)生 成相應(yīng)的REP文件，同時(shí)啟動(dòng)文本編輯器并打開該文件。5.3 材料清單表1.執(zhí)行菜單命令【Reports】/【Bills Of Material】，彈出 對話框。2. 單擊依次出現(xiàn)的對話框中的Next按鈕，最后單擊Finish 按鈕，程序會(huì)自動(dòng)生成相應(yīng)的BOM報(bào)表文件，同時(shí)啟動(dòng)文 本編輯器并打開改BOM文件。5.4 數(shù)控鉆孔文件1.執(zhí)行菜單命令【Reports】/【NC Drill】。2.執(zhí)行該命令后，在“Documents”內(nèi)產(chǎn)生*.drr文件，并同

15、 時(shí)打開該文件。5.5 元件拾放文件1.執(zhí)行菜單命令【Reports】/【Pick and Place】。2.執(zhí)行該命令后，在“Documents”內(nèi)產(chǎn)生*.ppr文件，并同 時(shí)打開該文件。第6章 PCB各層面輸出與打印6.1 頂層6.2 底層6.3 各層疊印6.4 絲印層6.5 3D效果圖第7章 總結(jié) 總結(jié)通過為期一周的PCB課程設(shè)計(jì)，我比較熟練地了解和掌握了繪制、編輯電路原理圖和印制電路圖的方法和技巧。剛看到我們組的課題的時(shí)候，心里略有點(diǎn)不平衡，憑什么我們的比別人的復(fù)雜?？赊D(zhuǎn)念一想，這不正好可以多鍛煉一下嗎。由于一開始不熟練，有些元件甚至都不知道在哪找，進(jìn)展很慢。原理圖設(shè)計(jì)是整個(gè)電路設(shè)計(jì)的

16、基礎(chǔ)，因此電路原理圖要設(shè)計(jì)好，以免影響后面設(shè)計(jì)工作。在導(dǎo)入網(wǎng)絡(luò)表后竟然有九十多個(gè)錯(cuò)誤，嚇了一跳，一時(shí)手足無措，不知道該從哪下手。沒辦法，硬著頭皮也要把這些錯(cuò)誤消滅掉。首先我看了老師給的資料，發(fā)現(xiàn)主要的錯(cuò)誤有找不到封裝，找不到元件，找不到元件引腳封裝。首先我把PCB元件庫二極管的焊盤改為1、2，錯(cuò)誤立馬減少了幾個(gè)，有點(diǎn)小成就感了。把一些沒封裝的輸入封裝，錯(cuò)誤又減少了幾個(gè)。根據(jù)錯(cuò)誤提示發(fā)現(xiàn)有幾個(gè)封裝是PCB庫沒有的，于是該改的改，該造的造，功夫不負(fù)有心人，那么錯(cuò)誤都被我一一消滅了。這個(gè)布局又是一個(gè)問題，分清了元件，對照原理圖擺放，在布局的過程中又發(fā)現(xiàn)了些問題，有的元件沒有連接，于是又回到原理圖，連接好再生成網(wǎng)路表，如此反復(fù)了幾次，后來才發(fā)現(xiàn)在PCB中也可以添加元件，添加飛線。布局花了幾天的時(shí)間，終于弄完了。雖然通過這個(gè)課程設(shè)計(jì)也學(xué)到了不少，但是遠(yuǎn)遠(yuǎn)不止這些，還有很多方面值得我們?nèi)パ芯堪l(fā)現(xiàn)