2021年新版本科生計算機組成原理題庫期末試卷及答案重點資料

1、本科生期末試卷十八本科生期末試卷十八一、一、選取題（每小題選取題（每小題 1 1 分，共分，共 1010 分）分）1 下列數(shù)中最小數(shù)是_。a.（100101）2b.（50）8c.（100010）bcdd.（625）162 _表達法重要用于表達浮點數(shù)中階碼。a.原碼b.補碼c.反碼d.移碼3 x補=1.x1x2x3x4，當滿足_時，x -1/2 成立。a.x1=1，x2x4至少有一種為 1b.x1=1，x2x4任意c.x1=0，x2x4至少有一種為 1d.x1=0，x2x4任意4 主存儲器是計算機系統(tǒng)中記憶設備，它重要用來_。a.存儲數(shù)據(jù)b.存儲程序c.存儲微程序d.存儲數(shù)據(jù)和程序5 如下四種類

2、型指令中，執(zhí)行時間最長是_。a.rr 型指令b.rs 型指令c.ss 型指令d.程序控制指令6 單地址指令為了完畢兩個數(shù)算術運算，除地址指明一種操作數(shù)外，另一種操作數(shù)常采用_尋址方式。a.堆棧b.及時c.隱含d.間接7 在如下描述流水 cpu 基本概念中，對的表述是_。a.流水 cpu 是以空間并行性為原理構(gòu)造解決器b.流水 cpu 一定是 risc 機器c.流水 cpu 一定是多媒體 cpud.流水 cpu 是以時間并行性為原理構(gòu)造解決器8 在如下描述 pci 總線基本概念中，對的表述是_。a.pci 總線是一種與解決器無關高速外圍總線b.pci 總線基本傳播機制是猝發(fā)式傳送c.pci 設備

3、一定是主設備d.系統(tǒng)中只容許有一條pci 總線9 下述 i/o 控制方式中，_重要由程序?qū)崿F(xiàn)。a.ppu 方式b.中斷方式c.dma 方式d.通道方式10. 串行 i/o 原則接口 ieee1394 高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送它數(shù)據(jù)傳送率可以是-。a.100 兆位/秒b.200 兆位/秒c.400 兆位/秒d.300 兆位/秒二、二、填空題（每小題填空題（每小題 3 3 分，共分，共 1515 分）分）1 cache 是一種 a_存儲器， 是為理解決 cpu 和 b_之間 c_上不匹配而采用一項重要硬件技術。2當今cpu 芯片除了涉及定點運算器、操作控制器外，還涉及a_、b_運

4、算器和 c_管理部件。3 按照總線仲裁電路 a_不同， 總線仲裁有 b_仲裁和 c_仲裁兩種方式。4dma 和 cpu 分時使用內(nèi)存三種方式是：a_，b_，c_。5中斷解決需要有中斷a_，中斷 b_產(chǎn)生，中斷 c_等硬件支持。三、三、 （9 9 分）分）設機器字長 16 位，定點表達，尾數(shù) 15 位，數(shù)符 1 位，問：（1）定點原碼整數(shù)表達時，最大正數(shù)是多少？最小負數(shù)是多少？（2）定點原碼小數(shù)表達時，最大正數(shù)是多少？最小負數(shù)是多少？四、四、 （9 9 分）分）某加法器進位鏈信號為 c 、c 、c432、 、1c ，最低位來進位信號為 c0.請分別按下述兩種方式寫出 c4、c3、c2、（1）串行

5、進位方式 （2）并行進位方式、c1邏輯表達式，五、五、 （1010 分）分）某機器中，已知配有一種地址空間為(00001fff)16rom 區(qū)域，當前用一種 sram 芯片（8k8 位）形成一種 16k16 位 rom 區(qū)域，起始地址為（）16。假設 sram芯片有 cs 和 we 控制端， cpu 地址總線 a15a0， 數(shù)據(jù)總線為 d15d0， 控制信號為 r /w（讀 / 寫） ，mreq（當存儲器讀或?qū)憰r，該信號批示地址總線上地址是有效） 。規(guī)定：（1）滿足已知條件存儲器，畫出地址譯碼方案。（2）畫出 rom 與 ram 同 cpu 連接圖。六、六、 （9 9 分）分）在流水 cpu

6、中，將一條指令從取指到執(zhí)行結(jié)束任務分割為一系列子任務，并使各子任務在流水線各個過程段并發(fā)地執(zhí)行， 從而使流水 cpu 具備更強大數(shù)據(jù)吞吐能力。 請用時空圖法證明這個結(jié)論對的性。七、七、 （9 9 分）分）畫出 pci 總線構(gòu)造框圖，并闡明“橋”功能。八、八、 （1010 分）分）圖 b18.1 所示系統(tǒng)采用多級優(yōu)先中斷構(gòu)造，它規(guī)定cpu 在執(zhí)行完當前指令時轉(zhuǎn)而對中斷祈求進行服務。設備a 連接于最高優(yōu)先級，設備b 次之，設備 c 又次之。irq為中斷祈求信號，int 為 cpu 發(fā)出中斷響應信號?，F(xiàn)假設： tdc為硬件中斷周期時間；ta，tb，tc分別為設備 a，b，c 服務程序執(zhí)行時間；ts，

7、tr為保存現(xiàn)場和恢復現(xiàn)場合需時間。請問：這種中斷構(gòu)造在什么狀況下達到中斷飽和？intcintb主存cpuirqcirqbi/o 接口設備c設備b設備 a圖圖 b18.1b18.1九、九、 （9 9 分）分）cdrom 光盤外緣有 5mm 寬范疇因記錄數(shù)據(jù)困難，普通不使用。故原則播放時間為 60 分鐘。請計算模式 1 和模式 2 狀況下，光盤存儲容量是多少？十、十、 （1010 分）分）圖 b18.2 是分布式仲裁器邏輯構(gòu)造圖，試分析其工作原理。ab7abi。仲裁總線。競爭。w7cn7。wicni。w0cn0。cn7設備競爭號設備競爭號接其她設備圖 b18.2本科生期末試卷十八答案本科生期末試卷

8、十八答案一、一、選取題選取題1b2d3a4d5c6c7d8a,b9b10a ,b，c二、二、填空題填空題1a高速緩沖b主存c速度2 acacheb浮點c存儲3 a位置b集中式c分布式4 a停止 cpu 訪問內(nèi)存b 周期挪用cdma 和 cpu 交替訪內(nèi)5a優(yōu)先級仲裁b向量c控制邏輯 ；三、三、解： 定點原碼整數(shù)表達最大正數(shù)數(shù)值 = （215 1）10 = （+32767）10最小負數(shù)數(shù)值 = -（215 1 ）10 = （- 32767）10定點原碼小數(shù)表達最大正數(shù)值 = （ + 0.1111）2= （1 2-15）10最小負數(shù)值 = （ - 0.1111）2= -（1 - 2-15）1001

9、111111111111111111111111111111四、四、（1）串行進位方式：c1 = g1 + p1 c0其中： g1 = a1 b1，p1 = a1b1c2 = g2 + p2 c1g2 = a2 b2，p2 = a2b2c3 = g3 + p3 c2g3= a3 b3， p3 = a3b3c4 = g4 + p4 c3g4 = a4 b4， p4 = a4b4(2) 并行進位方式：c1 = g1 + p1 c0c2 = g2 + p2 g1 + p2 p1c0c3 = g3 + p3 g2 + p3 p2 g1 + p3 p2p1c0c4 = g4 + p4 g3 + p4 p

10、3 g2 + p4p3 p2 g1 + p4p3 p2p1c0其中 g1g4，p1p4表達式與串行進位方式相似。五、五、解 ：存儲器地址空間分布如圖b18.2 所示，分三組，每組 8k16 位。由此可得存儲器方案要點如下：（1）組內(nèi)地址 ：a12a0（a0為低位） ；（2）組號譯碼使用 2 ：4 譯碼器；（3）ram1，ram2各用兩片 sram 芯片位進行并聯(lián)連接， 其中一片構(gòu)成高 8位，另一片構(gòu)成低 8 位。（4）用 mreq 作為 2 ：4 譯碼器使能控制端，該信號低電平（有效）時，譯碼器工作。（5）cpur / w 信 號與sramwe端連接， 當r / w = 1時存儲器執(zhí)行讀操作，

11、當r / w = 0時，存儲器執(zhí)行寫操作。如圖b18.3圖圖 b18.2b18.2cpucpu圖圖 b18.3b18.3六、六、解 ：假設指令周期包括四個子過程：取指令（ if） 、指令譯碼（id） 、進行運算（ ex） 、成果寫回（wb） ，每個子過程稱為過程段（si） ，這樣，一種流水線由一系列串連過程段構(gòu)成。如圖(a)所示。在統(tǒng)一時鐘信號控制下，數(shù)據(jù)從一種過程段流向相鄰過程段。s1s2s3s4入出(a)(a)流水過程段流水過程段ifidexwb(b)(b)非流水非流水 cpucpu 時空圖時空圖(c)(c)流水流水 cpucpu 時空圖時空圖圖圖 b18.4b18.4圖 b18.4（b）

12、表達非流水 cpu 時空圖。由于上一條指令四個子過程所有執(zhí)行完畢后才干開始下一條指令，因而每隔4 個單位時間才有一種輸出成果，即一條指令執(zhí)行結(jié)束。圖 b18.4（c）表達流水 cpu 時空圖。由于上一條指令與下一條指令四個過程在時間上可以重疊執(zhí)行，因而， 當流水線滿載時，每一種單位時間就可以輸出一種成果， 即執(zhí)行一條指令。比較后發(fā)現(xiàn)： 流水 cpu 在八個單位時間中執(zhí)行了5 條指令， 而非流水 cpu 僅執(zhí)行了 2條指令，因而流水 cpu 具備更強大數(shù)據(jù)吞吐能力。七、解：七、解：pci 總線構(gòu)造框圖如圖 b18.5 所示：圖圖 b18.5b18.5pci 總線有三種橋，即host / pci

13、橋（簡稱host 橋） ，pci / pci 橋，pci / lagacy橋。在 pci 總線體系構(gòu)造中，橋起著重要作用：（1）它連接兩條總線，使總線間互相通信。（2）橋是一種總線轉(zhuǎn)換部件，可以把一條總線地址空間映射到另一條總線地址空間上，從而使系統(tǒng)中任意一種總線主設備都能看到同樣一份地址表。（3）運用橋可以實現(xiàn)總線間猝發(fā)式傳送。八、八、解：假設主存工作周期為tm，執(zhí)行一條指令時間也設為tm。則中斷解決過程和各時間段如圖 b18.6 所示。當三個設備同步發(fā)出中斷祈求時，依次解決設備 a、b、c 時間如下：ta = 2tm + tdc + ts + ta + trtb = 2tm + tdc +

14、 ts + tb + trtc = 2tm + tdc + ts + tc + tr達到中斷飽和時間為： t = ta+ tb+ tc中斷極限頻率為：f = 1 / t圖圖 b18.6b18.6九、九、解：扇區(qū)總數(shù) = 60 60 75 = 270000（扇區(qū)）模式 1 存儲計算機程序和數(shù)據(jù)，其存儲容量為 270000 2048 / 1024 / 1024 = 527mb模式 2 存儲聲音、圖象等多媒體數(shù)據(jù)，其存儲容量為 270000 2336 / 1024 / 1024 = 601mb十、十、解：1） 所有參加本次競爭各主設備將其競爭號cn 取反后打到 ab 線上，以實現(xiàn)“線或”邏輯。ab 線上低電平表達至少有一種主設備cni為 1，ab 線上高電平表達所有主設備cni為 0；2） 競爭時 cn 與 ab 逐位比較，從最高位（b7）到最低位（b0）以一維菊花鏈方式進