課程教學(xué)計(jì)劃表

1、集 美 大 學(xué)課 程 教 學(xué) 計(jì) 劃 表2008 2009 學(xué)年度第 二 學(xué)期開課單位 信息工程學(xué)院電子教研室 課程名稱 數(shù)字電路與邏輯設(shè)計(jì) 授課班級(jí) 電子0711、0712 任課教師 填表日期： 2009 年 2 月 10 日填 寫 說 明本表一式二份，由各任課教師根據(jù)教學(xué)計(jì)劃和教學(xué)大綱填寫，每學(xué)期開學(xué)報(bào)到時(shí)交教研室主任審核。教研室主任應(yīng)在開課前將審核后的課程教學(xué)計(jì)劃表交至學(xué)院（系）辦公室，辦公室匯總后填寫課程教學(xué)計(jì)劃表登記表，連同課程教學(xué)計(jì)劃表一并送分管領(lǐng)導(dǎo)審批。課程教學(xué)計(jì)劃表經(jīng)分管院（系）領(lǐng)導(dǎo)審批后，一份由學(xué)院（系）辦公室保存，以備教學(xué)檢查使用；另一份由院（系）辦公室還回任課教師。課程結(jié)

2、束后，任課教師應(yīng)將課程教學(xué)計(jì)劃表送教研室存入課程教學(xué)檔案。9 / 9文檔可自由編輯打印 開課時(shí)間：第 1 周至第 17 周， 學(xué)時(shí) 66 學(xué)分 3.5 考核要求：是否考試課程 是 考核方式 閉卷 成績分配：平時(shí)成績占總分比例 20% 實(shí)驗(yàn)成績占總分比例 無 教學(xué)大綱：頒發(fā)部門 信息工程學(xué)院 主編 方怡冰 制(修)計(jì)時(shí)間 2007/1 本課 總程 時(shí)授 數(shù)課本 期課 授程 課本 時(shí)學(xué) 數(shù)本 學(xué) 期 課 時(shí) 安 排講課實(shí)驗(yàn)參 觀實(shí) 習(xí)設(shè) 計(jì)討論社會(huì)調(diào)查666666課程目的與要求本課程是電子信息工程、通信工程、計(jì)算機(jī)科學(xué)與技術(shù)等電類專業(yè)的一門重要的專業(yè)基礎(chǔ)課。它把數(shù)字電路理論與邏輯設(shè)計(jì)實(shí)踐有機(jī)的聯(lián)系

3、起來，系統(tǒng)地闡述了基本數(shù)字集成電路的工作原理、電氣特性、也詳細(xì)的介紹了CPLD/FPGA等大規(guī)模數(shù)字器件。通過學(xué)習(xí)，使學(xué)生掌握數(shù)字電路與邏輯設(shè)計(jì)的基本原理和設(shè)計(jì)方法，并了解數(shù)字電路的前沿新知識(shí)，為深入學(xué)習(xí)后續(xù)專業(yè)課程打下堅(jiān)實(shí)的基礎(chǔ)。教材和參考書使用教材：數(shù)字邏輯設(shè)計(jì)與VHDL描述，徐惠民主編，機(jī)械工業(yè)出版社，2004年第二版 參考書：數(shù)字電子技術(shù)基礎(chǔ)，閻 石主編，高等教育出版社，2004年第四版教研室主任審核意見 院（系）分管領(lǐng)導(dǎo)審批意見教 學(xué) 進(jìn) 度 安 排周次星期每 次 課 教 學(xué) 內(nèi) 容教學(xué)方式作 業(yè)123 252525第零章 數(shù)字電路與邏輯設(shè)計(jì)課程介紹Ppt制作、使用教材及參考書評(píng)分標(biāo)

4、準(zhǔn)課程主要內(nèi)容及課件目錄課程簡要介紹第一張 數(shù)制和碼制1.1 進(jìn)位計(jì)數(shù)制1.2 210進(jìn)制編碼1.3 格雷碼1.4 差錯(cuò)檢驗(yàn)碼第二章 邏輯代數(shù)基礎(chǔ)2.1 基本概念2.2 邏輯代數(shù)定理和規(guī)則2.3 邏輯代數(shù)標(biāo)準(zhǔn)表達(dá)式 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式-最大項(xiàng)、最小項(xiàng)2.4 邏輯代數(shù)化簡方法不完全確定的邏輯函數(shù)公式法化簡邏輯函數(shù)2.4 邏輯代數(shù)化簡方法圖形法化簡邏輯函數(shù)第二章小結(jié)第四章 組合邏輯電路4.1 組合邏輯電路的分析邏輯電路的分類組合邏輯電路的分析方法組合邏輯電路的分析舉例4.2 中規(guī)模組合邏輯電路 中規(guī)模組合邏輯電路-編碼器 編碼的概念和原理 83線編碼器、8-3線優(yōu)先編碼器 2-10進(jìn)制編碼器74

5、147 3-8譯碼器74138的構(gòu)成及其工作原理 3-8譯碼器74138的應(yīng)用4.2 中規(guī)模組合邏輯電路數(shù)字七段顯示器七段顯示譯碼器7447、74484-1、81數(shù)據(jù)選擇器的構(gòu)成和工作原理數(shù)據(jù)選擇器的擴(kuò)展和應(yīng)用講授講授講授講授講授講授教 學(xué) 進(jìn) 度 安 排周次星期每 次 課 教 學(xué) 內(nèi) 容教學(xué)方式作 業(yè)4562525254.2 中規(guī)模組合邏輯電路 一位半加器、一位全加器的構(gòu)成和工作原理 多為加法器四位串行加法器的構(gòu)成和工作原理 中規(guī)模四位并行加法器74283、7483 加法器的應(yīng)用4.2 中規(guī)模組合邏輯電路 加法器的應(yīng)用 一位數(shù)值比較器的構(gòu)成和工作原理 四位數(shù)值比較器7485的構(gòu)成、原理和應(yīng)用

6、4.3 組合邏輯電路的綜合 組合電路的設(shè)計(jì)設(shè)計(jì)原則、設(shè)計(jì)步驟 組合電路設(shè)計(jì)舉例-小規(guī)模SSI的設(shè)計(jì)4.3 組合邏輯電路的綜合 組合電路設(shè)計(jì)舉例-中規(guī)模組合電路(MSI)的設(shè)計(jì) 4-1數(shù)據(jù)選擇器74LS153的應(yīng)用電路設(shè)計(jì) 8-1數(shù)據(jù)選擇器74LS151的應(yīng)用電路設(shè)計(jì) 3-8譯碼器74LS138的應(yīng)用電路設(shè)計(jì) 4位二進(jìn)制計(jì)數(shù)器74LS283的應(yīng)用電路設(shè)計(jì)4.4 組合邏輯電路的競爭與冒險(xiǎn) 冒險(xiǎn)的定義和分類； 冒險(xiǎn)的演示、檢測和消除第四章小結(jié)第三章 集成邏輯門電路3.1 概述 門電路概述3.2 MOS管3.3 CMOS反相器 MOS管反相器、與非門、或非門、與門、或門3.4 CMOS其它邏輯門電路3

7、.5 CMOS集成電路的輸出結(jié)構(gòu)3.6 CMOS邏輯系列 MOS管傳輸門、三態(tài)門、OC門3.7 雙極型集成邏輯門電路3.8 TTL門電路TTL門電路 二極管、三極管門電路 TTL與非門電路講授講授講授講授講授講授講授周次星期每 次 課 教 學(xué) 內(nèi) 容教學(xué)方式作 業(yè)7891025252523.8 TTL門電路 OC門的原理與應(yīng)用三態(tài)門電路的應(yīng)用 TTL電路上拉電阻的計(jì)算、扇出系數(shù)的計(jì)算 門電路的應(yīng)用舉例 門電路小結(jié)第三章小結(jié)第六章 集成觸發(fā)器6.1 觸發(fā)器的基本特性及其記憶作用 觸發(fā)器的概述、定義、構(gòu)成、分類6.2 電位型觸發(fā)器 基本RS觸發(fā)器6.2 電位型觸發(fā)器 帶使能端的RS觸發(fā)器 帶使能端

8、的D觸發(fā)器 鎖存器6.3 時(shí)鐘控制的集成觸發(fā)器 JK觸發(fā)器6.3 時(shí)鐘控制的集成觸發(fā)器 主從JK觸發(fā)器 T觸發(fā)器、T觸發(fā)器6.4 觸發(fā)器的邏輯符號(hào)6.5 CMOS觸發(fā)器 維阻D觸發(fā)器 觸發(fā)器功能描述第六章小結(jié)第七章 時(shí)序邏輯電路7.1 時(shí)序電路基礎(chǔ) 時(shí)序邏輯電路的特點(diǎn)、框圖、分類及其描述 同步時(shí)序電路概述7.2 常用同步時(shí)序電路分析 移位寄存器的應(yīng)用 四位雙向移位寄存器74194及其應(yīng)用電路 計(jì)數(shù)器及其分類7.4 異步計(jì)數(shù)器 異步二進(jìn)制加法計(jì)數(shù)器 異步二進(jìn)制減法計(jì)數(shù)器 異步二進(jìn)制計(jì)數(shù)器的連線總結(jié) 異步十進(jìn)制計(jì)數(shù)器7.5 中規(guī)模時(shí)序集成電路 中規(guī)模異步二五十進(jìn)制計(jì)數(shù)器74LS90的電路結(jié)構(gòu)、工作

9、原理講授講授講授講授講授講授講授教 學(xué) 進(jìn) 度 安 排教 學(xué) 進(jìn) 度 安 排周次星期每 次 課 教 學(xué) 內(nèi) 容教學(xué)方式作 業(yè)10101111121325252525 四位同步二進(jìn)制加法計(jì)數(shù)器(74161)的電路構(gòu)成、原理分析 同步十進(jìn)制加法計(jì)數(shù)器(74160)的工作原理分析 單時(shí)鐘同步二進(jìn)制加/減可逆計(jì)數(shù)器(74LS191)的工作原理分析 雙時(shí)鐘同步十進(jìn)制加/減計(jì)數(shù)器(74LS192)的工作原理分析7.5 中規(guī)模時(shí)序集成電路 幾種常用計(jì)數(shù)器的總結(jié) 中規(guī)模集成計(jì)數(shù)器的應(yīng)用 A、置位法和復(fù)位法過程任意進(jìn)制計(jì)數(shù)器 B、中規(guī)模集成計(jì)數(shù)器7490的應(yīng)用電路 C、中規(guī)模計(jì)數(shù)器74192的應(yīng)用電路7.5 中

10、規(guī)模時(shí)序集成電路 中規(guī)模計(jì)數(shù)器74160的應(yīng)用電路 中規(guī)模計(jì)數(shù)器的級(jí)聯(lián) A、異步級(jí)聯(lián) B、同步級(jí)聯(lián) C、時(shí)序電路和組合電路的應(yīng)用舉例五一節(jié)放假7.3 常用同步時(shí)序電路設(shè)計(jì) 序列信號(hào)發(fā)生器 A、串行數(shù)據(jù)檢測器的設(shè)計(jì) B、序列信號(hào)發(fā)生器的設(shè)計(jì) C、順序脈沖發(fā)生器的設(shè)計(jì)7.6 一般時(shí)序電路的分析與設(shè)計(jì) 時(shí)序邏輯電路的分析方法與步驟7.6 一般時(shí)序電路的分析與設(shè)計(jì)時(shí)序電路的設(shè)計(jì) A、設(shè)計(jì)方法 B、設(shè)計(jì)舉例7.6 一般時(shí)序電路的分析與設(shè)計(jì)時(shí)序電路的設(shè)計(jì) B、設(shè)計(jì)舉例第七章小結(jié)第五章 VHDL描述邏輯電路5.1 VHDL語言基礎(chǔ)VHDL設(shè)計(jì)過程、實(shí)體、結(jié)構(gòu)體 VHDL數(shù)據(jù)類型、運(yùn)算符和表達(dá)式 VHDL并行語句、順序語句講授講授講授講授講授講授講授周次星期每 次 課 教 學(xué) 內(nèi) 容教學(xué)方式作 業(yè)141515161717252525255.2 VHDL描述組合電路 編碼器的VHDL描述 譯碼器的VHDL描述 選擇器的VHDL描述 加法器及其它組合電路描述5.2 VHDL描述時(shí)序電路 JK、D觸發(fā)器的VHDL描述 計(jì)數(shù)器的VHDL描述 寄存器的VHDL描述第五章小結(jié)(由于清明節(jié)調(diào)假期，周日補(bǔ)回)