FPGA控制器實(shí)用新型專利申請(qǐng)書

1、說明書摘要本實(shí)用新型公開了一種新型快連鎖保護(hù)器，所述控制器采用fpga軟硬 件技術(shù)，具備標(biāo)準(zhǔn)cpci接口，采用最新linux內(nèi)核驅(qū)動(dòng)編程技術(shù)。本實(shí) 用新型闡述的快連鎖保護(hù)器安裝在光源快連鎖保護(hù)系統(tǒng)中，滿足了快連鎖系 統(tǒng)對(duì)于us級(jí)響應(yīng)時(shí)間的需求，同時(shí)可快速方便更改連鎖邏輯，避免了需要 重新設(shè)計(jì)電路周期長(zhǎng)，設(shè)計(jì)復(fù)雜等缺點(diǎn)，從而為進(jìn)一步提高快連鎖保護(hù)系統(tǒng) 性能，指明了方向。權(quán)利要求書1、一種基于cpci總線的多路i/o可動(dòng)態(tài)重構(gòu)的快連鎖控制器，其特征在于：基 于cpci總線(1)、多路1/0(2)、可動(dòng)態(tài)重構(gòu)(3)、相應(yīng)時(shí)間達(dá)到兒十us量級(jí)(4)。2、根據(jù)權(quán)利要求1所述，控制器采用標(biāo)準(zhǔn)的cpci接口

2、，可與任何采用此類接口 的cpu板塊進(jìn)行連接，提高了系統(tǒng)的穩(wěn)定性和延展性。3、根據(jù)權(quán)利要求2所述基于多路i/o的控制器，每路i/o都可由用戶自定義輸入 或者輸出，克服了一般碩件線路固定輸入輸出的缺點(diǎn)，具備更多的靈活性。4、根據(jù)權(quán)利要求3所述的可動(dòng)態(tài)重構(gòu)特性，通過預(yù)先編寫的專用設(shè)備驅(qū)動(dòng)程序 以及考慮詳盡的fpga邏輯，提供用戶通過上位機(jī)軟件對(duì)控制器內(nèi)部的邏輯 進(jìn)行動(dòng)態(tài)可重構(gòu)定義，避免了通常繁瑣的fpga碩件編程，適用于各種需要 修改連鎖邏輯的控制系統(tǒng)。5、根據(jù)權(quán)利要求4所述的快連鎖特性，整個(gè)系統(tǒng)對(duì)于外部信號(hào)的響應(yīng)時(shí)間完全 由碩件電路實(shí)現(xiàn)，可達(dá)到兒us量級(jí)，適合各種對(duì)連鎖時(shí)間要求有著嚴(yán)格限 制的高

3、端連鎖控制系統(tǒng)?；鵷 cpci總線的多路i/o可動(dòng)態(tài)重構(gòu)的快連鎖控制器技術(shù)領(lǐng)域本實(shí)用新型涉及一種快連鎖控制器，特別適用于大型控制系統(tǒng)中對(duì)連鎖 保護(hù)時(shí)間有苛刻要求以及靈活配置要求的連鎖系統(tǒng)。背景技術(shù)連鎖保護(hù)系統(tǒng)是現(xiàn)代大型分布式控制系統(tǒng)中重要組成部分之一，目前國 內(nèi)外比較流行的方式是釆用plc來實(shí)現(xiàn)控制流程和部件間的安全連鎖邏輯, 從而達(dá)到保護(hù)關(guān)鍵設(shè)備的目的。但是傳統(tǒng)plc 一般響應(yīng)時(shí)間在幾十ms級(jí)別 甚至更長(zhǎng)，無法滿足那些對(duì)時(shí)間有苛刻要求的快連鎖保護(hù)系統(tǒng)需要。以國家 大科學(xué)裝置上海光源的epics控制系統(tǒng)為例，由于光束線站的真空快泄露連 鎖保護(hù)系統(tǒng)要求響應(yīng)時(shí)間在苛刻的1ms量級(jí)，一般的plc無法

4、滿足需要。 因此，類似的國內(nèi)外裝置中，都采用定制的硬件電路來實(shí)現(xiàn)固定的連鎖邏輯。 一旦連鎖邏輯發(fā)生改變，此類硬件線路需耍開發(fā)人員重新設(shè)計(jì)，因此存在價(jià) 格昂貴，制造周期長(zhǎng)等缺陷。隨著現(xiàn)代電子技術(shù)，特別是嵌入式軟硬件模塊 化、標(biāo)準(zhǔn)化以及fpga的發(fā)展，為我們提供了一種設(shè)計(jì)可重構(gòu)快連鎖控制器 的可能。此控制器主要具備以下特點(diǎn)；1,采用標(biāo)準(zhǔn)的cpci總線；2,多個(gè) 輸入輸出之間的邏輯關(guān)系可根據(jù)用戶自行設(shè)定連鎖邏輯進(jìn)行重構(gòu)。實(shí)用新型內(nèi)容控制器采用cpci接口，支持128個(gè)獨(dú)立的i/o通道，這些通道可rtlpc 機(jī)通過tcp/ip接口，設(shè)置成輸入和輸出兩種狀態(tài)，同時(shí)可以修改輸入通道 和輸出通道的關(guān)聯(lián)。當(dāng)輸

5、入輸出接口狀態(tài)發(fā)生改變時(shí)，可以通過中斷方式回饋更新pc機(jī)軟件顯示的所有通道狀態(tài)。以altera公司的fpga芯片為算法控制核心核心，在外圍分別搭建 包括cpci接口，電源模塊，高速i/o接口，并且在本控制器中充分考慮電 磁干擾對(duì)控制器的電源部分進(jìn)行設(shè)計(jì)時(shí)對(duì)各供電線路進(jìn)行了分區(qū)隔離。驅(qū)動(dòng)程序開發(fā)采用符合linux 2. 6版本內(nèi)核標(biāo)準(zhǔn)的driver,以模塊形式 加載到系統(tǒng)內(nèi)核中。fpga采用vhdl語言，控制一共128個(gè)通道，通過vhdl編程以及硬件電 路的優(yōu)化設(shè)計(jì)，每個(gè)通道可以對(duì)應(yīng)fpga的兩個(gè)管腳，一個(gè)作為輸入，一個(gè) 作為輸出。每個(gè)輸出通道最高可對(duì)應(yīng)127個(gè)輸入通道，考慮到連鎖安全要求, 所

6、有輸入通道都是以高電平為有效的，設(shè)輸出通道x對(duì)應(yīng)的有效輸入通道為 nx, nx為8*16bit數(shù)，有效的輸入通道位為1,其余為0。nx存儲(chǔ)到相應(yīng)的 eepr0m 空間。附圖說明圖1為本實(shí)用新型的結(jié)構(gòu)框圖；圖2為本實(shí)用新型的i/o端口部分原理圖圖3為本實(shí)用新型cpc1接口部分原理圖圖4為本實(shí)用新型pc104接口原理圖圖5為本實(shí)用新型時(shí)鐘及電源部分原理圖圖6為本實(shí)用新型fpga原理圖具體實(shí)施方式本控制器系統(tǒng)上電后，fpga從eeprom中讀出連鎖邏輯配置文件， 根據(jù)邏輯，設(shè)定128個(gè)i/o 口的輸入輸岀狀態(tài)以及相應(yīng)邏輯關(guān)系。當(dāng)輸入端 口的電平發(fā)生變化時(shí)，根據(jù)內(nèi)置的邏輯關(guān)系，控制器在幾十us量級(jí)的響

7、應(yīng) 時(shí)間內(nèi)，改變輸出端電平，從而實(shí)現(xiàn)快速連鎖功能。同時(shí)，fpga通過特定的引腳將中斷信號(hào)通過cpci總線發(fā)送給控制器，通過控制器上linux驅(qū) 動(dòng)，經(jīng)由tcp/ip協(xié)議，傳輸回上層pc機(jī)，更新連鎖狀態(tài)顯示。當(dāng)用戶需要 更改連鎖邏輯時(shí)，不再需要重新設(shè)計(jì)電路或者現(xiàn)場(chǎng)通過jtag下載程序到 fpga中，只需要在上位機(jī)將邏輯表通過linux驅(qū)動(dòng)傳輸給fpga程序， fpga將自動(dòng)完成新的邏輯程序的更新。以上雖然描述了本實(shí)用新型的具體實(shí)施方式，但是本領(lǐng)域的技術(shù)人員應(yīng) 當(dāng)理解，這些僅是舉例說明，本實(shí)用新型的保護(hù)范用是由所附權(quán)利要求書限 定的。本領(lǐng)域的技術(shù)人員在不背離本實(shí)用新型的原理和實(shí)質(zhì)的前提下，可以 對(duì)這些實(shí)施方式做出多種變更或修改，但這些變更和修改均落入本實(shí)用新型 的保護(hù)范圉。說明書附圖圖1本實(shí)用新型的結(jié)構(gòu)框圖圖2本實(shí)用新型的i/o端口部分原理圖ki:5!riih 一&=&?1&am