中國石油大學(xué)-計(jì)算機(jī)組成原理組卷

1、計(jì)算機(jī)組成原理試卷 一選擇(10'CPU區(qū)分它們的依據(jù)1馮諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲器中, 是A. 指令操作碼的譯碼結(jié)果B.指令和數(shù)據(jù)的尋址方式C指令周期的不同階段D.指令和數(shù)據(jù)所在的存儲單元選C分析：完成一條指令可以分成取指令和執(zhí)行指令， 問存儲器把操作數(shù)取出。2. 下列關(guān)于RISC的敘述中，錯誤的是A. RISC普遍采用微程序控制器B. RISC大多數(shù)指令在一個時鐘周期內(nèi)完成C. RISC勺內(nèi)部通用寄存器數(shù)量相對 CISC多D. RISC的指令數(shù)、尋址方式和指令格式種類相對 選A分析：RISC不用或者少用微程序控制器3. 假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸

2、 周期，總線時鐘頻率為10MHz則總線帶寬是A. 10MB/sB. 20MB/s C. 40MB/S取指時訪問存儲器將指令取出，執(zhí)行時訪CISC少4字節(jié)信息，一個總線周期占用2個時鐘D. 80MB/S選B分析：總線帶寬是指單位時間內(nèi)總線上可傳輸數(shù)據(jù)的位數(shù)，通常用每秒鐘傳送信息的字節(jié)數(shù)來衡量。所以：4*10/2=20MB/s4. 某計(jì)算機(jī)存儲器按字節(jié)編址主存地址空間大小為64MB現(xiàn)用4MX 8位的RAM芯片組成32MB的主存儲器，則存儲器地址寄存器MAF的位數(shù)至少是A. 22 位B. 23 位C. 25 位D. 26 位選D分析：64MB的主存地址空間， 故而 MAR的尋址范圍是 64M, Io

3、g2 (64M) =26,故而是26位。 而實(shí)際的主存的空間不能代表MAR的位數(shù)。5. 某計(jì)算機(jī)處理器主頻為50MHz采用定時查詢方式控制設(shè)備A的I/O ,查詢程序運(yùn)行一次所用的時鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對其查詢 至少200次，貝U CPU用于設(shè)備A的I/O的時間占整個 CPU時間的百分比至少是A. 0.02% B. 0.05%C. 0.20%D. 0.50% 選C分析：每秒200次查詢，每次500個周期，則每秒最少200 X 500 = 10 0000個周期，100000 -50M=0.20%。6. 某計(jì)算機(jī)的控制器采用微程序控制方式，微指令中的操作控

4、制字段采用字段直接編碼法，共有33個微命令，構(gòu)成5個互斥類，分別包含 7、3、12、5和6個微命令，則操作控制字段至少有A. 5 位 B. 6 位 C.15 位 D. 33 位選C分析：操作控制字段采用字段直接編碼法，將微指令拆成諾干個小字段，互斥微指令可以在同一個字段，所以 5個互斥微指令 分別需要3，2，4，3，3,共15位。7. 響應(yīng)外部中斷的過程中，中斷隱指令完成的操作，除保護(hù)斷點(diǎn)外，還包括I. 關(guān)中斷 II.保存通用寄存器的內(nèi)容III.形成中斷服務(wù)程序入口地址并送PCA.僅 I、II B. 僅 I、HI C. 僅 II、III D. I、II、II選B分析：響應(yīng)外部中斷的過程中包括關(guān)

5、中斷，保護(hù)斷點(diǎn)，形成中斷服務(wù)程序入口地址并送 PC,而保存通用寄存器的內(nèi)容是在進(jìn)入中斷服務(wù)程序后首先進(jìn)行的操作。8. 某數(shù)采用IEEE 754單精度浮點(diǎn)數(shù)格式表示為C640 0000H，則該數(shù)的值是A. -1.5 X 213 B. -1.5 X 212 C. -0.5x X 213 D. -0.5 X 212 選A分析：IEEE 754單精度浮點(diǎn)數(shù)格式為C640 0000H，二進(jìn)制格式為1100 0110 0100 0000 0000 0000 0000 0000，轉(zhuǎn)換為標(biāo)準(zhǔn)的格式為：S階碼尾數(shù)J11000 1100100 0000 0000 0000 0000 0000因此，浮點(diǎn)數(shù)的值為-1

6、.5 X 2139. 某計(jì)算機(jī)主存地址空間大小為256 MB，按字節(jié)編址。虛擬地址空間大小為4 GB，采用頁式存儲管理，頁面大小為4 KB , TLB（快表）采用全相聯(lián)映射，有4個頁表項(xiàng)，內(nèi)容如下表所示。有效位標(biāo)記頁框號0FF180H0002H13FFF1H0035H002FF3H0351H103FFFH0153H則對虛擬地址 03FF F180H進(jìn)行虛實(shí)地址變換的結(jié)果是A. 015 3180H B. 003 5180H C. TLB缺失 D.缺頁選A分析：虛擬地址為 03FF F180H,其中頁號為03FFFH,頁內(nèi)地址為180H,根據(jù)題目中給出 的頁表項(xiàng)可知頁標(biāo)記為03FFFH所對應(yīng)的頁框

7、號為 0153H,頁框號與頁內(nèi)地址之和即為物理地址 015 3180 H。10.下列關(guān)于中斷I/O方式和DMA方式比較的敘述中，錯誤的是A. 中斷I/O方式請求的是 CPU處理時間，DMA方式請求的是總線使用權(quán)B. 中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后，DMA向應(yīng)發(fā)生在一個總線事務(wù)完成后C中斷I/O方式下數(shù)據(jù)傳送通過軟件完成，DMA方式下數(shù)據(jù)傳送由硬件完成D.中斷I/O方式適用于所有外部設(shè)備，DMA方式僅適用于快速外部設(shè)備選D分析：中斷處理方式：在 I/O設(shè)備輸入每個數(shù)據(jù)的過程中，由于無需CPU干預(yù)，因而可使CPU與I/O設(shè)備并行工作。僅當(dāng)輸完一個數(shù)據(jù)時，才需CPU花費(fèi)極短的時間去做些中斷處理。因

8、此中斷申請使用的是CPU處理時間，發(fā)生的時間是在一條指令執(zhí)行結(jié)束之后，數(shù)據(jù)是在軟件的控制下完成傳送。而DMA方式與之不同。DMA方式：數(shù)據(jù)傳輸?shù)幕締挝皇菙?shù)據(jù)塊，即在CPU與I/O設(shè)備之間，每次傳送至少一個數(shù)據(jù)塊；DMA方式每次申請的是總線的使用權(quán)，所傳送的數(shù)據(jù)是從設(shè)備直接送入內(nèi)存的，或者相反；僅在傳送一個或多個數(shù)據(jù) 塊的開始和結(jié)束時，才需CPU干預(yù)，整塊數(shù)據(jù)的傳送是在控制器的控制下完成的。答案D的說法不正確。二填空題（30分）1. 某容量為256MB的存儲器由若干 4M X 8位的DRAM芯片構(gòu)成，該DRAM芯片的地址引 腳和數(shù)據(jù)引腳總數(shù)是（19 ）。解.4MX 8位的芯片數(shù)據(jù)線應(yīng)為 8根，

9、地址線應(yīng)為log24M=22根，而DRAM采用地址 復(fù)用技 術(shù)，地址線是原來的 1/2，且地址信號分行、列兩次傳送。地址線數(shù)為22/2=11根，所以地址引腳與數(shù)據(jù)引腳的總數(shù)為 11+8=19根。2. CPU存取出一條指令并執(zhí)行該指令的時間叫（指令周期）,它通常包含若干個（ CPU周期），而后者又包含若干個（時鐘周期 ）。3. 反映主存速度指標(biāo)的三個術(shù)語是存取時間、（存儲周期）和（存儲器帶寬）。4. 廣泛使用的（ SRAM）和DRAM都是半導(dǎo)體隨機(jī)讀寫存儲器。前者的速度比后者快，但 集成度不如后者高。5. 某同步總線采用數(shù)據(jù)線和地址線復(fù)用方式，其中地址/數(shù)據(jù)線有32根，總線時鐘頻率為66MHz,

10、每個時鐘周期傳送兩次數(shù)據(jù) （上升沿和下降沿各傳送一次數(shù)據(jù)），該總線的最大數(shù)據(jù)傳輸率（總線帶寬）是（528MB/S）。分析：數(shù)據(jù)線有32根也就是一次可以傳送 32bit/8=4B的數(shù)據(jù)，66MHz意味著有66M個時鐘 周期，而每個時鐘周期傳送兩次數(shù)據(jù)，可知總線每秒傳送的最 大數(shù)據(jù)量為66MX 2 X 4B=528MB所以總線的最大數(shù)據(jù)傳輸率為528MB/S6. 若某設(shè)備中斷請求的響應(yīng)和處理時間為100ns，每400ns發(fā)出一次中斷請求，中斷 響應(yīng) 所允許的最長延遲時間為 50ns,則在該設(shè)備持續(xù)工作過程中，CPU用于該設(shè)備的I/O時間 占整個CPU時間的百分比至少是 （25%）。分析.每400n

11、s發(fā)出一次中斷請求，而響應(yīng)和處理時間為100ns,其中容許的延遲為干擾 信息，因?yàn)樵?0ns內(nèi)，無論怎么延遲，每 400ns還是要花費(fèi)100ns處理中斷的，所以該設(shè) 備 的I/O 時間占整個 CPU時間的百分比為 100ns/400ns=25%。7. 設(shè)浮點(diǎn)數(shù)格式為：階碼 5位（含1位階符），尾數(shù)11位（含1位數(shù)符）。寫出51/128所對 應(yīng)的機(jī)器數(shù)。1）階碼和尾數(shù)均為原碼（x浮=1, 0001; 0.110 011 000 0）, 2）階碼和尾數(shù) 均為補(bǔ)碼（x浮=1, 1111 ; 0.110 011 000 0） , 3）階碼為移碼，尾數(shù)為補(bǔ)碼（x浮=0, 1111;0.110 011 0

12、00 0 ）。分析：據(jù)題意畫出該浮點(diǎn)數(shù)的格式：階符1位階碼4位數(shù)符1位尾數(shù)10位將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制：x= 51/128= 0.0110011B= 2-1 * 0.110 011B8. 一個組相聯(lián)映射的 Cache,有128塊，每組4塊，主存共有16384塊，每塊64個字，則主 存地址共（20 ）位，其中主存字塊標(biāo)記應(yīng)為（ 8 ）位，組地址應(yīng)為（6 ）位，Cache地16384128址共（7 ）位。218 =16384 64字28= 128 4 26= 4 2 =1289. 對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級存儲體系結(jié)構(gòu)，即（高速緩沖存儲器）、（主

13、存儲器）、（外存儲器 ）。10. 一個較完善的指令系統(tǒng)， 應(yīng)當(dāng)有（數(shù)據(jù)處理）、（數(shù)據(jù)存儲）、（數(shù)據(jù)傳送）、（程序控制） 四大類指令。三簡答題（31分）1. 畫出計(jì)算機(jī)硬件組成框圖，說明各部件的作用及計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)。（6分）解：計(jì)算機(jī)硬件組成框圖如下：r各部件的作用如下：控制器：整機(jī)的指揮中心，它使計(jì)算機(jī)的各個部件自動協(xié)調(diào)工作。運(yùn)算器：對數(shù)據(jù)信息進(jìn)行處理的部件，用來進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。存儲器：存放程序和數(shù)據(jù)，是計(jì)算機(jī)實(shí)現(xiàn)“存儲程序控制”的基礎(chǔ)。輸入設(shè)備：將人們熟悉的信息形式轉(zhuǎn)換成計(jì)算機(jī)可以接受并識別的信息形式的設(shè)備。輸出設(shè)備：將計(jì)算機(jī)處理的結(jié)果（二進(jìn)制信息）轉(zhuǎn)換成人類或其它設(shè)備可以

14、接收和識 別的信息形式的設(shè)備。2解釋下列概念： 存儲字、存儲字長、存儲容量、機(jī)器字長、指令字長。（5分）解：存儲字：一個存儲單元所存二進(jìn)制代碼的邏輯單位。 存儲字長：一個存儲單元所存儲的二進(jìn)制代碼的總位數(shù)。存儲容量：存儲器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）。機(jī)器字長：指 CPU次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。指令字長：機(jī)器指令中二進(jìn)制代碼的總位數(shù)。3說明存取周期和存取時間的區(qū)別。（4分）解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。即：存取周期=存取時間+恢復(fù)時間4什么叫刷

15、新？為什么要刷新？說明刷新有幾種方法。（6分）解：刷新：對DRAM定期進(jìn)行的全部重寫過程； 刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時補(bǔ)充，因此安排了定期刷新操作； 常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進(jìn)行刷新，存在CPU訪存死時間。分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間。異步式：是集中式和分散式的折衷。5.簡述中斷處理過程。（5分） 答：中斷處理過程如下：（1 ）當(dāng)CPU執(zhí)行完一條現(xiàn)行指令時，如果外設(shè)向 CPU發(fā)出中斷請求，那么 CPU在滿足響應(yīng)條件的情況下，將發(fā)出中斷響應(yīng)信號，與此同時關(guān)閉中斷

16、（“中斷屏蔽觸發(fā)器”置“ 1 ”）,表示CPU不再接收別的設(shè)備的中斷。（2）這時，CPU將尋找中斷請求源是哪一個設(shè)備，并保存CPU自己的程序計(jì)數(shù)器（PC的內(nèi)容。然后，將它轉(zhuǎn)移到處理該中斷的中斷服務(wù)程序。（3） CPU保存現(xiàn)場信息，待設(shè)備服務(wù)完成后，恢復(fù)CPU現(xiàn)場信息。這些動作完成后，開放中斷（“中斷屏蔽觸發(fā)器”置“0”），并返回到原來被中斷的主程序的下一條指令繼續(xù)執(zhí)行。6什么叫總線周期、時鐘周期、指令周期？它們之間一般有什么關(guān)系？（ 5分）解：時鐘周期是系統(tǒng)工作的最小時間單位，它由計(jì)算機(jī)主頻決定；總線周期指總線上兩個設(shè)備進(jìn)行一次信息傳輸所需要的時間（如CPU對存儲器或I/O端口進(jìn)行一次讀/寫操

17、作所需的時間）；指令周期指CPU執(zhí)行一條指令所需要的時間。三者之間的關(guān)系是：時鐘周期是基本動作單位； 一個總線周期通常由n個時鐘周期組成；而 一個指令周期中可能包含有一個或幾個總線周期，也可能一個總線周期都沒有， 這取決于該指令的功能。計(jì)算題（9分）1一盤組共11片，記錄面為20面，每面上外道直徑為 14英寸，內(nèi)道直徑為10英寸，分 203道。數(shù)據(jù)傳輸綠為 983040B/S，磁盤轉(zhuǎn)速為3600轉(zhuǎn)/分。假定每個記錄塊記錄 1024B， 且系統(tǒng)可掛多達(dá)16臺這樣的磁盤，請給出適當(dāng)?shù)拇疟P地址格式， 并計(jì)算盤組總的存儲容量。（5分）解：設(shè)數(shù)據(jù)傳輸率為 C,每一磁道的容量為 N,磁盤轉(zhuǎn)速為r,則根據(jù)公

18、式C=N- r,可求得：N=C/r=983040 - （3600/60）=16384（字節(jié)） 扇區(qū)數(shù)=16384 - 1024=16故表示磁盤地址格式的所有參數(shù)為：臺數(shù)16，記錄面20,磁道數(shù)203道，扇區(qū)數(shù)16,由此可得磁盤地址格式為：2017 169 84 30臺號柱面號盤面號扇區(qū)號磁盤總存儲容量為：16X 20X 203X 16384=1064304640 （字節(jié)）2設(shè)機(jī)器數(shù)字長為8位（含1位符號位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算下列各題。（4分）（1）A=9/64,B=-1332，求 A+B。（2）A=19/32, B=-17128，求 A-B。解：（1）A=9/64= 0.001 0010B,

19、 B= -1332= -0.011 0100BA補(bǔ)=0.001 0010, B補(bǔ)=1.100 1100A+B補(bǔ)=0.0010010 + 1.1001100 = 1.1011110 無溢出A+B= -0.010 0010B = -1764（2）A=19/32= 0.100 1100B, B= -17128= -0.001 0001BA補(bǔ)=0.100 1100, B補(bǔ)=1.110 1111 , -B補(bǔ)=0.001 0001A-B補(bǔ)=0.1001100 + 0.001000 仁 0.1011101 無溢出A-B= 0.101 1101B = 93128B綜合題（20分）1.設(shè)某機(jī)器字長為32位，CPU有16個32位通用寄存器，設(shè)計(jì)一個能容納64種操作的指令系統(tǒng)。如果采用通用寄存器作為基址寄存器，則RS型指令的最大尋找空間是多大？（ 4分）解：（1）指令格式：16個通用寄存器占4位，64種操作占6位，剩下22位用于存儲器地址，則指令格式如下:0PRD £221（2） 采用R位基址寄存器尋址，地址 =（R） + D。當(dāng)基址最大，D也取最大值時尋址能力 最大，而寄存器是 32位的，故最大地址空間是：232 + 222 = 4GB + 4MB2. 已知某64位機(jī)主存采用半導(dǎo)體存儲器，其地址碼為26位，若使用4M X 8位的DRAM芯片組成該機(jī)所允許的最大主存空間