第四章組合邏輯電路

1、相關(guān)知識回顧：邏輯運算邏輯運算邏輯門邏輯門第四章第四章 組合邏輯電路組合邏輯電路與與或或非非異或異或同或同或非門非門與門與門或門或門與非門與非門或非門或非門異或門異或門同或門同或門本章任務(wù)：1.1.組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計2.2.常用組合邏輯電路的使用常用組合邏輯電路的使用由邏輯由邏輯門組成門組成(2) 學習常用中規(guī)模組合邏輯學習常用中規(guī)模組合邏輯電路電路(3) 了解電路中的競爭和冒險現(xiàn)象了解電路中的競爭和冒險現(xiàn)象本章重點(1)(1)掌握掌握分析分析和和設(shè)計設(shè)計的基本方法的基本方法編碼器編碼器 譯碼器譯碼器 加法器加法器數(shù)據(jù)選擇器數(shù)據(jù)選擇器 數(shù)據(jù)比較器數(shù)據(jù)比較器本章基本

2、內(nèi)容(1)(1)組合邏輯電路分析與設(shè)計的方法組合邏輯電路分析與設(shè)計的方法(2)(2)常用組合邏輯電路的靈活應(yīng)用常用組合邏輯電路的靈活應(yīng)用第四章 組合邏輯電路第一節(jié)第一節(jié) 組合電路的分析和設(shè)計組合電路的分析和設(shè)計第五節(jié)第五節(jié)組合電路中的競爭與冒險組合電路中的競爭與冒險 第二節(jié)第二節(jié) 編碼器和譯碼器編碼器和譯碼器第三節(jié)第三節(jié) 數(shù)據(jù)選擇器數(shù)據(jù)選擇器第四節(jié)第四節(jié) 算術(shù)邏輯運算及數(shù)值比較器算術(shù)邏輯運算及數(shù)值比較器小結(jié)小結(jié)一、組合邏輯電路一、組合邏輯電路二、組合邏輯電路的分析二、組合邏輯電路的分析三、組合邏輯電路的設(shè)計三、組合邏輯電路的設(shè)計第一節(jié)第一節(jié) 組合邏輯電路的分析和設(shè)計組合邏輯電路的分析和設(shè)計數(shù)字

3、電路組合邏輯電路組合邏輯電路時序邏輯電路時序邏輯電路組合邏輯電路：任意時刻的輸出僅取決于該時刻組合邏輯電路：任意時刻的輸出僅取決于該時刻 的輸入，與電路原來的狀態(tài)無關(guān)。的輸入，與電路原來的狀態(tài)無關(guān)。 時序邏輯電路：任意時刻的輸出不僅取決于與當時時序邏輯電路：任意時刻的輸出不僅取決于與當時輸入，而且還取決于電路原來的狀態(tài)（與以前的輸輸入，而且還取決于電路原來的狀態(tài)（與以前的輸入有關(guān)）。入有關(guān)）。一、組合電路一、組合電路輸入：輸入：邏輯關(guān)系：邏輯關(guān)系：y1 = f1(a1、a2、an n) ) y2 = f2(a1、a2、an n) ) ym = fm(a1、a2、an n) )特點：特點：電路由

4、電路由邏輯門邏輯門構(gòu)成；構(gòu)成；不含記憶元件；不含記憶元件；輸出輸出無反饋無反饋到輸入的回路；到輸入的回路；輸出與電路輸出與電路原來狀態(tài)無關(guān)。原來狀態(tài)無關(guān)。輸出：輸出：a1、a2、any1、y2、ym組合邏輯組合邏輯電路電路a a1 1a a2 2a an ny y1 1y y2 2y ym m組合邏輯電路的框圖組合邏輯電路的框圖例 圖4.1.1ABCIBACOCIBAS)()(二、組合邏輯電路的分析二、組合邏輯電路的分析分析已知邏輯電路功能分析已知邏輯電路功能步驟步驟：輸出函數(shù)輸出函數(shù)表達式表達式簡化函數(shù)簡化函數(shù)真值表真值表描述電路描述電路功能功能已知組合邏輯已知組合邏輯電路電路例：例：試分析

5、下圖所示邏輯電路的功能試分析下圖所示邏輯電路的功能。解：（解：（1）由電路圖得邏輯表達式）由電路圖得邏輯表達式ACBCAB)()()(Y ACBCAB 因此該電路為因此該電路為少數(shù)服從多數(shù)少數(shù)服從多數(shù)電路，電路，稱表決電路。稱表決電路。（2）由邏輯表達式得真值表）由邏輯表達式得真值表A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表（3）功能分析：）功能分析：多數(shù)輸入變量為多數(shù)輸入變量為1，輸出，輸出Y為為1；多數(shù)輸入變量為多數(shù)輸入變量為0，輸出，輸出 Y為為0。ACBCAB)()()(Y ACBCAB三、

6、組合邏輯電路的設(shè)計三、組合邏輯電路的設(shè)計步驟：步驟：根據(jù)要求設(shè)計出實際邏輯電路根據(jù)要求設(shè)計出實際邏輯電路確定輸入、輸出確定輸入、輸出列出真值表列出真值表(邏輯抽象邏輯抽象)寫出表達式寫出表達式并簡化并簡化畫邏輯電路圖畫邏輯電路圖形式變換形式變換根據(jù)設(shè)計所用根據(jù)設(shè)計所用芯片要求芯片要求選擇所需選擇所需門電路門電路根據(jù)設(shè)根據(jù)設(shè)計要求計要求分析題意，將設(shè)計分析題意，將設(shè)計要求轉(zhuǎn)化為邏輯關(guān)要求轉(zhuǎn)化為邏輯關(guān)系，這一步為設(shè)計系，這一步為設(shè)計組合邏輯電路的關(guān)鍵組合邏輯電路的關(guān)鍵例例1 1：設(shè)計一個監(jiān)視交通燈工作狀態(tài)的邏輯電路設(shè)計一個監(jiān)視交通燈工作狀態(tài)的邏輯電路. .每組電每組電信號燈由紅綠黃三盞燈組成信號燈

7、由紅綠黃三盞燈組成, ,正常情況下任何時刻必有正常情況下任何時刻必有一盞且僅有一盞燈亮一盞且僅有一盞燈亮, ,而其他狀態(tài)時而其他狀態(tài)時, ,電路發(fā)生故障電路發(fā)生故障, ,發(fā)發(fā)出故障信號出故障信號, ,提醒維修人員前去修理提醒維修人員前去修理. .解：解：（1）邏輯抽象、列真值表邏輯抽象、列真值表 紅、黃、綠的狀態(tài)分別為輸入變量，用紅、黃、綠的狀態(tài)分別為輸入變量，用R、A、G表示表示,規(guī)定規(guī)定“1”為亮，為亮，“0”為暗為暗, 故障信號為輸出變量故障信號為輸出變量Z, 規(guī)定規(guī)定正常工作狀態(tài)正常工作狀態(tài)Z=0,故障故障Z=1。 （2）寫出邏輯函數(shù)式）寫出邏輯函數(shù)式 （3）選定器件類型為小規(guī)模）選定

8、器件類型為小規(guī)模 集成門電路集成門電路 R A G Z0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表RAGGRAGARAGRGARZ（4 4）化簡）化簡AGRGRAGARZ（5）畫出邏輯電路圖）畫出邏輯電路圖AGRGRAGARZP166圖4.2.5)()()()()( AGRGRAGARAGRGRAGARZ圖4.2.4要求用與非門實現(xiàn)P167圖4.2.7R A G Z0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表)(GARGARGARZ要求

9、用與或非門實現(xiàn)例例2 2：半加器的設(shè)計半加器的設(shè)計解：（解：（1）半加器真值表）半加器真值表（2）輸出函數(shù)）輸出函數(shù) 輸入輸入 輸出輸出被加數(shù)被加數(shù)A 加數(shù)加數(shù)B 和和S 進位進位C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1ABCBABABAS分析：半加器是將兩個一位二進制數(shù)相加求得和及向高分析：半加器是將兩個一位二進制數(shù)相加求得和及向高 位進位的電路。因此，有位進位的電路。因此，有兩個輸入兩個輸入（加數(shù)與被加（加數(shù)與被加 數(shù)）及數(shù)）及兩個輸出兩個輸出（和與進位）（和與進位） 。 設(shè)被加數(shù)和加數(shù)分別為設(shè)被加數(shù)和加數(shù)分別為A A和和B B，和與進位分別為，和與進位分別為S

10、S、C C，真值表為：真值表為：（3）邏輯圖）邏輯圖（4 4）邏輯符號）邏輯符號（2）輸出函數(shù)）輸出函數(shù)ABCBABABAS 由表達式知，若無特別要求，用一個異或門由表達式知，若無特別要求，用一個異或門和一個與門即可實現(xiàn)半加器電路。電路圖為：和一個與門即可實現(xiàn)半加器電路。電路圖為：半加器邏輯符號)(C)()(S ABABBABA 將用將用“異或異或”門門實現(xiàn)的半加器改為用實現(xiàn)的半加器改為用“與非與非”門門實現(xiàn)實現(xiàn)函數(shù)表達式變換形式：函數(shù)表達式變換形式：用用“與非與非”門實現(xiàn)半加器邏輯圖如圖所示：門實現(xiàn)半加器邏輯圖如圖所示：ABCBABABAS 全加器是實現(xiàn)全加器是實現(xiàn)例：全加器的設(shè)計例：全加器

11、的設(shè)計全加器真值表全加器真值表 輸入輸入 輸出輸出 Ai Bi Ci Si Ci+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1一位二進制數(shù)一位二進制數(shù)一位二進制數(shù)一位二進制數(shù)低位來的進位低位來的進位相加相加和和高位進位高位進位CBACBACBACBACBASiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCACBBACBACBACBACBAC1全加器邏輯符號全加器邏輯符號全加器電路圖全加器電路圖CBASiiiiiiiiCACBBAC 1作業(yè)：作業(yè)：P210 題題

12、4.3 （全加器）（全加器）例：例：試將試將8421BCD碼轉(zhuǎn)換成余碼轉(zhuǎn)換成余3BCD碼。碼。 8421碼碼 余余3碼碼 B3 B2 B1 B0 E3 E2 E 1 E00 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 0（2）卡諾圖）卡諾圖（1）真值表）真值表 B1B0 B1B0 B3B2B3B2000001

13、011111101000000 00 00 00 001010 01 11 11 1111110101 11 1 B1B0 B1B0 B3B2B3B2000001011111101000000 01 11 11 101011 10 00 00 0111110100 01 1E3E2（2）卡諾圖 B1B0 B1B0 B3B2B3B2000001011111101000001 10 01 10 001011 10 01 10 0111110101 10 0 B1B0 B1B0 B3B2B3B2000001011111101000001 10 00 01 101011 10 00 01 111111

14、0101 10 0E1E0 8421碼碼 余余3碼碼 B3 B2 B1 B0 E3 E2 E 1 E00 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 08421BCD8421BCD碼轉(zhuǎn)換成余碼轉(zhuǎn)換成余3 3碼邏輯圖碼邏輯圖（4）電路圖）電路圖（3 3）表達式）表達式8 8421BCD碼余3碼000101101

15、212022120233BEBBBBEBBBBBEBBBBBEBB思考：思考：試將余試將余3BCD碼碼轉(zhuǎn)換成轉(zhuǎn)換成8421BCD碼。碼。第二節(jié)第二節(jié) 編碼器和譯碼器編碼器和譯碼器二進制代碼二進制代碼特定含義的信息特定含義的信息譯譯 碼碼編編 碼碼譯碼器譯碼器編碼器編碼器編碼器分為普通編碼器和優(yōu)先權(quán)編碼器。根據(jù)進編碼器分為普通編碼器和優(yōu)先權(quán)編碼器。根據(jù)進制可分為二進制編碼器和二十進制編碼器制可分為二進制編碼器和二十進制編碼器一、編碼器一、編碼器 輸入輸入:m:m個需要編碼的信號；個需要編碼的信號； 輸出輸出:n:n位位二進制代碼二進制代碼（m=2m=2n n）。）。 邏輯功能：任何時刻邏輯功能：

16、任何時刻I0I7只能有一個取值為只能有一個取值為1，并且，并且有一組對應(yīng)的有一組對應(yīng)的二進制代碼二進制代碼輸出。輸出。（一）編碼器工作原理（一）編碼器工作原理將將2 2n n個個輸入信號編成輸入信號編成n n位位二進制代碼二進制代碼的電路的電路普通編碼器普通編碼器輸入高電平有效輸入高電平有效輸出二進制代碼輸出二進制代碼Y2Y1Y0輸入信號為高電平有效（有效：表示有編碼請求）輸入信號為高電平有效（有效：表示有編碼請求）輸出代碼編為原碼（對應(yīng)自然二進制數(shù)）輸出代碼編為原碼（對應(yīng)自然二進制數(shù)） 優(yōu)先編碼器優(yōu)先編碼器優(yōu)先編碼器：允許同時輸入數(shù)個編碼信號，而電路只優(yōu)先編碼器：允許同時輸入數(shù)個編碼信號，而

17、電路只對其中優(yōu)先級別最高的信號進行編碼。對其中優(yōu)先級別最高的信號進行編碼。優(yōu)先級別高的編碼器信號排斥級別低的。優(yōu)先級別高的編碼器信號排斥級別低的。優(yōu)先權(quán)的順序完全是根據(jù)實際需要來確定的。優(yōu)先權(quán)的順序完全是根據(jù)實際需要來確定的。 8線線3線優(yōu)先編碼器線優(yōu)先編碼器74HC148注：注：小圈表示小圈表示非邏輯非邏輯，也表示，也表示低電平有效低電平有效圖圖4.3.47I6I5I4I3I2I1I0IEXY2Y1Y0Y管腳定義：管腳定義：I0I7:輸入輸入, ,低電平低電平有效有效, ,優(yōu)先級別依次為優(yōu)先級別依次為 I I7 7-I-I0 0Y2-Y0：編碼輸出端。：編碼輸出端。SS：選通輸入端；：選通輸

18、入端；時，編碼，時，編碼，時，禁止編碼。時，禁止編碼。S圖圖4.3.47I6I5I4I3I2I1I0IEXY2Y1Y0Y管腳定義：管腳定義：選通輸出端，：選通輸出端，編碼狀態(tài)下編碼狀態(tài)下， 若無輸入信號，若無輸入信號，0sYSY0SEXY0EXY：擴展輸出端，：擴展輸出端，編碼狀態(tài)下編碼狀態(tài)下，若有輸入信號，若有輸入信號，0S圖圖4.3.47I6I5I4I3I2I1I0IEXY2Y1Y0Y7I6I5I4I3I2I1I0IEXY2Y1Y0Y74HC14874HC148邏輯符號邏輯符號74HC14874HC148的真值表的真值表禁止編碼不可能出不可能出現(xiàn)現(xiàn)00工作，且工作，且有輸入有輸入01工作，

19、但工作，但無輸入無輸入10不工作不工作11狀態(tài)狀態(tài)SYEXY（二）編碼器的應(yīng)用（二）編碼器的應(yīng)用解：（解：（1 1）編碼器輸入）編碼器輸入1616線線, ,用兩片用兩片8-38-3線編碼器，高位為第線編碼器，高位為第 一片，低位為第二片。一片，低位為第二片。高位低位（2 2）實現(xiàn)優(yōu)先編碼：高位選通輸出與低位控制端連接。）實現(xiàn)優(yōu)先編碼：高位選通輸出與低位控制端連接。例例4.3.14.3.1：用用8-38-3線優(yōu)先編碼器線優(yōu)先編碼器74HC14874HC148擴展成擴展成1616線線-4-4線編碼器。線編碼器。例例4.3.14.3.1：用用8-38-3線優(yōu)先編碼器線優(yōu)先編碼器74HC14874HC

20、148擴展成擴展成1616線線-4-4線編碼器。線編碼器。（3 3）第一片工作時）第一片工作時, ,編碼器輸出：編碼器輸出：1000-11111000-1111 第二片工作時第二片工作時, ,編碼器輸出編碼器輸出: 0000-0111: 0000-01110 01 11 10 0（三）二（三）二-十進制優(yōu)先編碼器十進制優(yōu)先編碼器提問：為什么要用二一十進制編碼器？提問：為什么要用二一十進制編碼器？人們習慣用十進制，而數(shù)字電路只識別二進制，則需要相互轉(zhuǎn)人們習慣用十進制，而數(shù)字電路只識別二進制，則需要相互轉(zhuǎn)換。例如：鍵盤編碼器換。例如：鍵盤編碼器 二一十進制編碼器二一十進制編碼器：將：將0 09 9

21、十個十進制數(shù)轉(zhuǎn)換為二進制代十個十進制數(shù)轉(zhuǎn)換為二進制代碼的電路。碼的電路。 （三）二（三）二-十進制優(yōu)先編碼器十進制優(yōu)先編碼器輸入：需要編碼的輸入：需要編碼的1010個信號個信號I I 9 9 I I 0 0 ,I I 9 9的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最高， I I 0 0的優(yōu)先權(quán)最低的優(yōu)先權(quán)最低; ;輸出輸出: 4: 4位二進制代碼位二進制代碼 Y Y 3 3 Y Y 0 0又稱為又稱為10線線4線優(yōu)先編碼器線優(yōu)先編碼器 （三）二（三）二-十進制優(yōu)先編碼器十進制優(yōu)先編碼器I I 9 9的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最高，I I 0 0的優(yōu)先權(quán)最低的優(yōu)先權(quán)最低。二、譯碼器二、譯碼器（一）二進制譯碼器（一）二

22、進制譯碼器二進制譯碼器輸入輸出滿足：二進制譯碼器輸入輸出滿足：m=2=2n n 輸入輸入 輸出輸出 a1 a0 y0 y1 y2 y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 12位二進制譯碼器位二進制譯碼器如：如：24譯碼器譯碼器 38譯碼器譯碼器 416譯碼器譯碼器輸入：輸入：n n位位二進制代碼二進制代碼輸出輸出: m: m個信號個信號邏輯功能：對應(yīng)一組輸入的邏輯功能：對應(yīng)一組輸入的二進二進制代碼，制代碼，只有其中一個只有其中一個輸出為有輸出為有效電平，其余輸出端則為反電平。效電平，其余輸出端則為反電平。輸出高電平有效輸入二進制編碼，輸

23、入二進制編碼，0-7依次依次對應(yīng)對應(yīng)8個輸出。個輸出。38譯碼器譯碼器(74HC138) 八個輸出端，低電平有效。八個輸出端，低電平有效。 譯碼狀態(tài)下，相應(yīng)輸出端為；譯碼狀態(tài)下，相應(yīng)輸出端為； 禁止譯碼狀態(tài)下，輸出均為。禁止譯碼狀態(tài)下，輸出均為。: 7Y0YA0 A A2 2：: 321SSS、和附加控制端附加控制端, 與與邏輯。邏輯。EN = 1（ EN=0 ，禁止譯碼，輸出均為。，禁止譯碼，輸出均為。) ，譯碼。，譯碼。0, 1321SSS 當門電路當門電路GsGs的輸出為的輸出為高電平高電平(S=1)(S=1)時時, ,允許譯碼，允許譯碼，可由邏輯圖寫出以下邏輯可由邏輯圖寫出以下邏輯式式

24、Y Y0 0=(A=(A2 2AA1 1AA0 0) =m) =m0 0Y Y1 1=(A=(A2 2AA1 1AA0 0 ) =m ) =m1 1Y Y2 2=(A=(A2 2AA1 1 A A0 0) =m) =m2 2Y Y3 3=(A=(A2 2AA1 1 A A0 0 ) =m ) =m3 3Y Y4 4=(A=(A2 2 A A1 1AA0 0) =m) =m4 4Y Y5 5=(A=(A2 2 A A1 1AA0 0 ) =m ) =m5 5Y Y6 6=(A=(A2 2 A A1 1 A A0 0) =m) =m6 6Y Y7 7=(A=(A2 2 A A1 1 A A0 0

25、) =m ) =m7 7此譯碼器又叫此譯碼器又叫最小項譯碼器，也稱全譯碼器最小項譯碼器，也稱全譯碼器38譯碼器譯碼器(74HC138)的功能表：的功能表：全部為高電平。禁止工作，輸出端狀態(tài)時，譯碼器被或當附加控制端1SS0S.321a38譯碼器譯碼器(74HC138)的功能表：的功能表：b. 當當S11，S 2 S 30時，譯碼器處于工時，譯碼器處于工作狀態(tài)作狀態(tài)例例4.3.2用用38譯碼器譯碼器構(gòu)成構(gòu)成416譯碼器譯碼器D D0 0-D-D3 3：譯碼輸入：譯碼輸入D D3 3-D-D0 00111，第一片工作，第二片禁止第一片工作，第二片禁止D D3 3-D-

26、D0 0：1000-11111000-1111，?。ㄈ。? 1）片的）片的S S3 3、S S2 2和（和（2 2）片的）片的S S1 1接接D D3 3第一片禁止，第二片工作第一片禁止，第二片工作（二）譯碼器的應(yīng)用（二）譯碼器的應(yīng)用譯譯碼碼輸輸入入譯碼輸出譯碼輸出（三）十進制譯碼器（三）十進制譯碼器又稱：二又稱：二十進制譯碼器十進制譯碼器 邏輯功能：邏輯功能：將將4 4位位BCDBCD碼的十組代碼翻譯成碼的十組代碼翻譯成0 09 9十個對應(yīng)輸出十個對應(yīng)輸出信號。電路信號。電路有有4個輸入端（個輸入端（A0-A3），），10個輸出端（個輸出端（Y0-Y9） Y i=mi (i=0,1,2,9)

27、 該譯碼器輸出為該譯碼器輸出為低電平有效低電平有效，對于，對于BCD碼任一組代碼輸入碼任一組代碼輸入只有一個對應(yīng)的輸出端輸出低電平，其余為高電平。只有一個對應(yīng)的輸出端輸出低電平，其余為高電平。 代碼的以外的偽碼（代碼的以外的偽碼（1010-1111 六個代碼）六個代碼）, Y Y0 0-Y-Y9 9均無均無低電平信號，譯碼器拒絕翻譯，具有拒絕偽碼的功能。低電平信號，譯碼器拒絕翻譯，具有拒絕偽碼的功能。二二- -十進制譯碼器十進制譯碼器74HC4274HC42 由邏輯圖得到函數(shù)表達式由邏輯圖得到函數(shù)表達式:Y0=(A3A2A1A0 )Y0=(A3A2A1A0 )Y1=(A3A2A1A0 )Y1=

28、(A3A2A1A0 )Y2=(A3A2A1 A0 )Y2=(A3A2A1 A0 )Y3=(A3A2A1 A0 )Y3=(A3A2A1 A0 )Y4=(A3A2 A1 A0)Y4=(A3A2 A1 A0) Y5=(A3A2 A1 A0 ) Y5=(A3A2 A1 A0 ) Y6=(A3A2 A1 A0) Y6=(A3A2 A1 A0) Y7=(A3A2 A1 A0 ) Y7=(A3A2 A1 A0 ) Y8=(A3 A2A1 A0 ) Y8=(A3 A2A1 A0 ) Y9=(A3 A2A1 A0 ) Y9=(A3 A2A1 A0 )低位低位高位高位二二- -十進制譯碼器十進制譯碼器74HC42

29、74HC42表表4.3.64.3.6二二- -十進制譯碼器十進制譯碼器74HC4274HC42的真值表的真值表（四）數(shù)字顯示譯碼器（四）數(shù)字顯示譯碼器 1.七段字符顯示器七段字符顯示器共陰極共陰極共陽極共陽極：高電平亮：高電平亮：低電平亮：低電平亮半導體數(shù)碼管半導體數(shù)碼管BS201ABS201A：每一段由一：每一段由一個發(fā)光二極管組成。個發(fā)光二極管組成。(LED)(LED)液晶顯示器（簡稱液晶顯示器（簡稱LCD） 液晶的透明度和呈現(xiàn)的顏色受外加電場的影響，利用液晶的透明度和呈現(xiàn)的顏色受外加電場的影響，利用此特點做成字符顯示器此特點做成字符顯示器。2.BCD-七段顯示譯碼器七段顯示譯碼器 作用：

30、將作用：將BCD代碼譯成代碼譯成數(shù)碼管所需要的數(shù)碼管所需要的驅(qū)動信驅(qū)動信號號，使數(shù)碼管用十進制，使數(shù)碼管用十進制數(shù)字顯示出數(shù)字顯示出BCD代碼所代碼所表示的數(shù)值。表示的數(shù)值。輸入輸入輸出輸出數(shù)字數(shù)字 A3A3A2A2A1A1A0A0YaYaYbYbYcYcYdYdYeYeYfYfYgYg字形字形0 00 00 00 00 01 11 11 11 11 11 10 01 10 00 00 01 10 01 11 10 00 00 00 02 20 00 01 10 01 11 10 01 11 10 01 13 30 00 01 11 11 11 11 11 10 00 01 14 40 01

31、10 00 00 01 11 10 00 01 11 15 50 01 10 01 11 10 01 11 10 01 11 16 60 01 11 10 00 00 01 11 11 11 11 17 70 01 11 11 11 11 11 10 00 00 00 08 81 10 00 00 01 11 11 11 11 11 11 19 91 10 00 01 11 11 11 10 00 01 11 110101 10 01 10 00 00 00 01 11 10 01 111111 10 01 11 10 00 01 11 10 00 01 112121 11 10 00 00

32、01 10 00 00 01 11 113131 11 10 01 11 10 00 01 10 01 11 114141 11 11 10 00 00 00 01 11 11 11 115151 11 11 11 10 00 00 00 00 00 00 0表表4.3.7BCD-4.3.7BCD-七段顯示譯碼器的真值表七段顯示譯碼器的真值表畫卡諾圖：畫卡諾圖： “ “圈圈0 0求反求反”)012123()0112023()012()012012012()01223()01202213()02130123(AAAAAAYgAAAAAAAYfAAAYeAAAAAAAAAYdAAAAAYcAAAA

33、AAAAYbAAAAAAAAYaBCD-七段譯碼器七段譯碼器7448不考慮附加電路不考慮附加電路 （G1-G4）的影響則的影響則Ya-Yg與與A3、A2、A1、A0之間的邏輯關(guān)之間的邏輯關(guān)系與式（系與式（4.3.11）完全相同完全相同七段譯碼器七段譯碼器7448A3、A2、A1、A0：BCD碼輸入信號碼輸入信號YaY Yg：譯碼輸出，高電平有效：譯碼輸出，高電平有效: 滅燈輸入控制端滅燈輸入控制端/滅零輸出端滅零輸出端/RBOBIRBI：滅零輸入端：滅零輸入端：燈測試輸入端：燈測試輸入端LT燈測試輸入端燈測試輸入端LT ： 當當LT 0 時，時，Ya Yg全部置為全部置為1，使得數(shù)，使得數(shù)碼管

34、顯示碼管顯示“8”七段譯碼器七段譯碼器7448滅零輸入滅零輸入RBI ：當當A3 A2 A1A0 0000時，若時，若RBI 0，則，則Ya Yg全部置為全部置為0，即與，即與0000碼對應(yīng)的字形碼對應(yīng)的字形0不不顯示，故稱為顯示，故稱為“滅零滅零”或或“消隱消隱”。七段譯碼器七段譯碼器7448/RBOBI（）滅燈輸入，（）滅燈輸入， 無論無論A3-A0是什么狀態(tài)是什么狀態(tài),輸出輸出 YaY Yg均為低電平（全滅）均為低電平（全滅）（）滅零輸出，（）滅零輸出， A3=A2=A1=A0=0、表示已將、表示已將本來應(yīng)該顯示的零熄滅了本來應(yīng)該顯示的零熄滅了0RBI 0RBO :滅燈輸入控制端滅燈輸入

35、控制端/滅零輸出端滅零輸出端（雙功能）（雙功能）0BI 圖圖4.3.18為為7448驅(qū)動共陰極半導體數(shù)碼管驅(qū)動共陰極半導體數(shù)碼管BS201A的工的工作電路。作電路。譯碼器設(shè)計組合邏輯電路譯碼器設(shè)計組合邏輯電路實現(xiàn)原理實現(xiàn)原理1 1、二進制譯碼器的輸出為輸入變量的全部最小項。、二進制譯碼器的輸出為輸入變量的全部最小項。 Y Yi i=m=mi i（譯碼器輸出高電平有效）（譯碼器輸出高電平有效） Y Yi i =m=mi i （譯碼器輸出低電平有效）（譯碼器輸出低電平有效） 2 2、任何一個、任何一個n n變量的邏輯函數(shù)都可變換為最小項之和變量的邏輯函數(shù)都可變換為最小項之和的標準式。的標準式。因此

36、，用因此，用n n位譯碼器和門電路可實現(xiàn)任何的位譯碼器和門電路可實現(xiàn)任何的n n變量組合邏輯變量組合邏輯函數(shù)。函數(shù)。 實例：實例：例例4.3.3 利用利用74HC138設(shè)計一個多輸出的組合邏輯電路。設(shè)計一個多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為輸出的邏輯函數(shù)式為:ABCCBCBAZCBABAZCBABCZCBABCACAZ4321)()()()(74207420453253237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ作業(yè)：作業(yè)：P212P2124.12 4.12 4.144.14P212P212 4.12 4.12 用用3-83-8譯碼

37、器和門電路產(chǎn)生如下多輸出邏輯圖。譯碼器和門電路產(chǎn)生如下多輸出邏輯圖。CABCBYBCCBACBAYACY321CABCBACBACABCBYBCAABCCBACBABCCBACBAYABCCBAACY321)()(64064037431(7431275751mmmmmmYmmmmmmmmYmmmmYP212P212 4.12 4.12 用用3-83-8譯碼器和門電路產(chǎn)生如下多輸出邏輯圖。譯碼器和門電路產(chǎn)生如下多輸出邏輯圖。)()()()()()(640640374317431275751YYYmmmYYYYYmmmmYYYmmY作業(yè)：作業(yè)：P212P212 4.144.14第三節(jié)第三節(jié) 數(shù)據(jù)選

38、擇器數(shù)據(jù)選擇器 在多個通道中選擇其中的某一路，或多個信息中選擇其中的在多個通道中選擇其中的某一路，或多個信息中選擇其中的某一個信息傳送或加以處理。某一個信息傳送或加以處理。數(shù)據(jù)選擇器數(shù)據(jù)選擇器多輸入多輸入一輸出一輸出選擇選擇選擇器選擇器一、數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器（一）分類：二選一、四選一、八選一、十六選一。（一）分類：二選一、四選一、八選一、十六選一。 四選一：四選一：輸入輸入輸出輸出D DA A1 1A A0 0Y YD D0 00 00 0D D0 0D D1 10 01 1D D1 1D D2 21 10 0D D2 2D D3 31 11 1D D3 34 4選選1 1數(shù)據(jù)選擇器真值

39、表數(shù)據(jù)選擇器真值表)()()()(013012011010AADAADAADAADY一、數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器雙四選一數(shù)據(jù)選擇器雙四選一數(shù)據(jù)選擇器74HC153附加控附加控制端制端輸出端輸出端輸入輸入端端公用控公用控制輸入制輸入 兩個數(shù)據(jù)選擇器有公共的兩個數(shù)據(jù)選擇器有公共的地址輸入端，數(shù)據(jù)輸入端和地址輸入端，數(shù)據(jù)輸入端和輸出端是各自獨立的，通過輸出端是各自獨立的，通過不同的地址代碼（不同的地址代碼（A A1 1A A0 0的狀的狀態(tài)）即可從態(tài)）即可從4 4個輸入數(shù)據(jù)中選個輸入數(shù)據(jù)中選出所要的一個，并送至輸出出所要的一個，并送至輸出端端Y Y雙四選一數(shù)據(jù)選擇器雙四選一數(shù)據(jù)選擇器74HC153

40、CMOS CMOS集成電路中經(jīng)常用集成電路中經(jīng)常用傳輸門組成數(shù)據(jù)選擇器傳輸門組成數(shù)據(jù)選擇器八選一數(shù)據(jù)選擇器八選一數(shù)據(jù)選擇器74HC151八選一需三位地址碼P189例例4.3.4 試用最少數(shù)量的四選一選擇器擴展成八選一選擇器。試用最少數(shù)量的四選一選擇器擴展成八選一選擇器。解：（解：（1 1）用一片雙四選一數(shù)）用一片雙四選一數(shù)據(jù)選擇器，實現(xiàn)八個輸入端。據(jù)選擇器，實現(xiàn)八個輸入端。 （2 2）用控制端形成高位）用控制端形成高位地址，實現(xiàn)三位地址，控制地址，實現(xiàn)三位地址，控制八個輸入。八個輸入。二、二、數(shù)據(jù)數(shù)據(jù)選擇器的應(yīng)用選擇器的應(yīng)用P190 例例4.3.5 試用四選一數(shù)據(jù)選擇器實現(xiàn)例試用四選一數(shù)據(jù)選擇

41、器實現(xiàn)例4.2.24.2.2的交通信號燈監(jiān)視電路的交通信號燈監(jiān)視電路 解：解：RAGGRAGARAGRGARZ)()()()(013012011010AADAADAADAADYAGGRAGARGAR18 8選選1 1數(shù)據(jù)選擇器輸出邏輯式數(shù)據(jù)選擇器輸出邏輯式: :Y=(AY=(A2 2AA1 1AA0 0)D)D0 0 + (A+ (A2 2AA1 1AA0 0 )D )D1 1 +(A +(A2 2AA1 1 A A0 0)D)D2 2 + (A+ (A2 2AA1 1 A A0 0 )D )D3 3+(A+(A2 2 A A1 1AA0 0)D)D4 4 +(A +(A2 2 A A1 1A

42、A0 0 )D )D5 5 + (A+ (A2 2 A A1 1 A A0 0)D)D6 6 + (A + (A2 2 A A1 1 A A0 0 )D )D7 7 4 4選選1 1數(shù)據(jù)選擇器輸出邏輯式數(shù)據(jù)選擇器輸出邏輯式: :Y=(AY=(A2 2AA1 1)D)D0 0 + (A + (A2 2AA1 1 )D )D1 1 +(A +(A2 2 A A1 1)D)D2 2 + (A+ (A2 2 A A1 1 )D )D3 3P190P190例例4.3.6 4.3.6 試用試用8 8選選1 1數(shù)據(jù)選擇器產(chǎn)生三變量邏輯函數(shù)數(shù)據(jù)選擇器產(chǎn)生三變量邏輯函數(shù)Z=AZ=AB BC C+ AC + A+

43、 AC + ABCBC結(jié)論：具有結(jié)論：具有n n位位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式輸入變量輸入變量不大于不大于n+1n+1的組合邏輯電路。的組合邏輯電路。作業(yè)：作業(yè)：4.16 4.19 4.204.16 4.19 4.20第四節(jié)第四節(jié) 加法器和數(shù)值比較器加法器和數(shù)值比較器一、加法器一、加法器（一）加法器的功能與分類（一）加法器的功能與分類功能：功能：二進制數(shù)相加二進制數(shù)相加 1位加法器位加法器 多位加法器多位加法器半加器半加器全加器全加器串行進位加法器串行進位加法器 超前進位加法器超前進位加法器分類：分類：半加器半加器圖圖4.3.254.3.25半加器

44、邏輯圖和符號半加器邏輯圖和符號不考慮來自低位的進位，將兩個不考慮來自低位的進位，將兩個1 1位二進制數(shù)相加，稱位二進制數(shù)相加，稱為半加；實現(xiàn)半加運算的電路，稱為半加器。為半加；實現(xiàn)半加運算的電路，稱為半加器。全加器全加器雙全加器雙全加器74LS183 74LS183 邏輯圖邏輯圖 圖形符號圖形符號考慮來自低位的進位，將兩個考慮來自低位的進位，將兩個1 1位二進制數(shù)相加，位二進制數(shù)相加，稱為全加；實現(xiàn)全加運算的電路，稱為全加器。稱為全加；實現(xiàn)全加運算的電路，稱為全加器。串行進位加法器串行進位加法器如圖：用全加器實現(xiàn)如圖：用全加器實現(xiàn)4位二進制數(shù)相加。位二進制數(shù)相加。低位全加器進位輸出低位全加器進

45、位輸出高位全加器進位輸入高位全加器進位輸入和進位結(jié)構(gòu)簡單結(jié)構(gòu)簡單 運算速度慢運算速度慢 輸入輸入 輸出輸出 Ai Bi CIi Si COi 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1全加器真值表由真值表得：COi=AiBi+(Ai+Bi)CIiCIi=COi-1=Ai-1Bi-1+(Ai-1+Bi-1)CIi-1COi=AiBi+(Ai+Bi)Ai-1Bi-1+(Ai+Bi)(Ai-1+Bi-1)+(Ai+Bi)(Ai-1+Bi-1)（A1+B1）A0B0+(Ai+Bi)(Ai

46、-1+Bi-1)(A0+B0)CI0超前進位加法器超前進位加法器同樣可得：Si=AiBiCIi進位位直接由加數(shù)、被加數(shù)和最低位進位位進位位直接由加數(shù)、被加數(shù)和最低位進位位CI0形成。形成。直接形成進位運算速度快運算速度快結(jié)構(gòu)復(fù)雜結(jié)構(gòu)復(fù)雜 超前進位加法器超前進位加法器四位加法器的邏輯符號四位加法器的邏輯符號加數(shù)加數(shù)被加數(shù)被加數(shù)和和低位進位低位進位進位進位N位加法運算、代碼轉(zhuǎn)換、減法器、十進制加法。位加法運算、代碼轉(zhuǎn)換、減法器、十進制加法。加法器的應(yīng)用加法器的應(yīng)用P197 例例4.3.7：試用四位加法器實現(xiàn)：試用四位加法器實現(xiàn)8421BCD碼至余碼至余3BCD碼碼的轉(zhuǎn)換。的轉(zhuǎn)換。解：余解：余3 3

47、碼比碼比84218421碼多碼多3 3，因此可用，因此可用四位二進制加法器四位二進制加法器實現(xiàn)代碼的轉(zhuǎn)換。實現(xiàn)代碼的轉(zhuǎn)換。輸入輸入輸出輸出D DC CB BA AY Y3 3Y Y2 2Y Y1 1Y Y0 00 00 00 00 00 00 01 11 10 00 00 01 10 01 10 00 00 00 01 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 00 00 01 11 11 10 01 10 01 11 10 00 00 00 01 11 10 01 10 00 01 10 01 11 11 11 10 01 10 01 1

48、0 00 00 01 10 01 11 11 10 00 01 11 11 10 00 0表表4.3.104.3.10例例4.3.74.3.7真值表真值表加法器的應(yīng)用加法器的應(yīng)用解解: :A A3 3-A-A0 0：84218421碼碼B B3 3-B-B0 0：00110011（3 3）CICI0 0：0 0P197 例例4.3.7：試用四位加法器實現(xiàn)：試用四位加法器實現(xiàn)8421BCD碼至余碼至余3BCD碼碼的轉(zhuǎn)換。的轉(zhuǎn)換。（一）（一）1位數(shù)值比較器位數(shù)值比較器討論兩個討論兩個1位二進制數(shù)位二進制數(shù)A和和B相比較的情況，相比較的情況，有三種可能有三種可能 AB A=B A B)、I(A B)

49、(A B)=0=0、I I(A B)(A B (b3b2b1b0)：輸出（：輸出（A B）= 1；二、數(shù)值比較器二、數(shù)值比較器功能：能對兩個相同位數(shù)的二進制數(shù)進行比較的器件。功能：能對兩個相同位數(shù)的二進制數(shù)進行比較的器件。（1）邏輯符號：）邏輯符號： A：四位二進制數(shù)輸入（：四位二進制數(shù)輸入（3為高位）為高位）AB、AB、A=B：輸出，高電平有效。：輸出，高電平有效。（2 2）邏輯功能：）邏輯功能：B：四位二進制數(shù)輸入（：四位二進制數(shù)輸入（3為高位）為高位）A（a3a2a1a0） B (b3b2b1b0)： （A B）= 1；A（a3a2a1a0）= B (b3b2b1b0)： 由控制輸入決定。由控制輸入決定。 比較器的應(yīng)用比較器的應(yīng)用P199 例例4.3.8 試用兩片試用兩片74LS85組成一個組成一個8位數(shù)值比較器位數(shù)值比較器 解：解：位擴展位擴展，用兩片，用兩片4位比較器，位比較器， 低位的輸出與高位的控制輸入連接。低位的輸出與高位的控制輸入連接。高位高位低位低位 比較器的應(yīng)用比較器的應(yīng)用P214 題題4.29邏輯電路圖為邏輯電路圖為作業(yè)：作業(yè)： P214 P214 題題4.294.29第五節(jié)第五節(jié) 組合電路中的競爭與冒險組合電路中的競爭與冒險一、競爭與冒險一、競爭與冒險競爭：競爭：冒險：冒險：在組合電路中，信號同時在組合電路中，信號同時