福師《EDA技術(shù)》在線作業(yè)一答案

1、福師EDA技術(shù)在線作業(yè)一-0004試卷總分:100 得分:100一、多選題 (共 10 道試題,共 20 分)1.常用的集成FPGA/CPLD開發(fā)工具有哪些（）。A.MAX+plus IIB.Quartus IIC.ISED.ispLEVER答案:ABCD2.衡量仿真器性能的重要指標(biāo)有哪些（）。A.仿真速度B.仿真的準(zhǔn)確性C.仿真的易用性答案:ABC3.SPLD器件分為幾類（）。A.PROMB.PLAC.PALD.GAL答案:ABCD4.ASIC電路特點(diǎn)描述正確的是（）。A.周期長B.投入高C.功耗低D.省面積答案:ABCD5.目前常用的硬件描述語言為：（）。A.VerilogB.VHDLC.

2、和 VCD.VB答案:AB6.IP核一般分為哪幾種（）。A.硬核B.固核C.軟核D.以上全不對答案:ABC7.EDA技術(shù)發(fā)展階段描述正確的是（）。A.CAD階段B.CAE階段C.EDA階段D.以上都不對答案:ABC8.按照處理的HDL語言類型，仿真器可以分為（）。A.Verilog HDL仿真器B.VHDL HDL仿真器C.混合仿真器答案:ABC9.下面哪些是專業(yè)提供PLD器件廠商（）。A.XilinxB.AlteraC.LatticeD.Micsoftware答案:ABC10.PLD是一種半定制器件，主要包括（）。A.FPGAB.CPLDC.CPUD.ASIC答案:AB二、判斷題 (共 40

3、 道試題,共 80 分)11.PLA是Programmable Logic Array,可編程邏輯陣列的縮寫。答案:正確12.有限狀態(tài)機(jī)非常適合于數(shù)字系統(tǒng)的控制模塊。答案:正確13.Verilog HDL中的變量一般分為兩種數(shù)據(jù)類型：net型和variable型。答案:正確14.HDL是Hardware Description Language,硬件描述語言的縮寫。答案:正確15.Quartus II是Xilinx的FPGA/CPLD的集成開發(fā)工具。答案:錯(cuò)誤16.PLD是一種全定制器件。答案:錯(cuò)誤17.反熔絲型開關(guān)元件一般用在對可靠性要求較高的軍事和航天產(chǎn)品器件上。答案:正確18.數(shù)據(jù)流描述

4、方式多用于組合邏輯電路。答案:正確19.Verilog HDL中實(shí)數(shù)型和字符串型常量是可以綜合的。答案:錯(cuò)誤20.不考慮信號時(shí)延等因素的仿真稱為功能仿真。答案:正確21.SOC是System On Chip,芯片系統(tǒng)的縮寫。答案:正確22.把適配后生成的編程文件裝入到PLD器件中的過程稱為下載。答案:正確23.解釋型仿真器速度慢一些，但可以隨時(shí)修改仿真環(huán)境和仿真條件。答案:正確24.綜合指的是將較高級抽象層次的設(shè)計(jì)描述自動(dòng)轉(zhuǎn)化為較低層次描述的過程。答案:正確25.Verilog語言的行為描述語句，如條件語句、賦值語句和循環(huán)語句類似于軟件高級語言，便于學(xué)習(xí)和使用。答案:正確26.CAE是Comp

5、uter Aided Engineering,計(jì)算機(jī)輔助工程的縮寫。答案:正確27.行為描述就是對設(shè)計(jì)實(shí)體的數(shù)學(xué)模型的描述，其抽象程度遠(yuǎn)高于結(jié)構(gòu)描述。答案:正確28.狀態(tài)機(jī)設(shè)計(jì)主要包含三個(gè)對象：當(dāng)前狀態(tài)，次狀態(tài)和輸出邏輯。答案:正確29.Verilog HDL支持條件運(yùn)算符。答案:正確30.數(shù)字設(shè)計(jì)流程中的設(shè)計(jì)輸入的表達(dá)方式一般有原理圖方式和HDL文本方式兩種。答案:正確31.仿真分為功能仿真和時(shí)序仿真。答案:正確32.Verilog HDL支持循環(huán)語句。答案:正確33.集成度是PLD器件的一項(xiàng)重要指標(biāo)。答案:正確34.PLD器件的設(shè)計(jì)往往采用層次化的設(shè)計(jì)方法，分模塊，分層次地進(jìn)行設(shè)計(jì)描述。答

6、案:正確35.ASIC一般采用全定制方法來實(shí)現(xiàn)設(shè)計(jì)。答案:正確36.Synplify是一種FPGA/CPLD的邏輯綜合工具。答案:正確37.CPLD和FPGA都屬于高密度可編程邏輯器件。答案:正確38.IP是Intellectual Property的縮寫。答案:正確39.PROM(Programmable ReadOnly Memory），可編程只讀存儲器的縮寫。答案:正確40.在IC設(shè)計(jì)領(lǐng)域中，IP核一般完成某種功能的設(shè)計(jì)模塊。答案:正確41.用狀態(tài)機(jī)進(jìn)行設(shè)計(jì)具有速度快、結(jié)構(gòu)簡單、可靠性高等優(yōu)點(diǎn)。答案:正確42.Verilog HDL不支持邏輯運(yùn)算符。答案:錯(cuò)誤43.在EDA設(shè)計(jì)中一般采用硬件描述語言(HDL)進(jìn)行電路與系統(tǒng)的描述。答案:正確44.Verilog HDL數(shù)據(jù)類型是用來表示數(shù)字電路中的物理連線、數(shù)據(jù)存儲和傳輸單元等物理量的。答案:正確45.ISP和專用的編程器是FPGA常用的兩種編程方式。答案:正確46.編譯型仿真器的仿真速度快，但需要預(yù)處理，不能即時(shí)修改。答案:正確47.仿真是EDA的精髓所在。答案:正確48.如果只需要在上電和系統(tǒng)