機(jī)組 本章小結(jié)和課堂練習(xí)

1、第二章本章小結(jié) l 定點(diǎn)數(shù)由符號位和數(shù)值域組成，有純小數(shù)和純整數(shù)兩種表示方法。 l 按IEEE754標(biāo)準(zhǔn)，浮點(diǎn)數(shù)由符號位S、階碼E、尾數(shù)M組成。階碼E的值等于指數(shù)e加偏移值。 l 十進(jìn)制形式數(shù)據(jù)采用兩種表示形式：字符串（非數(shù)值計(jì)算）；壓縮十進(jìn)制數(shù)串（完成十進(jìn)制數(shù)算術(shù)運(yùn)算）。 l 數(shù)的機(jī)器碼有四種表示：原碼、反碼、補(bǔ)碼、移碼。移碼用于表示浮點(diǎn)數(shù)階碼E，利于比較兩數(shù)大小和對階操作。 l 字符信息的表示采用ASCII碼。漢字處理有輸入編碼、漢字內(nèi)碼、字模碼等三種編碼。l 算術(shù)運(yùn)算常采用補(bǔ)碼加、減法，原碼乘除法或補(bǔ)碼乘除法。為了運(yùn)算器的高速性和控制的簡單性，采用先行進(jìn)位、陣列乘除法、流水線等

2、并行技術(shù)措施。 l 定點(diǎn)運(yùn)算器和浮點(diǎn)運(yùn)算器的結(jié)構(gòu)復(fù)雜程度不同。早期微機(jī)浮點(diǎn)運(yùn)算器放在CPU芯片外，目前已移至CPU內(nèi)部。課堂練習(xí)單選題  1. 計(jì)算機(jī)中普遍采用的字符編碼是（D） A. 二進(jìn)制編碼 B. 十六進(jìn)制編碼 C. BCD編碼 D. ASCII編碼 2. 機(jī)器數(shù)中，（C）的0的表示形式是唯一的 A. 原碼 B. 反碼 C. 補(bǔ)碼 D. 移碼3. 計(jì)算機(jī)中的數(shù)據(jù)采用補(bǔ)碼運(yùn)算目的是（C） A. 提高運(yùn)算可靠性 B. 提高運(yùn)算精度 C. 簡化機(jī)器結(jié)構(gòu) D. 便于數(shù)據(jù)的閱讀 4. 計(jì)算機(jī)做加法運(yùn)算時(shí)常常采用雙符號位表示法，目的是（B） A. 提高運(yùn)算精度 B. 判斷數(shù)據(jù)溢出 C. 提

3、高運(yùn)算速度 D. 方便判斷結(jié)果的符號5. 若采用雙符號位，則發(fā)生正溢的特征是雙符號位為（B） A. 00 B. 01 C. 10 D. 116. 補(bǔ)碼加法運(yùn)算是指（A）A. 操作數(shù)用補(bǔ)碼表示，連同符號位一起相加B. 操作數(shù)用補(bǔ)碼表示，根據(jù)符號位決定實(shí)際操作C. 將操作數(shù)轉(zhuǎn)化為原碼后再相加D. 取操作數(shù)絕對直接相加，符號位單獨(dú)處理7. 浮點(diǎn)加減中的對階的方法是（A） A. 將較小的階碼調(diào)整到與較大的階碼相同B. 將較大的階碼調(diào)整到與較小的階碼相同C. 將被加數(shù)的階碼調(diào)整到與加數(shù)的階碼相同D. 將加數(shù)的階碼調(diào)整到與被加數(shù)的階碼相同8. 浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，下列結(jié)果為規(guī)格化數(shù)的是（ A ） A.

4、1.1100 B. 0.0111 C. 1.0001 D. 0.01019. 算術(shù)邏輯運(yùn)算單元74181構(gòu)成16位的ALU，需要芯片數(shù)為（ B） A. 2片 B. 4片 C. 8片 D. 16片10.  運(yùn)算器的核心功能部件是（A ）    A. ALU      B.數(shù)據(jù)總線    C.狀態(tài)寄存器    D. 通用寄存器第三章本章小結(jié)l 存儲器是信息存儲和交流中心，運(yùn)行程序時(shí)，CPU自動(dòng)連續(xù)地從存儲器中取指令并執(zhí)行指令操作。l 計(jì)算機(jī)每完成一條指令，至少要執(zhí)行一次

5、訪問存儲器操作，并把處理結(jié)果存儲在存儲器中。l 存儲器可按存儲介質(zhì)、存取方式、制造工藝及用途等分類。主存一般采用半導(dǎo)體存儲器，容量大、存取速度快、體積小、功耗低、集成度高、價(jià)格便宜。l ROM在使用過程中可讀取信息但不能重新寫入，用來保存固定程序和數(shù)據(jù)。分掩膜式ROM、一次編程的PROM、通過紫外線照射擦除的EPROM、電可擦寫只讀存儲器E2PROM等。l RAM中信息可讀也可寫，斷電后信息丟失。SRAM芯片包括存儲體、讀寫電路、地址譯碼電路和控制電路等組成；DRAM 利用電容存儲電荷原理來保存信息，為保持電容中電荷不丟失，每隔一定時(shí)間須對DRAM刷新。l 用存儲器芯片構(gòu)成存儲器系統(tǒng)的方法有位

6、擴(kuò)展法、字?jǐn)U展法和字位擴(kuò)展法。l 相聯(lián)存儲器是按內(nèi)容訪問的存儲器，多體交叉存儲器由多個(gè)相互獨(dú)立、容量相同的存儲模塊構(gòu)成。l 層次化存儲系統(tǒng)由CPU寄存器、高速緩沖、主存和輔存構(gòu)成；Cache是為了彌補(bǔ)CPU與主存在速度上的差異，有直接、全相聯(lián)和組相聯(lián)3種地址映象方式。 課堂練習(xí)題解析一、單項(xiàng)選擇題1. 計(jì)算機(jī)中的存貯器系統(tǒng)是指（ D ）。 A. RAM存貯器 B. ROM存貯器 C. 主存貯器 D. 主存貯器和外存貯器2. 下列存儲器中，CPU可直接訪問的是（A）。 A. 主存儲器 B. 磁盤 C. 磁帶 D. 光盤3. 存儲單元是指（ C ）。 A. 存放一個(gè)二進(jìn)制信息位的存貯元 B. 存放

7、一個(gè)機(jī)器字的所有存貯元集合 C. 存放一個(gè)字節(jié)的所有存貯元集合 D. 存放兩個(gè)字節(jié)的所有存貯元集合4. 半導(dǎo)體存儲器SRAM的特點(diǎn)是（C）。 A. 在工作過程中，存儲內(nèi)容保持不變B. 在斷電后信息仍能維持不變C. 不需動(dòng)態(tài)刷新D. 芯片內(nèi)部有自動(dòng)刷新邏輯5. 某SRAM芯片，存儲容量為64K×16位，該芯片的地址線和數(shù)據(jù)線條數(shù)各為（ D ）。 A. 64，16 B. 16，64 C. 64，8 D. 16，166. 交叉存貯器實(shí)質(zhì)上是一種（ B ）存貯器，它能（ ）執(zhí)行（ ）獨(dú)立的讀寫操作。 A.模塊式，串行，多個(gè) B.模塊式，并行，多個(gè) C.整體式，串行，多個(gè) D.整體式，并行，一

8、個(gè)二、填空題1. 對計(jì)算機(jī)存儲器系統(tǒng)的總體性能要求是 容量大 、 價(jià)格低 、 速度快 ；為解決這三方面的矛盾，計(jì)算機(jī)采用 多級 體系結(jié)構(gòu)。2. 廣泛使用的 SRAM 和 DRAM 都是半導(dǎo)體隨機(jī)存儲器。前者速度比后者 快，但 集成度 不如后者高3. 為保證信息的穩(wěn)定，動(dòng)態(tài)MOS型存儲器與靜態(tài)MOS型存儲器相比，其最大特點(diǎn)是存儲信息需要不斷地 刷新 。4. Cache是 高速緩沖存儲器 存儲器，是為了解決CPU和主存之間 速度 不匹配而采用的一項(xiàng)重要硬件技術(shù)。5. 程序訪問的 局部性原理 為Cache的引入提供了理論依據(jù)。 第四章 本章小結(jié)l 指令按照操作數(shù)設(shè)置可分隱含操作數(shù)指令、單操作數(shù)指令、

9、雙操作數(shù)指令及多操作數(shù)指令；按操作數(shù)存放位置有立即數(shù)、寄存器操作數(shù)、存儲器操作數(shù)等類型。l 常用立即數(shù)尋址、直接尋址、寄存器尋址、寄存器間接尋址、基址尋址、變址尋址及相對尋址等基本尋址方式。l 指令系統(tǒng)功能決定計(jì)算機(jī)操作性能。指令系統(tǒng)分為數(shù)據(jù)傳送類、算術(shù)運(yùn)算與邏輯運(yùn)算類、控制轉(zhuǎn)移類、字符串處理類、輸入輸出類等。l 計(jì)算機(jī)設(shè)計(jì)者利用已經(jīng)成熟的微程序技術(shù)和飛速發(fā)展的VLSI技術(shù)，提出當(dāng)前CPU兩種架構(gòu)RISC和CISC，其區(qū)別在于不同的CPU設(shè)計(jì)理念和方法。課堂練習(xí)題解析 一、選擇題1. 指令系統(tǒng)可用多種尋址方法來確定操作數(shù)。若操作數(shù)直接由指令給出稱（B）；若操作數(shù)地址由指定變址寄存器內(nèi)容與位移量

10、相加而得到稱（D）；若操作數(shù)地址在給定寄存器中稱（C）。 A.直接尋址 B. 立即數(shù)尋址 C.寄存器間接尋址 D. 變址尋址 2. 單操作數(shù)指令的操作數(shù)由（A）提供。A. 指定的寄存器或操作碼指定的存儲單元B. 地址碼指定的存儲單元C. 操作碼直接指定數(shù)據(jù)D. 操作碼直接指定的存儲單元3. 把存儲單元A的內(nèi)容傳送到存儲單元B，指令執(zhí)行后存儲單元A的內(nèi)容為（B）。 A. 空白或零，視機(jī)器而定 B. 與存儲單元B的內(nèi)容相同 C. 二進(jìn)制補(bǔ)碼 D. 存儲單元A的內(nèi)容與存儲單元B的內(nèi)容之差4. 保存當(dāng)前正在執(zhí)行指令的寄存器稱（B）；保存指令地址的寄存器稱（A）；算術(shù)邏輯運(yùn)算的結(jié)果通常放在（F）中。 A

11、. 程序計(jì)數(shù)器 B. 指令寄存器 C. 程序狀態(tài)字 D. 通用寄存器（范圍太大） E. 地址寄存器 F. 累加器5. 指令系統(tǒng)中采用不同的尋址方式目的是（C）。 A. 實(shí)現(xiàn)存儲程序和程序控制 B. 實(shí)現(xiàn)直接訪問外存 C. 縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性 D. 提供擴(kuò)展操作碼的可能，降低指令譯碼難度6. 寄存器間接尋址中，操作數(shù)位于（D）。 A. 通用寄存器 B. 程序計(jì)數(shù)器 C. 堆棧 D. 主存單元7. 取操作數(shù)時(shí)，下列尋址方式中速度最快的是（C），速度最慢的是（D）。 A.直接尋址 B. 間接尋址 C. 立即數(shù)尋址 D. 相對尋址二、填空題1. 指令格式是指用 二進(jìn)制代碼 表示

12、的結(jié)構(gòu)形式；由 操作碼字段和 地址碼字段組成。2. 尋找操作數(shù)地址的方式稱為 尋址方式；指令地址的跟蹤采用 程序計(jì)數(shù)器（PC）來實(shí)現(xiàn)。3. 堆棧是一種特殊的 數(shù)據(jù)存儲區(qū)；采用 先進(jìn)后出 原則進(jìn)行數(shù)據(jù)存?。话雌浣M成結(jié)構(gòu)可分為 （硬件）寄存器 和 （軟件）存儲器。4. 在寄存器間接尋址方式中，有效地址存放在 寄存器；操作數(shù)存放在 內(nèi)存。三、判斷題1. 內(nèi)存中指令尋址和數(shù)據(jù)尋址是交替進(jìn)行的。（ T）速度快2. 采用變址尋址方式的操作數(shù)地址位于內(nèi)存中。（F）操作數(shù)在內(nèi)存中，地址在寄存器3. SP的內(nèi)容指向當(dāng)前堆棧存儲區(qū)數(shù)據(jù)的個(gè)數(shù)。（F）SP指向堆棧棧頂位置4. 指令執(zhí)行時(shí)，指令在內(nèi)存中的地址保存在指令

13、寄存器中。（F）存在程序計(jì)數(shù)器中5. RISC指令系統(tǒng)的特點(diǎn)是尋址方式種類少，指令功能強(qiáng)。（T） 第五章本章小結(jié)l CPU具有指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工等基本功能。l CPU芯片包括運(yùn)算器、cache、控制器、浮點(diǎn)運(yùn)算器、存儲管理部件等。l CPU中有指令寄存器、程序計(jì)數(shù)器、地址寄存器、數(shù)據(jù)緩沖寄存器、通用寄存器、狀態(tài)條件寄存器。l CPU從存儲器取出一條指令并執(zhí)行的時(shí)間稱指令周期。劃分指令周期是設(shè)計(jì)操作控制器的重要依據(jù)。時(shí)序信號產(chǎn)生器提供機(jī)器周期所需時(shí)序信號。l 微程序設(shè)計(jì)利用軟件方法設(shè)計(jì)操作控制器，具有規(guī)整性、靈活性、可維護(hù)性等優(yōu)點(diǎn)。l 硬連線控制器基本思想：某一微操作控制信號

14、是指令操作碼譯碼輸出、時(shí)序信號和狀態(tài)條件信號的邏輯函數(shù)，用門電路、觸發(fā)器等器件實(shí)現(xiàn)。l 并行處理技術(shù)貫穿于信息加工各個(gè)步驟和階段。有三種形式：時(shí)間并行、空間并行、時(shí)間并行+空間并行。 l 流水CPU是以時(shí)間并行性為原理構(gòu)造的處理機(jī)，主要問題是資源相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)，需采取相應(yīng)技術(shù)對策，保證流水線暢通而不斷流。l RISC機(jī)器三個(gè)基本要素：一個(gè)有限的簡單指令集、CPU配備大量的通用寄存器、強(qiáng)調(diào)指令流水線的優(yōu)化。l 多媒體CPU帶有MMX技術(shù)，采用單指令流多數(shù)據(jù)流的新型結(jié)構(gòu)，特別適合于圖像數(shù)據(jù)處理課堂練習(xí)題解析一、選擇題1. 中央處理器CPU是指（D）。A 控制器 B 控制器和主存C 運(yùn)算器

15、和寄存器D 運(yùn)算器、控制器、Cache 2. 程序計(jì)數(shù)器的功能是（C）。A. 存放指令B. 計(jì)算程序長度C. 存放下一條機(jī)器指令地址D. 存放微指令地址3. 狀態(tài)寄存器用來存放（D）。A. 算術(shù)運(yùn)算結(jié)果B. 邏輯運(yùn)算結(jié)果C. 運(yùn)算類型D. 算術(shù)、邏輯運(yùn)算及測試指令的狀態(tài)結(jié)果4. 指令周期是指（C）。   A. CPU從主存取出一條指令的時(shí)間 B. CPU執(zhí)行一條指令的時(shí)間    C. CPU從主存取出一條指令并加以執(zhí)行的時(shí)間 D.時(shí)鐘周期時(shí)間5. 某寄存器中的數(shù)據(jù)為指令碼，只有CPU的（A）才能識別它。    A.

16、 指令譯碼器 B. 判斷程序 C. 微指令 D. 時(shí)序信號6. 采用組合邏輯門電路進(jìn)行硬連線構(gòu)成的控制器，不包含以下哪個(gè)部件（B）。A. 指令寄存器B. 控制存儲器C. 時(shí)序部件D. 指令譯碼器7. 在微程序控制器中，機(jī)器指令和微指令的關(guān)系是（C）。A. 每條機(jī)器指令由一條微指令來執(zhí)行B. 一條微指令由若干條機(jī)器指令組成C. 每一條機(jī)器指令由一段用微指令組成的微程序來解釋執(zhí)行D. 一段微程序由一條機(jī)器指令來執(zhí)行二、判斷題1. 在主機(jī)中，只有內(nèi)存能存放數(shù)據(jù)。（F）還有寄存器和高速緩存器也可存儲。2. 一個(gè)指令周期由若干個(gè)機(jī)器周期組成。（T）3. 與微程序控制器相比，組合邏輯控制器的速度

17、較快。（T）4.微程序控制器將微操作控制信號按一定規(guī)則進(jìn)行編碼，形成一條機(jī)器指令。（F）形成的是微指令。5.一條機(jī)器指令是由微程序來實(shí)現(xiàn)的，而機(jī)器指令的總和可實(shí)現(xiàn)整個(gè)指令系統(tǒng)。 （T） 三、填空題1. 保存當(dāng)前正在執(zhí)行指令的寄存器是 IR ；保存下一條執(zhí)行指令地址的寄存器是 PC 。 2. 微指令格式包含 微操作字段和順序操作字段。3.相對于硬布線控制器，微程序控制器的優(yōu)點(diǎn)在于規(guī)整，靈活，可維護(hù)性。 4.在流水計(jì)算機(jī)中采用多體交叉存儲器，其目的是提高速度，增大容量。5.指令流水線的處理包括 取指，譯碼，取操作數(shù)，執(zhí)行，寫回 等過程 第六章本章小結(jié)l 總線是系統(tǒng)多個(gè)功能部件間進(jìn)行數(shù)據(jù)傳送的公共通

18、道。 l 總線有物理特性、功能特性、電氣特性、機(jī)械特性，必須標(biāo)準(zhǔn)化。 l 微機(jī)系統(tǒng)標(biāo)準(zhǔn)總線從ISA總線（16位，帶寬8MB/s）發(fā)展到EISA總線（32位，帶寬33.3MB/s）和VESA總線（32位，帶寬132MB/s），又進(jìn)一步發(fā)展到PCI總線（64位，帶寬264MB/s）。 l 衡量總線性能的重要指標(biāo)是總線帶寬，是本身所能達(dá)到的最高傳輸速率。l 總線內(nèi)部結(jié)構(gòu)包含：信息傳送總線（由地址線、數(shù)據(jù)線、控制線組成）；仲裁總線；中斷和同步總線；公用線（電源、地線、時(shí)鐘、復(fù)位等信號線）。l 計(jì)算機(jī)系統(tǒng)信息傳輸方式可采用：并行傳送；串行傳送；復(fù)用傳送。l 各種外圍設(shè)備須通過I/O接口與總線相連。l I

19、/O接口是CPU、主存、外設(shè)間通過總線進(jìn)行連接的邏輯部件。l 為解決多個(gè)主設(shè)備同時(shí)競爭總線控制權(quán)的問題，必須有總線仲裁部件。l 總線標(biāo)準(zhǔn)大都支持：讀/寫操作；塊傳送操作；寫后讀、讀修改寫操作；廣播、廣集操作。 l PCI總線是一個(gè)高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線，又是重要的層次總線。在微機(jī)系統(tǒng)中得到廣泛應(yīng)用。 l InfiniBand標(biāo)準(zhǔn)為高端服務(wù)器市場最新I/O規(guī)范，是一種基于開關(guān)的體系結(jié)構(gòu)，能替代當(dāng)前服務(wù)器中的PCI總線，數(shù)據(jù)傳輸率高達(dá)30GB/s。適合于高成本的較大規(guī)模計(jì)算機(jī)系統(tǒng)。課堂練習(xí)題解析 一、選擇題1.從信息流的傳送效率和吞吐量來看，工作效率最低的是（A）系統(tǒng)。 

20、0;  A. 單總線 B. 雙總線    C. 三總線 D. 多總線2.系統(tǒng)總線中控制線的功能是（D）。A. 提供數(shù)據(jù)信息 B. 提供時(shí)序信號 C. 提供主存、 I/O接口設(shè)備的響應(yīng)信號D. 提供主存、I/O接口設(shè)備的控制信號和響應(yīng)信號 3. 在集中式總線仲裁中，（C）方式響應(yīng)時(shí)間最快。    A. 鏈?zhǔn)讲樵?B. 計(jì)數(shù)器定時(shí)查詢 C. 獨(dú)立請求 D. 電路故障4. 同步通信比異步通信具有較高的傳輸率，是因?yàn)橥酵ㄐ牛– ）。 A. 不需要應(yīng)答信號 B. 總線長度較短 C. 用一個(gè)公共時(shí)鐘信號進(jìn)行同步 D. 各部件存取時(shí)間比

21、較接近5.  PCI總線是一個(gè)高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線。下面描述中不正確的是（B）。 A. 采用同步定時(shí)協(xié)議 B. 采用分布式仲裁策略 C. 具有自動(dòng)配置能力 D. 適合于低成本的小系統(tǒng)二、判斷題1. 系統(tǒng)總線是CPU內(nèi)部各單元之間傳輸信息的總線。 （F）2. 系統(tǒng)總線中，地址線的作用是選擇主存單元和I/O接口的地址。 （T）3. 總線的帶寬是總線本身所能達(dá)到的最高傳輸率。（T）4. 同步定時(shí)傳輸?shù)奶攸c(diǎn)是各部件的存取時(shí)間比較接近。（T）5. 為解決多個(gè)主設(shè)備同時(shí)競爭總線控制權(quán)，必須采用總線仲裁。（T）6. PCI總線是一個(gè)與處理器無關(guān)的高速外圍總線。（T）三、填空題1

22、.計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送公共通路稱為 總線 ；傳送的信息包括 3類 信息。2. 總線標(biāo)準(zhǔn)中規(guī)定了總線的 物理特性，功能特性，電氣特性，機(jī)械特性 特性。3. 衡量總線性能的重要指標(biāo)是 帶寬 ，它定義為總線本身所能達(dá)到的 最高傳輸速率 ，單位是 MB/S 。4. 微機(jī)標(biāo)準(zhǔn)總線從帶寬132MB/S的32位 VESA 總線發(fā)展到64位的 PCI 總線。 第七章本章小結(jié)l 外圍設(shè)備是重要的人機(jī)交互設(shè)備，包括輸入、輸出、外存、數(shù)據(jù)通信、過程控制五大類。l 每種設(shè)備都有設(shè)備控制器，通過I/O接口和主機(jī)相連并受主機(jī)控制。 l 磁表面存儲器（磁盤、磁帶）存儲容量大，位價(jià)格低，記錄信息永久保存，但

23、存取速度較慢，通常在計(jì)算機(jī)系統(tǒng)中作為輔助大容量存儲器使用。l 溫徹斯特硬磁盤是可移動(dòng)磁頭、固定盤片的磁盤機(jī)，組裝成一個(gè)不可拆卸的機(jī)電一體化整體，防塵性能好，可靠性高，得到廣泛應(yīng)用，成為最有代表性的硬磁盤存儲器。l 磁盤存儲器主要技術(shù)指標(biāo)：存儲密度、存儲容量、平均存取時(shí)間、數(shù)據(jù)傳輸速率。l 磁盤陣列RAID是多臺磁盤存儲器組成的大容量外存系統(tǒng)，實(shí)現(xiàn)數(shù)據(jù)并行存儲、交叉存儲，單獨(dú)存儲，是一種先進(jìn)的硬磁盤體系結(jié)構(gòu)。l 光盤是多媒體計(jì)算機(jī)不可缺少的設(shè)備。l 顯示適配器作為CRT與CPU的接口，由顯示存儲器、顯示控制器、ROM BIOS三部分組成。先進(jìn)的顯示控制器具有圖形加速能力。 l 常用的計(jì)算機(jī)輸入設(shè)

24、備有圖形輸入設(shè)備（鍵盤、鼠標(biāo)）、圖像輸入設(shè)備、語音輸入設(shè)備。l 常用的打印設(shè)備有激光打印機(jī)、彩色噴墨打印機(jī)等，都屬于硬拷貝輸出設(shè)備。 課堂練習(xí)題解析一、選擇題1. 計(jì)算機(jī)的外圍設(shè)備是指（D）。A. 輸入/輸出設(shè)備B. 外存儲器C. 遠(yuǎn)程通信設(shè)備D. 除CPU 和內(nèi)存以外的其它設(shè)備2. 計(jì)算機(jī)系統(tǒng)中，外設(shè)利用（B）通過I/O接口與主機(jī)相連。A. 適配器B. 設(shè)備控制器C. 計(jì)數(shù)器D. 寄存器3. 下面陳述中，不屬于外圍設(shè)備三個(gè)基本組成部分的是（D）。    A. 存儲介質(zhì) B. 驅(qū)動(dòng)裝置 C. 控制電路 D. 時(shí)序電路4.磁頭對磁盤進(jìn)行信息讀寫時(shí)，最基本的信息單位是

25、（C）。 A. 記錄面 B. 磁道 C. 扇區(qū) D. 字節(jié) 5. 計(jì)算機(jī)主機(jī)與磁盤設(shè)備之間的接口稱為（B）。c,d不是接口 A. 磁盤驅(qū)動(dòng)器 B. 磁盤控制器 C. 磁盤數(shù)據(jù)緩沖器 D. 磁盤讀寫電路6.圖像顯示的最小單位是（C）。 A. 字符 B. 點(diǎn)陣 C. 像素 D. 分辨率7.主機(jī)與打印機(jī)之間的數(shù)據(jù)傳送是通過（D）方式來實(shí)現(xiàn)的。 A. 同步 B. 異步 C. 串行 D. 并行二、判斷題1.外部設(shè)備中的系統(tǒng)程序提供對外設(shè)的管理和對用戶程序的支持（T）。 2. 硬盤的數(shù)據(jù)傳輸率是指單位時(shí)間向主機(jī)傳送的數(shù)據(jù)字長 （是字節(jié)數(shù)）。 （F）3.主機(jī)要與顯示器連接時(shí)，需要顯示適配

26、器作為接口 （T）。 第八章本章小結(jié)l I/O接口位于系統(tǒng)和外設(shè)間，完成數(shù)據(jù)傳送和控制；其功能包括數(shù)據(jù)緩沖、格式轉(zhuǎn)換、控制和檢測、設(shè)備選擇和尋址。l I/O端口編址方式分為統(tǒng)一編址和獨(dú)立編址。l CPU對外設(shè)管理有程序查詢方式、程序中斷方式、DMA方式、通道方式。 l 程序查詢是CPU管理I/O設(shè)備最簡單方式，CPU定期執(zhí)行設(shè)備服務(wù)程序，主動(dòng)了解設(shè)備工作狀態(tài)。l 程序中斷是計(jì)算機(jī)廣泛使用的數(shù)據(jù)交換方式。CPU響應(yīng)中斷請求后，暫停主程序，自動(dòng)轉(zhuǎn)到該設(shè)備中斷服務(wù)程序，結(jié)束時(shí)返回主程序。l 中斷處理過程可嵌套，優(yōu)先級高的設(shè)備可中斷優(yōu)先級低的中斷服務(wù)程序。l 中斷系統(tǒng)包括中斷機(jī)構(gòu)、中斷控制器、中斷服務(wù)

27、程序等。l 中斷響應(yīng)的條件是外設(shè)有中斷請求、CPU允許中斷、當(dāng)前一條指令執(zhí)行完畢。l DMA方式是在存儲器與外設(shè)間開辟一條高速數(shù)據(jù)通道，使外設(shè)與內(nèi)存之間直接交換數(shù)據(jù)。 l 通道是一個(gè)特殊功能的處理器。采用自己的指令和程序?qū)ｉT負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。l SCSI是系統(tǒng)級接口，是處于主適配器和智能設(shè)備控制器之間的并行I/O接口。l IEEE 1394是串行I/O標(biāo)準(zhǔn)接口。具有更高的數(shù)據(jù)傳輸速率和數(shù)據(jù)傳送的實(shí)時(shí)性，具有更小的體積和連接的方便性。課堂練習(xí)題解析一、單項(xiàng)選擇題 1. 以下哪項(xiàng)不是I/O接口的功能（B ）。A. 數(shù)據(jù)緩沖B. 地址鎖存C. 格式轉(zhuǎn)換D. 控制和檢測2. 以下數(shù)據(jù)傳遞方式

28、中，CPU利用率最高的是（D）方式。 A. 程序查詢 B. 程序中斷 C. DMA控制 D. 通道傳送3. 以下哪項(xiàng)是產(chǎn)生程序中斷請求的基本條件（D）。A. 機(jī)器內(nèi)部發(fā)生故障B. 一次 I/O 操作結(jié)束C. 一次DMA 操作結(jié)束D. 一條指令執(zhí)行完畢4.如果有多個(gè)中斷同時(shí)發(fā)生，系統(tǒng)將根據(jù)中斷優(yōu)先級響應(yīng)并處理級別最高的中斷請求，若要調(diào)整中斷事件的處理次序，可以利用（C）。A. 中斷向量B. 中斷嵌套C. 中斷屏蔽D. 中斷響應(yīng)5.中斷向量可提供（C）。A. 被選中設(shè)備的地址 B. 傳送數(shù)據(jù)的起始地址C. 中斷服務(wù)程序入口地址 D. 主程序的斷點(diǎn)地址6. 為便于實(shí)現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦

29、法是采用（B）。A. 通用寄存器B. 堆棧C. 內(nèi)存儲器D. 外存儲器7. DMA方式用來實(shí)現(xiàn)以下功能（D）。A. CPU和內(nèi)存之間的數(shù)據(jù)傳送B. 外圍設(shè)備和外圍設(shè)備之間的數(shù)據(jù)傳送C. CPU和外圍設(shè)備之間的數(shù)據(jù)傳送 D. 內(nèi)存和外圍設(shè)備之間的數(shù)據(jù)傳送8. DMA控制器中不包含以下哪個(gè)部件（A）。A. 設(shè)備地址寄存器B. 數(shù)據(jù)緩沖寄存器C. 內(nèi)存地址計(jì)數(shù)器D. 字計(jì)數(shù)器9. 將IEEE1394與SCSI接口進(jìn)行比較，下面陳述中不正確的是（D）。 A. 前者數(shù)據(jù)傳輸率高    B. 前者數(shù)據(jù)傳送的實(shí)時(shí)性好 C. 前者使用6芯電纜，體積小  

30、60; D. 前者不具有熱插拔能力二、填空題1.計(jì)算機(jī)輸入輸出系統(tǒng)中，I/O端口的編址方式通常有 統(tǒng)一 和 獨(dú)立 。2. I/O數(shù)據(jù)傳送控制方式中，主要由硬件電路實(shí)現(xiàn)的是 DMA 和 通道 。 3. 在 的條件下， CPU可以響應(yīng)外設(shè)提出的中斷。4. DMA技術(shù)的出現(xiàn)使得 外設(shè)可通過 DMA控制器 直接訪問 內(nèi)存5. CPU在處理中斷過程中有新的中斷請求出現(xiàn)，若暫?，F(xiàn)行中斷服務(wù)程序，轉(zhuǎn)去處理新的請求，稱為 中斷嵌套 ；如有多個(gè)中斷同時(shí)發(fā)生，系統(tǒng)將根據(jù) 優(yōu)先級 進(jìn)行響應(yīng)并處理。6. 計(jì)算機(jī)系統(tǒng)中一般存在多種類型的通道，按照通道組織結(jié)構(gòu)，可分為 選擇型和多路型 三、判斷題1.在I/O接口信號中，狀

31、態(tài)信號是CPU向外設(shè)傳遞的信號。（F）2.程序查詢方式中，其主機(jī)與外設(shè)的數(shù)據(jù)交換采用的是串行工作模式。 （T）3.計(jì)算機(jī)在執(zhí)行當(dāng)前程序的過程中不可以響應(yīng)外設(shè)的中斷 。 （F）4. 在系統(tǒng)要求批量、高速的數(shù)據(jù)傳送時(shí)應(yīng)采用DMA方式。 （T）5. 通道可實(shí)現(xiàn)CPU內(nèi)部數(shù)據(jù)處理與外設(shè)的并行工作。（T）6. SCSI是位于計(jì)算機(jī)主機(jī)和外設(shè)之間的串行I/O接口。 （F）并行第十章本章小結(jié) l 64位安騰體系結(jié)構(gòu)通過提高指令執(zhí)行并行性，增強(qiáng)了系統(tǒng)整體計(jì)算性能。l 安騰體系結(jié)構(gòu)核心是顯式并行指令計(jì)算(EPIC)技術(shù)。EPIC編譯器能把在編譯過程中發(fā)現(xiàn)的并行性顯式傳遞給處理機(jī)。l 與傳統(tǒng)基于超標(biāo)量流水技術(shù)的處理機(jī)相比，處理機(jī)充分利用編譯器的強(qiáng)大功能，既簡化了處理機(jī)設(shè)計(jì)，又保證了很高的指令級并行性。l 安騰體系結(jié)構(gòu)支持多種指令級并行技術(shù)，如推斷執(zhí)行、控制推測和數(shù)據(jù)推測。 l 推斷技術(shù)將傳統(tǒng)if-then-els