存儲(chǔ)器和可編程邏輯器件

1、第七章存儲(chǔ)器和可編程邏輯器件思考題1.存儲(chǔ)器的地址碼的位數(shù)與存儲(chǔ)容量有什么關(guān)系？存儲(chǔ)器的容量由地址碼的位數(shù)n 和字的位數(shù)m 決定。n 位地址碼， m 位字長(zhǎng)的RAM 內(nèi)含 2n×m 個(gè)存儲(chǔ)單元 ,稱為 2n 字× m 位的 RAM 。如 n=10 ,m = 4則 RAM 的容量210× 41024 字× 4 位 1K×4如 n=11 ,m = 4則 RAM 的容量211×4 2048 字× 4 位 2K × 42.MOS 型靜態(tài) RAM 和動(dòng)態(tài) RAM 相比較的優(yōu)缺點(diǎn)？動(dòng)態(tài) RAM 的突出優(yōu)點(diǎn)是容量大、功耗低，缺點(diǎn)

2、是要求定期刷新；靜態(tài)RAM 不需要刷新，因而使用方便，缺點(diǎn)是每個(gè)存儲(chǔ)單元需6 個(gè) MOS 管，與動(dòng)態(tài)RAM 相比，容量較小、功耗較大。3 RAM 的主要參數(shù)有哪些？RAM 的容量和工作速度是其主要的技術(shù)參數(shù)。4為什么說RAM 屬于時(shí)序邏輯電路，ROM 屬于組合邏輯電路？RAM 存儲(chǔ)單元必須具有置數(shù)和保持功能，在不進(jìn)行讀寫操作時(shí)RAM 保存它所存儲(chǔ)的信息，在進(jìn)行讀操作時(shí)，RAM 的輸出和電路以前的狀態(tài)有關(guān)，因此RAM 屬于時(shí)序邏輯電路。對(duì)于 ROM 來說，若把地址碼視為輸入變量，輸出的每一位數(shù)據(jù)隨地址碼改變而改變，這取決于 ROM 陣列中的開關(guān)元件是接通還是斷開，即ROM 任一時(shí)刻的輸出僅僅取決

3、于該時(shí)刻的輸入地址碼， 因此 ROM 屬于組合邏輯電路， 其地址譯碼器是一個(gè)與門構(gòu)成的陣列 （與陣），存儲(chǔ)單元矩陣是一個(gè)或門的陣列（或陣） 。5.PROM 、 PLA 和 PAL 如何實(shí)現(xiàn)組合邏輯函數(shù)？PROM 與陣（地址譯碼器）是不可編的，或陣（存儲(chǔ)單元矩陣）是可編的，因此ROM按標(biāo)準(zhǔn)與或表達(dá)式即最小項(xiàng)表達(dá)式編程。1根據(jù)如下 ROM 陣列結(jié)構(gòu)示意圖，實(shí)現(xiàn)邏輯函數(shù)D1 、D2 、D3 、D4 如下所示。D1ABABABD2ABABD3ABABD4ABAB可編邏輯陣列PLA 按照最簡(jiǎn)與或表達(dá)式編程，它的與陣和或陣都是可編的。根據(jù)教材248頁圖 7.3.1 的實(shí)例，與陣的輸出P1和P2為：或陣的輸

4、出 F1和F2為：P2AB A BP1ABA BF1P1P2AB ABF2P1A B可編陣列邏輯PAL 與陣可編而或陣不可編，編程時(shí)按照需要將與陣中的某些熔絲燒斷，如圖所示為用PAL 實(shí)現(xiàn)異或函數(shù)的熔絲圖。6.什么是 GAL ？通用陣列邏輯GAL 是 CMOS 工藝的、可多次編程的器件，GAL 用 EEPROM 的浮柵隧道管取代了 PAL 中的熔絲， 可以進(jìn)行100 次以上的多次編程。GAL 和 PAL 一樣， 有一個(gè)可編程的與陣和一個(gè)不可編程的或陣，但為了通用，GAL在或陣之后接一個(gè)輸出邏輯宏單元（OLMC ），可實(shí)現(xiàn)不同的輸出模式（組合電路型輸出模式、寄存器型輸出模式），構(gòu)成多種組合電路或時(shí)序電路。2練習(xí)題1用一個(gè)ROM 實(shí)現(xiàn)如下兩個(gè)函數(shù)：F1ABC DACABCDF2 ACDBC解： F1ABC DACABCDm ( 1, 2, 6, 10, 11, 12, 13,14, 15)F1ACDBCm (0, 1, 3, 7, 8, 9, 10, 11, 12, 13, 14, 15)W15W14W13W12W11W10W9W8W7W6W5W4W