試驗(yàn)五全加器的設(shè)計(jì)及應(yīng)用范本

1、實(shí)驗(yàn)五全加器的設(shè)計(jì)及應(yīng)用實(shí)驗(yàn)五全加器的設(shè)計(jì)及應(yīng)用一、實(shí)驗(yàn)?zāi)康?1)進(jìn)一步加深組和電路的設(shè)計(jì)方法。(2)會(huì)用真值表設(shè)計(jì)半加器和全加器電路，驗(yàn)證其邏輯功能。(3)掌握用數(shù)據(jù)選擇器和譯碼器設(shè)計(jì)全加器的方法。二、預(yù)習(xí)要求(1)根據(jù)表5-1利用與非門設(shè)計(jì)半加器電路。(2)根據(jù)表5-2利用異或門及與非門設(shè)計(jì)全加器電路。三、實(shí)驗(yàn)器材(1)實(shí)驗(yàn)儀器：數(shù)字電路實(shí)驗(yàn)箱、萬(wàn)用表；(2)實(shí)驗(yàn)器件：74LS04 74LS0& 74LS2a 74LS32 74LS8674LS13& 74LS153;四、實(shí)驗(yàn)原理1.半加器及全加器電子數(shù)字計(jì)算機(jī)最基本的任務(wù)之一就是進(jìn)行算術(shù)運(yùn)算，在機(jī) 器中的四則運(yùn)算 一一加、

2、減、乘、除都是分解成加法運(yùn)算進(jìn)行 的，因此加法器便成了計(jì)算機(jī)中最基本的運(yùn)算單元。只考慮了兩個(gè)加數(shù)本身，而沒(méi)有考慮由低位來(lái)的進(jìn)位(或者把低位來(lái)的進(jìn)位看成 0),稱為半加，完成半加功能的電路為半加器?？驁D如圖5-1所示。一位半加器的真值表如表5-1所示Si Ci 00101 0 0 0表5-1半加器真值表Ai Bi G0 0 00 1 01 0 01 1 0和數(shù)S C向高位進(jìn)位1位半加器加數(shù)A B被加數(shù)圖5-1半加器框圖由真值表寫邏輯表示式:SiA BJ A BAiBiCi A Bi畫出邏輯圖，如圖5-2所示:AiB x(b)邏輯符號(hào)(a)邏輯圖圖5-2 半加器能進(jìn)行加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位信號(hào)

3、相加，稱為全加， 完成全加功能的電路為全加器。根據(jù)求和結(jié)果給出該位的進(jìn)位信 號(hào)。即一位全加器有 3個(gè)輸入端：Ai （被加數(shù)）、Bi （加數(shù)）、 C（低位向本位的進(jìn)位）；2個(gè)輸出端：Si （和數(shù)）、Ci （向高 位的進(jìn)位）。下面給出了用基本門電路實(shí)現(xiàn)全加器的設(shè)計(jì)過(guò)程。1）列出真值表，如表 5-2所示。A BiCi 1S Ci0 0 00 1 01 0 01 1 000101 00 10 0 10 1 11 0 11 1 11 0010111表5-2全加器真值表卜半加器全加器從表5-2中看出，全加器中包含著半加器，當(dāng) Ci 0時(shí)，不 考慮低位來(lái)的進(jìn)位，就是半加器。而在全加器中G i是個(gè)變量，其值可為0或1。2）畫出S、G的卡諾圖，如圖5-3所不。