bwq[工學(xué)]計(jì)算機(jī)組成原理試題及答案

1、計(jì)算機(jī)組成原理期末自測(cè)試卷 A一、填空題：（每空 1分，共 15 分）1、原碼一位乘法中，符號(hào)位與數(shù)值位（），運(yùn)算結(jié)果的符號(hào)位等于（ ）。2、碼值 80H ：若表示真值 0，則為（ ）碼；若表示真值 128 ，則為（ ）碼。3、微指令格式分為（ ）型微指令和（ ）型微指令，其中，前者的并行操作能力比 后者強(qiáng)。4、在多級(jí)存儲(chǔ)體系中， Cache 存儲(chǔ)器的主要功能是（ ）。5 、在下列常用術(shù)語(yǔ)后面，寫出相應(yīng)的中文名稱： VLSI（ ）, RISC（ ）, DMA（ ）, DRAM（ ）。6、為了實(shí)現(xiàn) CPU 對(duì)主存儲(chǔ)器的讀寫訪問(wèn) ，它們之間的連線按功能劃分應(yīng)當(dāng)包括 （ ）， （ ）（ ）。）為中心

2、的系統(tǒng)結(jié)構(gòu)。D 、堆棧）。7、從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和演變看，近代計(jì)算機(jī)是以（二、單項(xiàng)選擇題：（每題 2 分，共 40 分）1、寄存器間接尋址方式中，操作數(shù)處于（）中。A、通用寄存器B、主存C、程序計(jì)數(shù)器2、CPU 是指（ ）。A、運(yùn)算器B、控制器C、運(yùn)算器和控制器D、運(yùn)算器、控制器和主存3、若一臺(tái)計(jì)算機(jī)的字長(zhǎng)為 2 個(gè)字節(jié)，則表明該機(jī)器（A、能處理的數(shù)值最大為 2位十進(jìn)制數(shù)。B、能處理的數(shù)值最多由 2位二進(jìn)制數(shù)組成。C、 在CPU中能夠作為一個(gè)整體加以處理的二進(jìn)制代碼為16位。D、在CPU中運(yùn)算的結(jié)果最大為 2的16次方4、 在浮點(diǎn)數(shù)編碼表示中，（）在機(jī)器數(shù)中不出現(xiàn)，是隱含的。A、基數(shù)B、尾

3、數(shù)C、符號(hào)D、階碼5、 控制器的功能是（）。A、產(chǎn)生時(shí)序信號(hào)B、從主存取出一條指令C、完成指令操作碼譯碼D、從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行 該指令。6、虛擬存儲(chǔ)器可以實(shí)現(xiàn)（ ）。A、提高主存儲(chǔ)器的存取速度B、擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理和調(diào)度C、提高外存儲(chǔ)器的存取周期D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間7、 32 個(gè)漢字的機(jī)內(nèi)碼需要（）。A、 8 字節(jié) B、 64 字節(jié)C、 32 字節(jié) D、 16 字節(jié)8、 相聯(lián)存儲(chǔ)器是按（）進(jìn)行尋址的存儲(chǔ)器。A、地址指定方式B、堆棧指定方式C、內(nèi)容指定方式D、地址指定方式與堆棧存儲(chǔ)方式結(jié)合9、 狀態(tài)寄存器用來(lái)存放（

4、）。A、算術(shù)運(yùn)算結(jié)果B、邏輯運(yùn)算結(jié)果C、運(yùn)算類型D、算術(shù)邏輯運(yùn)算指令及測(cè)試指令的結(jié)果狀態(tài)10、在機(jī)器數(shù)（ ）中，零的表示形式是唯一的。A、原碼B、補(bǔ)碼C、補(bǔ)碼和移碼D、原碼和反碼11、 計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了（）。A、減少主機(jī)箱的體積B、解決容量、價(jià)格、速度三者之間的矛盾C、保存大量數(shù)據(jù)方便D、操作方便12、有關(guān) Cache 的說(shuō)法正確的是（ ）。A、只能在 CPU以外B、CPU內(nèi)外都可以設(shè)置 CacheC、只能在CPU以內(nèi)D、若存在Cache，CPU就不能再訪問(wèn)主存1 3 、在定點(diǎn)二進(jìn)制運(yùn)算中，減法運(yùn)算一般通過(guò)（ ）來(lái)實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器C、補(bǔ)碼運(yùn)算的十進(jìn)制加法器 14

5、、堆棧常用于（）。A、數(shù)據(jù)移位B、程序轉(zhuǎn)移B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器C、保護(hù)程序現(xiàn)場(chǎng)D、輸入、輸出15、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從內(nèi)到外依次為（）。A、硬件系統(tǒng)、系統(tǒng)軟件、應(yīng)用軟件B、系統(tǒng)軟件、硬件系統(tǒng)、應(yīng)用軟件C、系統(tǒng)軟件、應(yīng)用軟件、硬件系統(tǒng)D、應(yīng)用軟件、硬件系統(tǒng)、系統(tǒng)軟件16、 一個(gè)指令周期通常由（）組成。A、若干個(gè)節(jié)拍B、若干個(gè)時(shí)鐘周期C、若干個(gè)工作脈沖D、若干個(gè)機(jī)器周期17、 在計(jì)算機(jī)系統(tǒng)中，表征系統(tǒng)運(yùn)行狀態(tài)的部件是（）。18、某虛擬存儲(chǔ)器采用頁(yè)式內(nèi)存管理，使用LRU頁(yè)面替換算法，考慮下面的頁(yè)面訪問(wèn)地址流（每次訪問(wèn)在一個(gè)時(shí)間單位中完成）3、7。假疋內(nèi)存容量為B、5

6、SRAM芯片，1、 3、 1、 7、 1、A、419、某一數(shù)目是（）。A、20C、6 其容量是1、 8 1、 7、 8、 2、 7、 2、 1、 & 3、 8、 2、）°4個(gè)頁(yè)面，開始時(shí)為空的，則頁(yè)面失效次數(shù)是D、71024X8位，除電源和接地端外，該芯片引腳的最小C、25D、30221位符號(hào)位）的表示中，不是規(guī)格化尾數(shù)的是（原碼）B、110011110 （原碼）（補(bǔ)碼）D、110111001 （補(bǔ)碼）二、簡(jiǎn)答題：（每題 5分，共10分）20、下面尾數(shù)（A、 010011101C、 010111111B、 110011110D、 110111001A、程序計(jì)數(shù)器B、累加計(jì)數(shù)器

7、C、中斷計(jì)數(shù)器D、程序狀態(tài)字1、Cache與主存之間的地址映像方法有哪幾種？各有何特點(diǎn)？2、DRAM存儲(chǔ)器為什么要刷新？有哪幾種常用的刷新方法？四、綜合題：（共 35分1、 （本題7分）某機(jī)采用微程序控制器，其微程序控制器有18種微操作命令（采用直接控制法，即水平型微指令），有8個(gè)轉(zhuǎn)移控制狀態(tài)（采用譯碼形式），微指令格式中的下址字段7位。該機(jī)機(jī)器指令系統(tǒng)采用4位定長(zhǎng)操作碼，平均每條指令由7條微指令組成。問(wèn)：（1 ）該微指令的格式中，操作控制字段和判別測(cè)試字段各有幾位？控存的容量是多少 （字?jǐn)?shù)與長(zhǎng)）？（ 4分（2）該機(jī)指令系統(tǒng)共有多少條指令？需要多少容量的控存？上述的控存是否合適？（3分）操作控

8、制字段 判別測(cè)試字段下址字段2、 （本題12分）設(shè)浮點(diǎn)數(shù)的格式為：階碼 4位，包含一位符號(hào)位，尾數(shù) 5位，包含 一位符號(hào)位，階碼和尾數(shù)均用補(bǔ)碼表示，排列順序?yàn)椋弘A符（1位）階碼（3位）數(shù)符（1位）尾數(shù)（4 位）則按上述浮點(diǎn)數(shù)的格式:（1 ）若（X） 10=22/64 , （ Y） 10= 2.75，則求X和Y的規(guī)格化浮點(diǎn)數(shù)表示形式。 （6分（2）求X+Y?。ㄒ笥醚a(bǔ)碼計(jì)算，列出計(jì)算步驟）（6分）3、（本題共16分）某機(jī)字長(zhǎng)8位，CPU地址總線16位，數(shù)據(jù)總線8位，存儲(chǔ)器按 字節(jié)編址，CPU的控制信號(hào)線有：MREQ# （存儲(chǔ)器訪問(wèn)請(qǐng)求，低電平有效），R/W# （讀寫控制，低電平為寫信號(hào)，高電平為

9、讀信號(hào)）。試問(wèn)：（1 ）若該機(jī)主存采用 16KX 1位的DRAM芯片（內(nèi)部為128X128陣列）構(gòu)成最大主 存空間，則共需多少個(gè)芯片？若采用異步刷新方式，單元刷新周期為2ms，則刷新信號(hào)的周期為多少時(shí)間？刷新用的行地址為幾位？ （6分）(2) 若為該機(jī)配備2KX8位的Cache，每塊8字節(jié)，采用2路組相聯(lián)映像，試寫出對(duì)主存地址各個(gè)字段的劃分(標(biāo)出各個(gè)字段的位數(shù))；若主存地址為3280H ，則該地址可映像到 Cache 的哪一組？( 4 分)(3) 若用4個(gè)8KX4位的SRAM芯片和2個(gè)4KX8位的SRAM芯片形成24KX 8位的 連續(xù) RAM 存儲(chǔ)區(qū)域，起始地址為 0000H ，假設(shè) SRAM

10、 芯片有 CS# (片選，低電平有效)和 WE# (寫使能，低電平有效)信號(hào)控制端。試畫出 SRAM 與 CPU 的連接圖，在圖上標(biāo) 清楚地址譯碼連接，數(shù)據(jù)線、地址線、控制線連接。( 6 分)期末自測(cè)試卷 B一、單項(xiàng)選擇題：(每題 1 分，共 20 分)1、 目前我們所說(shuō)的個(gè)人臺(tái)式商用機(jī)屬于。A、巨型機(jī)B、中型機(jī)C、小型機(jī)D、微型機(jī)2、 下列數(shù)中最大的數(shù)是。A、( 10011001 ) 2B、( 227) 8C、( 98) 16 D 、( 152) 103、 在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是。A、 BCD碼 B、16進(jìn)制 C、格雷碼 D、ASC H碼4、 在下列機(jī)器數(shù)中，零的表示形式

11、是唯一的。A、原碼B、補(bǔ)碼C、反碼D、原碼和反碼5、設(shè)X補(bǔ)=1.x1x2x3x4,當(dāng)滿足 時(shí)，X > -1/2 成立。A、 x1 必須為 1 ， x2x3x4 至少有一個(gè)為 1 B 、 x1 必須為 1 ， x2x3x4 任意 C 、 x1 必須為 0， x2x3x4 至少有一個(gè)為 1 D 、 x1 必須為 0， x2x3x4 任意6、假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是A、 11001011 B、 11010110 C、 11000001 D、 110010017、在 CPU 中，跟蹤后繼指令地址的寄存器是 。A、指令寄存器B、程序計(jì)數(shù)器C、地址寄存器D、

12、狀態(tài)條件寄存器8、EPROM 是指 。A、讀寫存儲(chǔ)器B、只讀存儲(chǔ)器C、可編程的只讀存儲(chǔ)器D、光擦除可編程的只讀存儲(chǔ)器9、堆棧尋址方式中 ，設(shè) A 為累加器 ， SP 為堆棧指示器 ， MSP 為 SP 指示的棧頂單元。如果進(jìn)棧操作的動(dòng)作順序是(AMSP, (SP) 1SP。那么出棧操作的動(dòng)作順序應(yīng)為A、(MSP)f , (SP)+1 t SPB、(MSP)tA ,( SP ) 1t SPC、(SP1)tSP， (MSP)tAD 、(SP)+1 tSP ， (MSP)tA10、下面尾數(shù)( 1 位符號(hào)位)的表示中，不是規(guī)格化的尾數(shù)的是A、 010011101 (原碼)C、 010111111 (補(bǔ)

13、碼)11、在主存和 CPU 之間增加B、 110011110 (原碼)D、 110111001 (補(bǔ)碼) cache 存儲(chǔ)器的目的是A、增加內(nèi)存容量B 、提高內(nèi)存可靠性C、解決CPU和主存之間的速度匹配問(wèn)題D、增加內(nèi)存容量，同時(shí)加快存取速度12 、 CPU 主要包括 。A、控制器B、控制器、運(yùn)算器、cacheC、運(yùn)算器和主存D、控制器、ALU和主存13、設(shè)變址寄存器為 X，形式地址為 D , ( X)表示寄存器 X的內(nèi)容，變址尋址方式 的有效地址為 。A、 EA=(X)+D B、 EA=(X)+(D) C、 EA=(X)+D)D、 EA=(X)+(D)14、 信息只用一條傳輸線，且采用脈沖傳輸

14、的方式稱為。A、串行傳輸B、并行傳輸C、并串行傳輸D、分時(shí)傳輸15、下述 I/O 控制方式中，主要由程序?qū)崿F(xiàn)的是。A、PPU(外圍處理機(jī))方式B、中斷方式C、DMA方式D、通道方式16、 系統(tǒng)總線中地址線的功能是。A、用于選擇主存單元地址B、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、用于選擇外存地址D、用于指定主存和I/O設(shè)備接口電路的地址17、CRT的分辨率額為1024X1024,顏色深度為8位，則刷新存儲(chǔ)器的存儲(chǔ)容量是 A、 2MBB、 1MB C、 8MB D、 1024B18 、設(shè)寄存器位數(shù)為 8 位,機(jī)器數(shù)采用補(bǔ)碼形式（含一位符號(hào)位）。對(duì)應(yīng)于十進(jìn)制數(shù) -27,寄存器內(nèi)為 。A、 27HB、 9B

15、H C、 E5H D、 5AH19 、根據(jù)國(guó)標(biāo)規(guī)定,每個(gè)漢字在計(jì)算機(jī)內(nèi)占用存儲(chǔ)。A、一個(gè)字節(jié)B、二個(gè)字節(jié)C、三個(gè)字節(jié) D、四個(gè)字節(jié)20、某一 SRAM 芯片,其容量為 512X8 位,考慮電源端和接地端,該芯片引出線的 最小數(shù)目應(yīng)為 。A、 23 B、 25 C、 50 D、 19二、填空題：（每空 1 分,共 20 分）1、 設(shè) X= 0.1011，則X補(bǔ)為。2、 漢字的、 是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。3、數(shù)控機(jī)床是計(jì)算機(jī)在 應(yīng)用。方面的應(yīng)用,郵局把信件自動(dòng)分揀是在計(jì)算機(jī)方面的4、計(jì)算機(jī)軟件一般分為5、RISC 的中文含義是和 兩大類。；CISC 的中文含義是6、

16、 對(duì)動(dòng)態(tài)存儲(chǔ)器的刷新有兩種方式,它們是和 。7、機(jī)器字長(zhǎng) 16 位,表示浮點(diǎn)數(shù)時(shí),階碼 6 位（階符 1 位）,尾數(shù) 10 位（數(shù)符 1 位）,則浮點(diǎn)補(bǔ)碼表示時(shí),最大浮點(diǎn)數(shù)是,絕對(duì)值最小的非 0 的正數(shù)是8、在存儲(chǔ)系統(tǒng)的 Cache 與主存層次結(jié)構(gòu)中,常會(huì)發(fā)生數(shù)據(jù)替換問(wèn)題,此時(shí)我們較常 使用的替換算法有 和 等。9、一條指令實(shí)際上包括兩種信息即和10 、按照總線仲裁電路的位置不同,可分為仲裁和 仲裁。三、簡(jiǎn)答題：（每題 5分,共 15 分）1 、 CPU 中有哪些主要寄存器？簡(jiǎn)述這些寄存器的功能。2、RISC 機(jī)器具有什么優(yōu)點(diǎn),試簡(jiǎn)單論述。3、計(jì)算機(jī)存儲(chǔ)系統(tǒng)分那幾個(gè)層次？每一層次主要采用什么存

17、儲(chǔ)介質(zhì)？其存儲(chǔ)容量和存 取速度的相對(duì)值如何變化？四、綜合題：（共 45 分）1、求十進(jìn)制數(shù) 123 的原碼表示,反碼表示,補(bǔ)碼表示和移碼表示（用 8 位二進(jìn)制表 示,并設(shè)最高位為符號(hào)位,真值為 7 位）。（本題 8 分）2、 基址寄存器的內(nèi)容為3000H ,變址寄存器的內(nèi)容為 02B0H ,指令的地址碼為002BH ,程序計(jì)數(shù)器（存放當(dāng)前正在執(zhí)行的指令的地址）的內(nèi)容為4500H ,且存儲(chǔ)器內(nèi)存放的內(nèi)容如下：地址內(nèi)容002BH3500H302BH3500H32B0H5600H32DBH2800H3500H2600H452BH2500H1 ）、若采用基址尋址方式,則取出的操作數(shù)是什么？2）、若采用

18、變址尋址（考慮基址）方式,取出的操作數(shù)是什么？3）、若采用立即尋址方式,取出的操作數(shù)是什么？4）、若采用存儲(chǔ)器間接尋址（不考慮基址）方式,取出的操作數(shù)是什么？5） 、若相對(duì)尋址用于轉(zhuǎn)移指令,則轉(zhuǎn)移地址是多少？（本題10分）3、 現(xiàn)有SRAM芯片容量為2KX4位，試用此芯片組成 8KX8位的存儲(chǔ)器，（1）、共 需要多少這樣的芯片？（ 2）、要訪問(wèn)此存儲(chǔ)器至少需要多少條地址線？其中片內(nèi)尋址需幾 條？（本題 6 分）4、 某雙面磁盤，每面有220 道，已知磁盤轉(zhuǎn)速 r = 3000 轉(zhuǎn) /分。數(shù)據(jù)傳輸率為 175000B/s 。求磁盤總?cè)萘?。（本題 6 分）5、設(shè)浮點(diǎn)數(shù) x=2 011X0.1011

19、00 , y=2 _010X （- 0.011010）（1）、計(jì)算x+y ;（階碼與尾數(shù)均用補(bǔ)碼運(yùn)算）。（2）、計(jì)算xXy；（階碼用補(bǔ)碼運(yùn)算，尾數(shù)用原碼一位乘）。（本題 15分）期末自測(cè)試卷 A 參考答案一、填空題（每空 1 分，共 15 分）1 、分開計(jì)算，相乘兩數(shù)符號(hào)位的異或值。2、移，補(bǔ)3、水平，垂直4、匹配 CPU 和主存之間的速度5、超大規(guī)模集成電路，精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，直接存儲(chǔ)器存?。ㄔL問(wèn)），動(dòng)態(tài)隨機(jī)讀 寫存儲(chǔ)器。6、 地址總線，數(shù)據(jù)總線，讀寫控制線7 、存儲(chǔ)器二、單項(xiàng)選擇題（每題 2 分，共 40 分）1、b 2、 c3、 c 4、 a 5、 d 6、 b7、b 8、c 9、 d

20、 10、 c11、 b 12、 b13、 d 14、 c 15、 a 16、d17、 d18、 c 19、 a 20、d三、簡(jiǎn)答題（每題 5 分，共 10 分）1 、映像方式有直接映像，全相聯(lián)映像，組相聯(lián)映像三種。直接映像是每個(gè)主存塊只能 放到一個(gè)唯一對(duì)應(yīng)的 Cache 塊中，實(shí)現(xiàn)簡(jiǎn)單但 Cache 利用率低；全相聯(lián)映像是每個(gè)主存塊 可以放到任何一個(gè) Cache 塊中，最靈活但實(shí)現(xiàn)的成本代價(jià)最大；組相聯(lián)映像時(shí)每個(gè)主存塊 唯一對(duì)應(yīng)一個(gè) cache 組，但可放到組內(nèi)任何一個(gè)塊中，是前兩種方式的折中。2、DRAM 存儲(chǔ)器采用電容存放信息，由于電容漏電，保存信息經(jīng)過(guò)一段時(shí)間會(huì)丟失， 故用刷新保證信息不

21、丟失。常用的刷新方法有集中式刷新和分布式刷新。四、綜合題（共 35 分）1 、（本題 7 分）（ 1 ）、操作控制字段 18 位，判別測(cè)試字段 3 位，控存容量是 128X 28；（2）、共 16 條指令，需 112 條微指令，控存合適，能滿足需要。2、（本題共 12 分）（1 ）、X和Y的表示為：X 階碼： 1111 尾數(shù)： 01011 Y 階碼： 0010 尾數(shù)： 10101（2）、對(duì)階：Ex Ey=11.101保留Ey, X尾數(shù)右移3位。、尾數(shù)加：得:11.0110011、規(guī)格化：已經(jīng)是 、舍入：尾數(shù)：11.0110、判溢出：無(wú)溢出，故結(jié)果為:階碼 0010 尾數(shù) 10110 值： 0.

22、1010X223、 （本題共16分）（1）共需32個(gè)芯片，刷新信號(hào)周期約為 15.6 e，刷新行地址7 位；（ 2）主存字塊標(biāo)記 6 位，組地址 7 位，塊內(nèi)地址 3 位。地址 3280H 在 Cache 的 50H 組內(nèi)。 （ 3）連接情況大致如圖：期末自測(cè)試卷 B 參考答案一、單項(xiàng)選擇題：（每題 1 分，共 20 分）I、 D 2、 A 3、 D 4、 B 5、 A 6、 D 7、 B 8、 D 9、 D 10、 DII、 C 12、 B 13、 A 14、 A 15、 B 16、 D 17、 C 18、 C 19、 B 20、 D二、填空題：（每空 1 分，共 20 分）1 、 1010

23、12、輸入碼，機(jī)內(nèi)碼，字形碼3、自動(dòng)控制，人工智能4、 系統(tǒng)軟件，應(yīng)用軟件5、精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，復(fù)雜指令系統(tǒng)計(jì)算機(jī)6、集中式刷新，分布式刷新7、（ 1 2 9） X231、 2 41、8、先進(jìn)先出算法（ FIFO ），近期最少使用算法（ LRU），9、 操作碼，地址碼10、集中式， 分布式三、簡(jiǎn)答題：（每題 5 分，共 15 分）1、 CPU有以下寄存器：指令寄存器（IR）:用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。 程序計(jì)數(shù)器（PC ）:用來(lái)確定下一條指令的地址。地址寄存器（AR ）:用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。緩沖寄存器（DR ）: <1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。 <2>補(bǔ)償 CPU 和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。 <3> 在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。通用寄存器（AC ）:當(dāng)運(yùn)算器的算術(shù)邏輯單元（ A