數(shù)字電子技術(shù)第四章

1、2021-12-2612021-12-262數(shù)字電路分類：組合邏輯電路和時序邏輯電路。數(shù)字電路分類：組合邏輯電路和時序邏輯電路。組合邏輯電路組合邏輯電路: : 任意時刻的輸出僅僅取決于當(dāng)任意時刻的輸出僅僅取決于當(dāng)時的輸入信號，而與電路原來的狀態(tài)無關(guān)。時的輸入信號，而與電路原來的狀態(tài)無關(guān)。 本章內(nèi)容提要本章內(nèi)容提要小規(guī)模集成電路小規(guī)模集成電路(SSI)構(gòu)成構(gòu)成組合邏輯電路的一組合邏輯電路的一般分析方法和設(shè)計方法。般分析方法和設(shè)計方法。常用組合邏輯電路的基本工作原理及常用中常用組合邏輯電路的基本工作原理及常用中規(guī)模集成（規(guī)模集成（MSI）組合邏輯電路的邏輯功能、使）組合邏輯電路的邏輯功能、使用方法

2、和應(yīng)用舉例。用方法和應(yīng)用舉例。2021-12-2631. 1. 分析的主要步驟如下：分析的主要步驟如下： (1)(1)由邏輯圖寫表達(dá)式；由邏輯圖寫表達(dá)式； (2)(2)化簡表達(dá)式；化簡表達(dá)式； (3)(3)列真值表；列真值表； (4)(4)描述邏輯功能。描述邏輯功能。小規(guī)模集成電路是指每片在十個門以下的集成芯片。小規(guī)模集成電路是指每片在十個門以下的集成芯片。所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。電路圖，求出電路的邏輯功能。2021-12-264例例4-1 4-1 試分析試分析圖圖3-13-1所示電路的邏所示電路的邏輯功能

3、。輯功能。解：第一步：解：第一步：由邏輯圖可以寫輸由邏輯圖可以寫輸出出F的邏輯表達(dá)式的邏輯表達(dá)式為：為： 圖3-1 例3-1邏輯電路圖BCACABF2021-12-265 第二步：可變換為第二步：可變換為 F = AB+AC+BC 第三步：列出真值表如第三步：列出真值表如表表4-14-1所示。所示。F表4-1 例3-1真值表 第四步：確定電路的邏第四步：確定電路的邏輯功能。輯功能。 由真值表可知，三個變由真值表可知，三個變量輸入量輸入，只有兩，只有兩個及兩個以上變量取值為個及兩個以上變量取值為1 1時，輸出才為時，輸出才為1 1?？梢婋娐??？梢婋娐房蓪?shí)現(xiàn)可實(shí)現(xiàn)多數(shù)表決多數(shù)表決邏輯功能邏輯功能。

4、BCACABF2021-12-266仿真仿真 2021-12-267SBABABABABAABBABAABBABABFAFFF)(1132ABABFC12021-12-268表4-2 例4-2真值表該電路實(shí)現(xiàn)兩個一位該電路實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)相加的功能。二進(jìn)制數(shù)相加的功能。S S是它們的和，是它們的和，C C是向高位是向高位的進(jìn)位。由于這一加法器的進(jìn)位。由于這一加法器電路沒有考慮低位的進(jìn)位，電路沒有考慮低位的進(jìn)位，所以稱該電路為半加器。所以稱該電路為半加器。根據(jù)根據(jù)S S和和C C的表達(dá)式，將原的表達(dá)式，將原電路圖改畫成圖電路圖改畫成圖3-23-2（b b）所示的邏輯圖。所示的邏輯圖。圖4-2

5、（b）邏輯圖2021-12-269. .組合邏輯電路的設(shè)計步驟：組合邏輯電路的設(shè)計步驟： (1)(1)分析設(shè)計要求，設(shè)置輸入輸出變量并邏輯賦值；分析設(shè)計要求，設(shè)置輸入輸出變量并邏輯賦值； (2)(2)列真值表；列真值表； (3)(3)寫出邏輯表達(dá)式，并化簡；寫出邏輯表達(dá)式，并化簡； (4)(4)畫邏輯電路圖。畫邏輯電路圖。與分析過程相反，組合邏輯電路的設(shè)計是根據(jù)給與分析過程相反，組合邏輯電路的設(shè)計是根據(jù)給定的實(shí)際邏輯問題，求出實(shí)現(xiàn)其邏輯功能的最簡單的定的實(shí)際邏輯問題，求出實(shí)現(xiàn)其邏輯功能的最簡單的邏輯電路。邏輯電路。2021-12-26102. 2. 組合邏輯電路設(shè)計方法舉例。組合邏輯電路設(shè)計方

6、法舉例。 例例4-3 4-3 一火災(zāi)報警系統(tǒng)，設(shè)有一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和煙感、溫感和紫外光感紫外光感三種類型的火災(zāi)探測器。為了防止誤報警，三種類型的火災(zāi)探測器。為了防止誤報警，只有當(dāng)其中有兩種或兩種以上類型的探測器發(fā)出火只有當(dāng)其中有兩種或兩種以上類型的探測器發(fā)出火災(zāi)檢測信號時，報警系統(tǒng)災(zāi)檢測信號時，報警系統(tǒng)產(chǎn)生報警控制信號。產(chǎn)生報警控制信號。設(shè)計設(shè)計一個產(chǎn)生報警控制信號的電路。一個產(chǎn)生報警控制信號的電路。解：解：(1)(1)分析設(shè)計要求，設(shè)輸入輸出變量并邏輯賦值；分析設(shè)計要求，設(shè)輸入輸出變量并邏輯賦值； 輸入變量：煙感輸入變量：煙感A A 、溫感、溫感B B，紫外線光感，紫外線光感C

7、 C； 輸出變量：報警控制信號輸出變量：報警控制信號Y Y。 邏輯賦值：用邏輯賦值：用1 1表示肯定，用表示肯定，用0 0表示否定。表示否定。2021-12-2611 (2)(2)列真值表；列真值表； 把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式； 表3-2 例3-3真值表 (3) (3) 由真值表寫邏輯表達(dá)式，由真值表寫邏輯表達(dá)式，并化簡；并化簡； 化簡得最簡式：2021-12-2612圖4-3 例4-3的邏輯電路圖 (4) (4) 畫邏輯電路圖：畫邏輯電路圖： 用與非門實(shí)現(xiàn)，其邏輯圖與例用與非門實(shí)現(xiàn)，其邏輯圖與例3-13-1相同。相同。 如果作以下變換：如果作以下變換： 用一個

8、與或非門加一個非門就可以實(shí)現(xiàn)，用一個與或非門加一個非門就可以實(shí)現(xiàn)， 其邏輯電路圖如圖其邏輯電路圖如圖4-34-3所示。所示。2021-12-2613例例 4-4 有三個班學(xué)生上自習(xí)，大教室能容納兩個班學(xué)生，有三個班學(xué)生上自習(xí)，大教室能容納兩個班學(xué)生，小教室能容納一個班學(xué)生。設(shè)計兩個教室是否開燈的邏輯小教室能容納一個班學(xué)生。設(shè)計兩個教室是否開燈的邏輯控制電路，要求如下：控制電路，要求如下： (1) 一個班學(xué)生上自習(xí)，一個班學(xué)生上自習(xí)， 開小教室的燈。開小教室的燈。 (2) 兩個班上自習(xí)，兩個班上自習(xí)， 開大教室的燈。開大教室的燈。 (3) 三個班上自習(xí)，三個班上自習(xí)， 兩教室均開燈。兩教室均開燈

9、。 解解 （）（） 確定輸入、確定輸入、 輸出變量的個數(shù)輸出變量的個數(shù): 根據(jù)電路要求，設(shè)根據(jù)電路要求，設(shè)輸入變量、分別表示三個班學(xué)生是否上自習(xí)輸入變量、分別表示三個班學(xué)生是否上自習(xí), 1表表示上自習(xí)示上自習(xí), 表示不上自習(xí)；表示不上自習(xí)； 輸出變量、輸出變量、 分別表示大分別表示大教室、小教室的燈是否亮教室、小教室的燈是否亮, 表示亮表示亮, 表示滅。表示滅。2021-12-2614（）（） 列真值表：列真值表： 如表如表3-4所示。所示。 A B C Y G 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 0 0

10、1 1 0 1 0 1 12021-12-2615 () 畫邏輯圖畫邏輯圖: 邏輯電路圖如圖邏輯電路圖如圖4.5(a)所示。若要求用所示。若要求用T與非門，實(shí)現(xiàn)該設(shè)計電路的設(shè)計步驟如下：與非門，實(shí)現(xiàn)該設(shè)計電路的設(shè)計步驟如下： 首先首先, 將化簡后的與或邏輯表達(dá)式轉(zhuǎn)換為與非形式；將化簡后的與或邏輯表達(dá)式轉(zhuǎn)換為與非形式； 然后再畫出如圖然后再畫出如圖4.5(b)所示的邏輯圖；所示的邏輯圖； 最后，最后， 畫出畫出用與非門實(shí)現(xiàn)的組合邏輯電路。用與非門實(shí)現(xiàn)的組合邏輯電路。 （）（） 化簡化簡: 利用卡諾圖化簡利用卡諾圖化簡, 如圖如圖3.4所示可得所示可得:ABACBCYABCCBACBACBAGC)

11、 ()(BACBACBA2021-12-2616BCA000001011011100111BCA010001010111101010YGABBCACYABBCACABCCBACBACBAGABCCBACBACBA2021-12-2617&ABY& 1 11GC&ABCABCYG(a)(b)2021-12-2618練習(xí)：練習(xí)：1、設(shè)計一個、設(shè)計一個A、B、C三人表決電路。當(dāng)表決某個提三人表決電路。當(dāng)表決某個提案時，多數(shù)人同意，提案通過。用與非門實(shí)現(xiàn)。案時，多數(shù)人同意，提案通過。用與非門實(shí)現(xiàn)。2021-12-2619P84P841 1、4.14.12 2、4.24.23 3

12、、4.34.34 4、4.44.42021-12-2620 2021-12-2621人們?yōu)榻鉀Q實(shí)踐上遇到的各種邏輯問題，設(shè)計人們?yōu)榻鉀Q實(shí)踐上遇到的各種邏輯問題，設(shè)計了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成便使用，各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模中規(guī)模集成的組合邏輯電路產(chǎn)品集成的組合邏輯電路產(chǎn)品。比較常用的有比較常用的有編碼器編碼器、譯碼器譯碼器、數(shù)據(jù)選擇器數(shù)據(jù)選擇器、加法器加法器和和數(shù)值比較器數(shù)值比較器等等。下面分別進(jìn)

13、行介紹。等等。下面分別進(jìn)行介紹。 2021-12-2622生活中常用十進(jìn)制數(shù)及文字、符號等表示事物。數(shù)字電路只能以二進(jìn)制信號工作。用二進(jìn)制代碼表示文字、符號或者數(shù)碼等特定用二進(jìn)制代碼表示文字、符號或者數(shù)碼等特定對象的過程，稱為對象的過程，稱為編碼編碼。實(shí)現(xiàn)編碼的邏輯電路，稱為實(shí)現(xiàn)編碼的邏輯電路，稱為編碼編碼器。編碼器譯碼器2021-12-2623對對M個信號編碼時，應(yīng)如何確定位數(shù)個信號編碼時，應(yīng)如何確定位數(shù)N？ N位二進(jìn)制代碼可以表示多少個信號？位二進(jìn)制代碼可以表示多少個信號？ 例：對例：對101鍵盤編碼時，采用幾位二進(jìn)制代碼？鍵盤編碼時，采用幾位二進(jìn)制代碼？編碼原則：編碼原則：N位二進(jìn)制代碼

14、可以表示位二進(jìn)制代碼可以表示2N個信號，個信號，則對則對M個信號編碼時，應(yīng)由個信號編碼時，應(yīng)由2N M來確定位數(shù)來確定位數(shù)N。例：對例：對101鍵盤編碼時，采用了鍵盤編碼時，采用了7位二進(jìn)制代碼位二進(jìn)制代碼ASC碼。碼。27128101。目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。器兩種。 2021-12-2624定義定義：任何時刻只允許輸入一個有效編碼請：任何時刻只允許輸入一個有效編碼請求信號，否則輸出將發(fā)生混亂。求信號，否則輸出將發(fā)生混亂。 舉例舉例：以一個三位二進(jìn)制普通編碼器為例，：以一個三位二進(jìn)制普通編碼器為例，說明普通編碼器的工作原理。

15、說明普通編碼器的工作原理。 圖4-4 普通編碼器的方框圖輸入：八個信號（對象）輸入：八個信號（對象）I0I7 （二值量）（二值量）八個病房呼叫請求輸出：三位二進(jìn)制代碼輸出：三位二進(jìn)制代碼Y2Y1Y0稱八線稱八線三線編碼器三線編碼器對病房編碼2021-12-2625 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 表4-5 編碼器輸入輸出的對應(yīng)關(guān)系設(shè)輸入信號為設(shè)輸入信號為1 1表示對該輸入進(jìn)行編碼。表示對該輸入進(jìn)行編碼。任何時刻只允許輸入一個編碼請求表達(dá)式、電路圖？其它輸入取值組合不允許出現(xiàn)，為無關(guān)項(xiàng)。2021-12-2626 在優(yōu)先編碼器中，允許同時輸入兩個以上的有在優(yōu)先編碼器中，

16、允許同時輸入兩個以上的有效編碼請求信號。效編碼請求信號。當(dāng)幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)當(dāng)幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。最高的一個進(jìn)行編碼。優(yōu)先級別的高低優(yōu)先級別的高低由設(shè)計者根據(jù)輸入信號的輕重由設(shè)計者根據(jù)輸入信號的輕重緩急情況而定。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。緩急情況而定。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。2021-12-2627表4-6 74LS148電路的功能表例：八線例：八線三線優(yōu)先編碼器三線優(yōu)先編碼器74LS148 2021-12-2628 74LS14874LS148的邏輯功能描述：的邏輯功能描述： (1) (1) 編碼輸入端：邏輯符號輸入端編碼輸入端：邏輯符

17、號輸入端 上上面均有面均有“”號，這表示編碼號，這表示編碼輸入低電平有效輸入低電平有效。I0I7低電平有效允許編碼，但無有效編碼請求優(yōu)先權(quán)最高2021-12-2629(2) (2) 編碼輸出端編碼輸出端 ：從功能表可以：從功能表可以看出，看出，74LS14874LS148編碼器的編碼編碼器的編碼輸出是反碼輸出是反碼。Y2、Y1、Y0 2021-12-2630 （3 3） 選通輸入端：只有在選通輸入端：只有在 = 0= 0時，編碼器才時，編碼器才處于處于工作狀態(tài)工作狀態(tài)；而在；而在 = 1= 1時，編碼器處于時，編碼器處于禁止?fàn)罱範(fàn)顟B(tài)態(tài)，所有輸出端均被封鎖為高電平。，所有輸出端均被封鎖為高電平

18、。SS禁止?fàn)顟B(tài)工作狀態(tài)2021-12-2631允許編碼，但無有效編碼請求正在優(yōu)先編碼（4 4）選通輸出端）選通輸出端YS和擴(kuò)展輸出端和擴(kuò)展輸出端YEX：為擴(kuò)：為擴(kuò)展編碼器功能而設(shè)置。展編碼器功能而設(shè)置。2021-12-2632圖4-6 74LS148的邏輯符號 以上通過對以上通過對74LS148編碼器邏輯功能的分析，編碼器邏輯功能的分析，介紹了通過介紹了通過MSI器件器件邏輯功能表了解集成器件功能邏輯功能表了解集成器件功能的方法。的方法。要求初步具備要求初步具備查閱器件手冊查閱器件手冊的能力。不要求背的能力。不要求背74LS148的功能表。的功能表。2021-12-2633圖4-7 用74LS

19、148接成的16線4線優(yōu)先編碼器 優(yōu)先權(quán)最高(2)片無有效編碼請求時才允許(1)片編碼編碼輸出的最高位編碼輸出為原碼2021-12-2634譯碼譯碼： 編碼的逆過程，將編碼時賦予代碼的特編碼的逆過程，將編碼時賦予代碼的特定含義定含義“翻譯翻譯”出來。出來。 譯碼器譯碼器： 實(shí)現(xiàn)譯碼功能的電路。實(shí)現(xiàn)譯碼功能的電路。常用的譯碼器有常用的譯碼器有二進(jìn)制譯碼器二進(jìn)制譯碼器、二二- -十進(jìn)制十進(jìn)制譯碼器譯碼器和和顯示譯碼器顯示譯碼器等。等。二進(jìn)制代碼原來信息編碼對象編碼譯碼2021-12-2635圖4-7 三位二進(jìn)制譯碼器的方框圖輸入：二進(jìn)制代碼（輸入：二進(jìn)制代碼（N位），位），輸出：輸出：2N個，每個

20、輸出僅包含一個最小項(xiàng)。個，每個輸出僅包含一個最小項(xiàng)。輸入是三位二進(jìn)輸入是三位二進(jìn)制代碼、有八種狀態(tài)，制代碼、有八種狀態(tài)，八個輸出端分別對應(yīng)八個輸出端分別對應(yīng)其中一種輸入狀態(tài)。其中一種輸入狀態(tài)。因此，又把三位二進(jìn)因此，又把三位二進(jìn)制譯碼器稱為制譯碼器稱為3 3線線88線譯碼器。線譯碼器。2021-12-26361. 74LS1381. 74LS138的的邏輯功能邏輯功能內(nèi)部電路圖負(fù)邏輯與非門譯碼輸入端 S為控制端（又稱使能端） S=1 譯碼工作 S=0 禁止譯碼， 輸出全1 1 321SSSS輸出端)7, 2 , 1 , 0(imSYii為便于理解功能而分析內(nèi)部電路2021-12-2637表表4

21、-6 74LS1384-6 74LS138的功能表的功能表譯中為0高電平有效低電平有效禁止譯碼譯碼工作2021-12-2638圖4-8 74LS138的邏輯符號低電平有效輸出三位二進(jìn)制代碼使能端2021-12-2639 如如74LS138的功能表所示，當(dāng)?shù)墓δ鼙硭?，?dāng)S1接接+5V，S2和和S3接地時，得到對應(yīng)個輸入端的輸出接地時，得到對應(yīng)個輸入端的輸出Y：0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY 0127AAAY 2021-12-264074LS13874LS138的邏輯功能的邏輯功能 三個譯碼輸入端（又稱

22、地址輸入端）三個譯碼輸入端（又稱地址輸入端）A2A2、A1A1、A0A0，八個譯碼輸出端，八個譯碼輸出端 ，以及三個控制，以及三個控制端（又稱使能端）端（又稱使能端） 、 、 。 、 ， 是譯碼器的控制輸入端，當(dāng)是譯碼器的控制輸入端，當(dāng) = 1= 1、 + = 0 (+ = 0 (即即 = 1, = 1, 和和 均為均為0)0)時，時，G GS S輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。碼器被禁止，所有的輸出端被封鎖在高電平。S1S2S1S2S3S1S2S3S1S3S2Y0Y7S3321SSSS2021-12-

23、2641 當(dāng)譯碼器處于工作狀態(tài)時，每輸入一個二進(jìn)制代當(dāng)譯碼器處于工作狀態(tài)時，每輸入一個二進(jìn)制代碼將使對應(yīng)的一個輸出端為低電平，而其它輸出端均碼將使對應(yīng)的一個輸出端為低電平，而其它輸出端均為高電平。也可以說對應(yīng)的輸出端被為高電平。也可以說對應(yīng)的輸出端被“譯中譯中”。 74LS13874LS138輸出端被輸出端被“譯中譯中”時為低電平，所以其時為低電平，所以其邏輯符號中每個輸出端邏輯符號中每個輸出端 上方均有上方均有“”符號符號。 Y0Y7)7, 2 , 1 , 0(imSYii2021-12-2642 2. 2. 應(yīng)用舉例應(yīng)用舉例 (1)(1)功能擴(kuò)展功能擴(kuò)展( (利用使能端實(shí)現(xiàn)利用使能端實(shí)現(xiàn))

24、 圖3-9 用兩片74LS138譯碼器構(gòu)成4線16線譯碼器A3 =0時，片工作，片禁止 A3 =1時，片禁止，片工作擴(kuò)展位控制使能端2021-12-2643(2) (2) 實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)組合邏輯函數(shù)F（A，B，C） )7, 2 , 1 , 0, 1(iSmmSYiii)70(),(imCBAFi比較以上兩式可知，把比較以上兩式可知，把3線線8線譯碼器線譯碼器74LS138地址輸入端（地址輸入端（A2A1A0）作為邏輯函數(shù)的輸）作為邏輯函數(shù)的輸入變量（入變量（ABC），譯碼器的每個輸出端），譯碼器的每個輸出端Yi都與某一都與某一個最小項(xiàng)個最小項(xiàng)mi相對應(yīng)，加上適當(dāng)?shù)拈T電路，就可以利相對應(yīng)，

25、加上適當(dāng)?shù)拈T電路，就可以利用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)。用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)。2021-12-2644例例4-4 4-4 試用試用74LS13874LS138譯碼器實(shí)現(xiàn)邏輯函數(shù)：譯碼器實(shí)現(xiàn)邏輯函數(shù)：解：因?yàn)榻猓阂驗(yàn)?7 , 6 , 5 , 3 , 1 (),(mCBAF765317653176531mmmmm)7 , 6 , 5 , 3 , 1 (),(YYYYYmmmmmmCBAF)7, 2 , 1 , 0(imYii則則2021-12-2645 因此，正確連接控制輸入端使譯碼器處于工作因此，正確連接控制輸入端使譯碼器處于工作狀態(tài)，將狀態(tài)，將 、 、 、 、經(jīng)一個與非門、經(jīng)一個與非門輸出，輸

26、出，A A2 2、A A1 1、A A0 0分別作為輸入變量分別作為輸入變量A A、B B、C C，就可，就可實(shí)現(xiàn)組合邏輯函數(shù)。實(shí)現(xiàn)組合邏輯函數(shù)。 Y1YYYY76531)7 , 6 , 5 , 3 , 1 (),(YYYYYmCBAF圖4-10例4-4電路圖2021-12-2646二二十進(jìn)制譯碼器的邏輯功能是將輸入的十進(jìn)制譯碼器的邏輯功能是將輸入的BCD碼譯成十個輸出信號。碼譯成十個輸出信號。圖4-11 二十進(jìn)制譯碼器74LS42的邏輯符號2021-12-2647表表4-7 4-7 二二- -十進(jìn)制十進(jìn)制譯碼器譯碼器74LS4274LS42的功能表的功能表譯中為0拒絕偽碼2021-12-26

27、48設(shè)計舉例：設(shè)計舉例：1、用譯碼器設(shè)計組合邏輯電路、用譯碼器設(shè)計組合邏輯電路例：試用例：試用3線線-8線譯碼器線譯碼器74LS138和適當(dāng)?shù)拈T電路和適當(dāng)?shù)拈T電路構(gòu)成一個構(gòu)成一個1位二進(jìn)制全加器。位二進(jìn)制全加器。解解:已知全加器真值表已知全加器真值表1111111)()(nnnnnnnnnnnnnnnnnnnnnnCBACBACBACBACBACBACBASSn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1nnnnnnnnnnnnnnBACBABACBACBAC111)(2021-12-

28、2649Sn=(1,2,4,7)Cn=(3,5,6,7)用用2個與非門和一個個與非門和一個4選選1實(shí)現(xiàn)兩輸出電路設(shè)計。實(shí)現(xiàn)兩輸出電路設(shè)計。2021-12-2650在數(shù)字測量儀表和各種數(shù)字系統(tǒng)中，都需要在數(shù)字測量儀表和各種數(shù)字系統(tǒng)中，都需要將數(shù)字量直觀地顯示出來，一方面供人們直接讀將數(shù)字量直觀地顯示出來，一方面供人們直接讀取測量和運(yùn)算的結(jié)果，另一方面用于監(jiān)視數(shù)字系取測量和運(yùn)算的結(jié)果，另一方面用于監(jiān)視數(shù)字系統(tǒng)的工作情況。統(tǒng)的工作情況。數(shù)字顯示電路是數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路是數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由數(shù)字顯示電路通常由顯示譯碼器、驅(qū)動器顯示譯碼器、驅(qū)動器和和顯示顯示器器等

29、部分組成，如圖等部分組成，如圖4-124-12所示。所示。 2021-12-2651圖4-12 數(shù)字顯示電路的組成方框圖 1. 1. 數(shù)字顯示器件數(shù)字顯示器件 數(shù)字顯示器件是用來數(shù)字顯示器件是用來顯示數(shù)字、文字或者符顯示數(shù)字、文字或者符號號的器件，常見的有輝光數(shù)碼管、熒光數(shù)碼管、的器件，常見的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光二極管數(shù)碼管、場致發(fā)光數(shù)字液晶顯示器、發(fā)光二極管數(shù)碼管、場致發(fā)光數(shù)字板、等離子體顯示板等等。本書主要討論發(fā)光二板、等離子體顯示板等等。本書主要討論發(fā)光二極管數(shù)碼管。極管數(shù)碼管。 2021-12-2652 （1 1）發(fā)光二極管（發(fā)光二極管（LED）及其驅(qū)動方式）及其

30、驅(qū)動方式 LED具有許多優(yōu)點(diǎn)，它不僅有工作電壓低(1.53V)、體積小、壽命長、可靠性高等優(yōu)點(diǎn)，而且響應(yīng)速度快(100ns)、亮度比較高。一般LED的工作電流選在510mA，但不允許超過最大值（通常為50mA）。 LED可以直接由門電路驅(qū)動。 2021-12-2653 圖（圖（a）是輸出為低電平時，）是輸出為低電平時，LED發(fā)光，稱為發(fā)光，稱為低電平驅(qū)動低電平驅(qū)動； 圖（圖（b）是輸出為高電平時，）是輸出為高電平時，LED發(fā)光，稱為發(fā)光，稱為高電平驅(qū)動高電平驅(qū)動；采用高電平驅(qū)動方式的采用高電平驅(qū)動方式的TTL門最好選用門最好選用OC門門。 圖4-13 門電路驅(qū)動LED(a) 低電平驅(qū)動 (b)

31、 高電平驅(qū)動mAVVFDIVVR10255R為限流電阻2021-12-2654圖4-14 七段顯示LED數(shù)碼管(a) 外形圖 (b) 共陰型 (c) 共陽型 (2) LED(2) LED數(shù)碼管數(shù)碼管LEDLED數(shù)碼管又稱為半導(dǎo)體數(shù)碼管，它是由多個數(shù)碼管又稱為半導(dǎo)體數(shù)碼管，它是由多個LEDLED按分段式封裝制成的。按分段式封裝制成的。LEDLED數(shù)碼管有兩種形式：數(shù)碼管有兩種形式：共陰型和共陽型共陰型和共陽型。公共陰極公共陽極高電平驅(qū)動低電平驅(qū)動2021-12-2655圖4-15 七段數(shù)碼管字形顯示方式2 2七段顯示譯碼器七段顯示譯碼器 （1）七段字形顯示方式）七段字形顯示方式LED數(shù)碼管通常采

32、用圖數(shù)碼管通常采用圖3-15所示的七段字形所示的七段字形顯示方式來表示顯示方式來表示0-9十個數(shù)字。十個數(shù)字。abcdefbcabdegabcdgbcfgacdfgacdefgabcabcdefgabcdfg2021-12-2656圖4-16 74LS49的邏輯符號 （2 2）七段顯示譯碼器）七段顯示譯碼器滅燈控制端8421BCD碼七段代碼 七段顯示器譯碼器把輸入的七段顯示器譯碼器把輸入的BCD碼，翻譯成碼，翻譯成驅(qū)動七段驅(qū)動七段LED數(shù)碼管各對應(yīng)段所需的電平。數(shù)碼管各對應(yīng)段所需的電平。74LS49是一種七段顯示譯碼器。是一種七段顯示譯碼器。2021-12-2657表表4-8 74LS49的功

33、能表的功能表8421BCD碼禁止碼滅燈狀態(tài)2021-12-2658譯碼輸入端：譯碼輸入端：D、C、B、A，為為8421BCD碼；碼；七段代碼輸出端：七段代碼輸出端：abcdefg，某段輸出為高電平，某段輸出為高電平時該段點(diǎn)亮，用以驅(qū)動時該段點(diǎn)亮，用以驅(qū)動高電平有效高電平有效的七段顯示的七段顯示LED數(shù)碼管；數(shù)碼管； 滅燈控制端：滅燈控制端：IB ，當(dāng)當(dāng)IB = 1時，譯碼器處于正常譯碼工作狀態(tài)；時，譯碼器處于正常譯碼工作狀態(tài)；若若IB = 0，不管，不管D、C、B、A輸入什么信號，譯輸入什么信號，譯碼器各輸出端均為低電平，處于滅燈狀態(tài)。碼器各輸出端均為低電平，處于滅燈狀態(tài)。利用利用IB信號，可

34、以控制數(shù)碼管按照要求處于顯信號，可以控制數(shù)碼管按照要求處于顯示或者滅燈狀態(tài)，如閃爍、熄滅首尾部多余的示或者滅燈狀態(tài)，如閃爍、熄滅首尾部多余的0等。等。2021-12-2659圖4-17 74LS49驅(qū)動LED數(shù)碼管電路 圖圖4-174-17是一個用七段顯示譯碼器是一個用七段顯示譯碼器74LS4974LS49驅(qū)動共驅(qū)動共陰型陰型LEDLED數(shù)碼管的實(shí)用電路。數(shù)碼管的實(shí)用電路。2021-12-2660如何用如何用74LS13874LS138譯碼器實(shí)現(xiàn)如下邏輯函數(shù)？譯碼器實(shí)現(xiàn)如下邏輯函數(shù)？)7 , 2 , 1 (),(mCBAF2021-12-2661P85P851 1、3.73.7（1 1、3 3

35、）2 2、3.173.172021-12-2662 2021-12-2663LED數(shù)碼管有哪兩種形式數(shù)碼管有哪兩種形式 ？高電平有效的七段顯示譯碼器應(yīng)驅(qū)動哪種高電平有效的七段顯示譯碼器應(yīng)驅(qū)動哪種LED數(shù)碼管？數(shù)碼管？2021-12-2664在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，叫做數(shù)據(jù)將其中任意一路挑選出來的電路，叫做數(shù)據(jù)選擇器，也稱為多路選擇器選擇器，也稱為多路選擇器, ,其作用相當(dāng)于多其作用相當(dāng)于多路開關(guān)。路開關(guān)。常見的數(shù)據(jù)選擇器有四選一、八選一、常見的數(shù)據(jù)選擇器有四選一、八選一、十六選一電路。十六選一電路。 2021-12-26

36、65 (1) 四選一數(shù)據(jù)選擇器的邏輯電路圖圖4-1 四選一數(shù)據(jù)選擇器電路地址輸入端控制輸入端數(shù)據(jù)輸入端輸出端)(),(3322110001DmDmDmDmSAAY2021-12-2666(2)(2)四選一數(shù)據(jù)選擇器的功能表四選一數(shù)據(jù)選擇器的功能表表4-1 四選一數(shù)據(jù)選擇器的功能表輸 入輸 出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D33001),(iiiDmSAAY)(),(3322110001DmDmDmDmSAAY2021-12-2667三個地址輸入端三個地址輸入端A2、A1、A0，八個數(shù)據(jù)輸入端八個數(shù)據(jù)輸入端D0D7，兩個互補(bǔ)輸出的數(shù)據(jù)輸出端兩個互補(bǔ)輸出

37、的數(shù)據(jù)輸出端Y和和Y，一個控制輸入端一個控制輸入端S。圖圖4-2 74LS1514-2 74LS151的邏輯符號的邏輯符號 2021-12-2668 表表4-2 74LS1514-2 74LS151的功能表的功能表 禁止?fàn)顟B(tài) 工作狀態(tài) 2021-12-26691. 1. 功能擴(kuò)展功能擴(kuò)展 用兩片八選一數(shù)據(jù)選擇器用兩片八選一數(shù)據(jù)選擇器74LS151，可以構(gòu)成，可以構(gòu)成十六選一數(shù)據(jù)選擇器。十六選一數(shù)據(jù)選擇器。試回憶用兩片試回憶用兩片38線譯碼器線譯碼器74LS138實(shí)現(xiàn)實(shí)現(xiàn)416線譯碼器的方法。線譯碼器的方法。利用使能端（控制端）利用使能端（控制端）。2021-12-2670圖4-3 用74LS1

38、51構(gòu)成十六選一數(shù)據(jù)選擇器 擴(kuò)展位接控制端A3 =1時，片禁止，片工作A3 =0時，片工作，片禁止 輸出需適當(dāng)處理（該例接或門） 仿真仿真 2021-12-2671)70(),(imCBAFi比較可知，表達(dá)式中都有最小項(xiàng)比較可知，表達(dá)式中都有最小項(xiàng)mi，利用數(shù)利用數(shù)據(jù)選擇器可以實(shí)現(xiàn)各種組合邏輯函數(shù)。據(jù)選擇器可以實(shí)現(xiàn)各種組合邏輯函數(shù)。3001),(iiiDmAAY70012),(iiiDmAAAY組合邏輯函數(shù)組合邏輯函數(shù)8選14選12021-12-2672例4-5 4-5 試用八選一電路實(shí)現(xiàn)試用八選一電路實(shí)現(xiàn) 解：解：將將A、B、C分別從分別從A2、A1、A0輸入，作為輸入，作為輸入變量，把輸入

39、變量，把Y端作為輸出端作為輸出F。因?yàn)檫壿嫳磉_(dá)式中的。因?yàn)檫壿嫳磉_(dá)式中的各乘積項(xiàng)均為最小項(xiàng)，所以可以改寫為各乘積項(xiàng)均為最小項(xiàng)，所以可以改寫為ABCCBABCACBAF7530),(mmmmCBAF根據(jù)八選一數(shù)據(jù)選擇器的功能，令根據(jù)八選一數(shù)據(jù)選擇器的功能，令2021-12-2673具體電路見圖具體電路見圖4-44-4： 圖4-4 例4-5電路圖D0 = D3 =D5 =D7 =1D1 = D2 =D4 =D6 =0S0仿真仿真 2021-12-2674A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11真值表對照法注意變量高低位順序！202

40、1-12-2675例例4-64-6試用八選一電路實(shí)現(xiàn)三變量多數(shù)表決電路。試用八選一電路實(shí)現(xiàn)三變量多數(shù)表決電路。表4-11 例4-6的真值表A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11解：假設(shè)三變量為解：假設(shè)三變量為A、B、C，表決結(jié)果為，表決結(jié)果為F，則，則真值表如表真值表如表4-114-11所示。所示。2021-12-2676 在八選一電路中，將A、B、C從A2、A1、A0 輸入，令 7653),(mmmmCBAFD3 = D5 =D6 =D7 =1D0 = D1 =D2 =D4 =0S0FY則可實(shí)現(xiàn)三變量多數(shù)表決電路，具體電路

41、圖請讀者自行畫出。則2021-12-2677思考思考：若用若用8選選1實(shí)現(xiàn)實(shí)現(xiàn)4變量的函數(shù)，變量的函數(shù)，或者用或者用4選選1實(shí)現(xiàn)實(shí)現(xiàn)3變量的函數(shù)，變量的函數(shù)，即地址輸入端的個數(shù)比變量個數(shù)小即地址輸入端的個數(shù)比變量個數(shù)小1，如何實(shí)現(xiàn)？如：如何實(shí)現(xiàn)？如：A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11輸 入輸 出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D32021-12-2678例例4-7 圖圖47是由雙是由雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS153和門電路組成的組合邏輯電路。試分析輸出和門電路組成的組

42、合邏輯電路。試分析輸出Z與輸與輸入入X3、X2、X1、X0之間的邏輯關(guān)系。之間的邏輯關(guān)系。圖45 例4-7電路圖2021-12-2679 （1）劃分功能塊）劃分功能塊 本題只有一塊本題只有一塊MSI電路，可以只劃分一個功能電路，可以只劃分一個功能塊。塊。 （2）分析功能塊的功能）分析功能塊的功能 通過查通過查74LS153的功能表，知道它是一塊雙的功能表，知道它是一塊雙4選選1數(shù)據(jù)選擇器。其中：數(shù)據(jù)選擇器。其中：A1、A0是地址輸入端，是地址輸入端，Y是是輸出端；輸出端；74LS153的控制輸入端為低電平有效；數(shù)的控制輸入端為低電平有效；數(shù)據(jù)據(jù)選擇器處于禁止?fàn)顟B(tài)時，輸出為0。 解：解：2021

43、-12-2680圖圖4-5電路的輸出端是電路的輸出端是Z，Z=1Y+2Y；輸入端；輸入端為為X3、X2、X1、X0。當(dāng)。當(dāng)X31時，時，2S1、1S0，數(shù)據(jù)選擇器數(shù)據(jù)選擇器2處于禁止?fàn)顟B(tài)，而數(shù)據(jù)選擇器處于禁止?fàn)顟B(tài)，而數(shù)據(jù)選擇器1處于處于工作狀態(tài)；當(dāng)工作狀態(tài)；當(dāng)X30時，數(shù)據(jù)選擇器時，數(shù)據(jù)選擇器1處于禁止?fàn)钐幱诮範(fàn)顟B(tài)，數(shù)據(jù)選擇器態(tài)，數(shù)據(jù)選擇器2處于工作狀態(tài)。處于工作狀態(tài)。2021-12-2681圖4-7 8選1功能框圖顯然，圖顯然，圖46電路構(gòu)成了一個電路構(gòu)成了一個8選選1數(shù)據(jù)選擇數(shù)據(jù)選擇器，其輸出為器，其輸出為Z，地址輸入端為，地址輸入端為X3、 X1 、 X0。圖圖46電路可用圖電路可用圖

44、4-7的功能框圖來表示。的功能框圖來表示。2021-12-2682 （3 3）分析整體電路的邏輯功能）分析整體電路的邏輯功能 把圖把圖4 47 7電路看成一個電路看成一個8 8選選1 1數(shù)據(jù)選擇器，可得出數(shù)據(jù)選擇器，可得出例例4-74-7電路的功能表。電路的功能表。表表4-7 4-7 例例4-74-7電路的功能表電路的功能表X3 X2 X1 X0Z 0 11 0 0 011 0 0 111 0 1 001 0 1 101 1 0 001 1 0 101 1 1 001 1 1 10分析電路的功能分析電路的功能表，當(dāng)表，當(dāng)X3X2X1X0為為8421BCD碼碼00001001時，電路的輸出時，電

45、路的輸出為為1，否則輸出為，否則輸出為0?？梢娫撾娐房蓪?shí)可見該電路可實(shí)現(xiàn)檢測現(xiàn)檢測8421BCD碼的碼的邏輯功能邏輯功能。2021-12-2683算術(shù)運(yùn)算是數(shù)字系統(tǒng)的基本功能，更是計算機(jī)中不可缺少的組成單元。本節(jié)介紹實(shí)現(xiàn)加法運(yùn)算的邏輯電路。本章的3.1節(jié)討論過半加器電路，它是不考慮低位進(jìn)位的加法器。全加器能把本位兩個加數(shù)An 、 Bn 和來自低位的進(jìn)位Cn-1三者相加，得到求和結(jié)果Sn 和該位的進(jìn)位信號Cn 。2021-12-2684 表3-12 全加器 的真值表Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 1

46、1 1An Bn Cn-1由真值表寫最小項(xiàng)之和式，再稍加變換得：1111111)()(nnnnnnnnnnnnnnnnnnnnnnCBACBACBACBACBACBACBAS2021-12-2685nnnnnnnnnnnnnnBACBABACBACBAC111)(Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由真值表寫最小項(xiàng)之和式，再稍加變換得：2021-12-2686 圖4-7 全加器（a）電路圖 （b）邏輯符號1nnnnCBASnnnnnnBACBAC1)(由表達(dá)式得邏輯圖：20

47、21-12-268774LS283電路是一個四位加法器電路，可實(shí)現(xiàn)兩個四位二進(jìn)制數(shù)的相加，其邏輯符號如圖3-23所示。 全加器可以實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)的相加，全加器可以實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)的相加，要實(shí)現(xiàn)多位二進(jìn)制數(shù)的相加，可選用多位加法器要實(shí)現(xiàn)多位二進(jìn)制數(shù)的相加，可選用多位加法器電路。電路。2021-12-2688圖圖4-8 74LS2834-8 74LS283電路的邏輯符號電路的邏輯符號CI是低位的進(jìn)位，CO是向高位的進(jìn)位，A3A2A1A0和B3B2B1B0是兩個二進(jìn)制待加數(shù)，S3、S2、S1、S0是對應(yīng)各位的和。 2021-12-2689多位加法器除了可以實(shí)現(xiàn)加法運(yùn)算功能之外，多位加法器除

48、了可以實(shí)現(xiàn)加法運(yùn)算功能之外，還可以實(shí)現(xiàn)組合邏輯電路。還可以實(shí)現(xiàn)組合邏輯電路。圖4-9 由74LS283構(gòu)成的代碼轉(zhuǎn)換電路8421BCD碼0011余3碼例：將例：將8421BCD碼轉(zhuǎn)換成余碼轉(zhuǎn)換成余3碼。碼。余余3碼碼8421BCD碼碼3(即即0011)2021-12-2690 數(shù)值比較器：能夠比較數(shù)字大小的電路。數(shù)值比較器：能夠比較數(shù)字大小的電路。 1.1.兩個一位數(shù)兩個一位數(shù)A和和B相比較的情況：相比較的情況： (1)AB：只有當(dāng)：只有當(dāng)A=1、B=0時，時，AB才為真；才為真； (2)AB：只有當(dāng)：只有當(dāng)A=0、B=1時，時，AB才為真；才為真； (3)A = B：只有當(dāng)：只有當(dāng)A=B=0

49、或或A=B=1時，時，A = B才為真。才為真。 ABYABYABYA=B000010101010100110012021-12-2691圖4-9 74LS85的邏輯符號如果要比較兩個多位二進(jìn)制數(shù)如果要比較兩個多位二進(jìn)制數(shù)A和和B的大??？的大??？必須從高向低逐位進(jìn)行比較。必須從高向低逐位進(jìn)行比較。 2. 2. 四位數(shù)值比較器四位數(shù)值比較器74LS8574LS85級聯(lián)輸入 便于功能擴(kuò)展 2021-12-2692輸 入級 聯(lián) 輸 入輸 出A3，B3A2，B2A1，B1A0，B0IABIAB IA = BFABFABFA = B 1 0 1 0 0 0 1 0 1 0A3 = B31 0 1 0 0

50、A3 = B30 1 0 1 0A3 = B3A2 = B21 0 1 0 0A3 = B3A2 = B20 1 0 1 0A3 = B3A2 = B2A1 = B11 0 1 0 0A3 = B3A2 = B2A1 = B10 1 0 1 0A3 = B3A2 = B2A1 = B1A0 = B01 0 0 1 0 0A3 = B3A2 = B2A1 = B1A0 = B00 1 0 0 1 0A3 = B3A2 = B2A1 = B1A0 = B00 0 1 0 0 1A3 = B3A2 = B2A1 = B1A0 = B0 1 0 0 12021-12-2693 4.3.1 冒險現(xiàn)象冒險

51、現(xiàn)象 在前面的邏輯電路中往往把組件看成是理在前面的邏輯電路中往往把組件看成是理想的，我們只討論輸入和輸出的穩(wěn)定狀態(tài)之間想的，我們只討論輸入和輸出的穩(wěn)定狀態(tài)之間的關(guān)系，沒有考慮在傳輸過程中信號經(jīng)過組件、的關(guān)系，沒有考慮在傳輸過程中信號經(jīng)過組件、導(dǎo)線所產(chǎn)生的延遲。這使得設(shè)計出來的邏輯電導(dǎo)線所產(chǎn)生的延遲。這使得設(shè)計出來的邏輯電路盡管正確無誤，工藝裝配也符合要求，但實(shí)路盡管正確無誤，工藝裝配也符合要求，但實(shí)際工作中卻可能出現(xiàn)錯誤的輸出。對組合電路際工作中卻可能出現(xiàn)錯誤的輸出。對組合電路來說，這種錯誤的輸出雖然是暫時的（在信號來說，這種錯誤的輸出雖然是暫時的（在信號發(fā)生變化時，在輸出端出現(xiàn)不希望的尖鋒）

52、，發(fā)生變化時，在輸出端出現(xiàn)不希望的尖鋒），信號穩(wěn)定后錯誤會消失，但仍會引起工作的不信號穩(wěn)定后錯誤會消失，但仍會引起工作的不可靠。我們稱出現(xiàn)尖鋒的現(xiàn)象為邏輯電路的冒可靠。我們稱出現(xiàn)尖鋒的現(xiàn)象為邏輯電路的冒險現(xiàn)象險現(xiàn)象.2021-12-2694 組合電路中的冒險現(xiàn)象分為邏輯冒險和功組合電路中的冒險現(xiàn)象分為邏輯冒險和功能冒險。前者是指在一個輸入變量變化時，電能冒險。前者是指在一個輸入變量變化時，電路在瞬變過程中出現(xiàn)的短暫錯誤輸出。而后者路在瞬變過程中出現(xiàn)的短暫錯誤輸出。而后者則指在多個變量同時變化時，電路在瞬變過程則指在多個變量同時變化時，電路在瞬變過程中出現(xiàn)的短暫錯誤輸出。中出現(xiàn)的短暫錯誤輸出。l

53、 下面通過分析圖下面通過分析圖3.36（a）所示的邏輯電路來）所示的邏輯電路來說明邏輯冒險現(xiàn)象。說明邏輯冒險現(xiàn)象。2021-12-2695 在圖（在圖（a）所示電路中，若變量）所示電路中，若變量B=C=1，則在理想情況，則在理想情況下，變量下，變量A由由0變變1或由或由1變變0時，輸出端應(yīng)為：時，輸出端應(yīng)為： 1AABAACF 2021-12-2696 即輸出應(yīng)維持即輸出應(yīng)維持1不變。但實(shí)際情況是，由于不變。但實(shí)際情況是，由于信號通過不同的路徑到達(dá)輸出端，而不同的信號通過不同的路徑到達(dá)輸出端，而不同的路徑有不同的延遲時間，在輸出端反映的信路徑有不同的延遲時間，在輸出端反映的信號變化就不是同時發(fā)

54、生了。號變化就不是同時發(fā)生了。l 應(yīng)當(dāng)說明；在輸入信號發(fā)生變化時，即應(yīng)當(dāng)說明；在輸入信號發(fā)生變化時，即使有延遲也并不一定會發(fā)生冒險。如在圖所使有延遲也并不一定會發(fā)生冒險。如在圖所示電路中，示電路中，A由由0變變1，則由于門，則由于門3由由1變變0先于先于門門2由由0變變1，這樣門，這樣門4輸出維持為輸出維持為1不變，不發(fā)不變，不發(fā)生生0冒險。冒險。2021-12-2697 另外，如果門電路有兩個輸入變量另外，如果門電路有兩個輸入變量A、B同時向相反方向變化（如同時向相反方向變化（如A由由0變變1，B由由1變變0），由于信號到輸出端的路徑、門的延遲），由于信號到輸出端的路徑、門的延遲時間不同，也

55、可能產(chǎn)生時間不同，也可能產(chǎn)生0型或型或1型冒險（功能型冒險（功能冒險）。冒險）。2021-12-2698 3.3. 部分常用的部分常用的MSI組合邏輯電路的型號、名稱和組合邏輯電路的型號、名稱和主要功能表主要功能表表2-142021-12-2699型 號名 稱主 要 功 能74LS14710線-4線優(yōu)先編碼器 74LS1488線-3線優(yōu)先編碼器 74LS1498線-8線優(yōu)先編碼器 74LS424線-10線譯碼器BCD輸入74LS1544線-16線譯碼器 74LS46七段顯示譯碼器BCD輸入、開路輸出74LS47七段顯示譯碼器BCD輸入、開路輸出74LS48七段顯示譯碼器BCD輸入、帶上拉電阻7

56、4LS49七段顯示譯碼器BCD輸入、OC輸出74LS15016選1數(shù)據(jù)選擇器反碼輸出74LS1518選1數(shù)據(jù)選擇器原、反碼輸出74LS153雙4選1數(shù)據(jù)選擇器 74LS2518選1數(shù)據(jù)選擇器原、反碼輸出，三態(tài)74LS854位數(shù)值比較器 74LS8668位數(shù)值比較器 2021-12-26100型 號名 稱主 要 功 能CC4014710線-4線優(yōu)先編碼器BCD輸出CC45328線-3線優(yōu)先編碼器 CC4555雙2線-4線譯碼器 CC45144線-16線譯碼器有地址鎖存CC4511七段顯示譯碼器鎖存輸出、BCD輸入CC4055七段顯示譯碼器BCD輸入、驅(qū)動液晶顯示器CC4056七段顯示譯碼器BCD

57、輸入、有選通、鎖存CC4519四2選1數(shù)據(jù)選擇器 CC45128路數(shù)據(jù)選擇器 CC40634位數(shù)值比較器 CC4014710線-4線優(yōu)先編碼器BCD輸出2021-12-26101P85P851 1、4.74.7（1 1、3 3）2 2、4.84.8（1 1、3 3）3 3、4.104.104 4、4 4、14142021-12-261022021-12-26103設(shè)計的一般步驟：設(shè)計的一般步驟：（1）根據(jù)邏輯問題列出真值表。）根據(jù)邏輯問題列出真值表。（2）根據(jù)真值表寫出邏輯表達(dá)式）根據(jù)真值表寫出邏輯表達(dá)式（3）邏輯表達(dá)式的變換，使其符合單元電路）邏輯表達(dá)式的變換，使其符合單元電路芯片的輸入、輸

58、出要求。芯片的輸入、輸出要求。（4）畫出邏輯電路圖。）畫出邏輯電路圖。2021-12-26104設(shè)計舉例：設(shè)計舉例：1、用譯碼器設(shè)計組合邏輯電路、用譯碼器設(shè)計組合邏輯電路例：試用例：試用3線線-8線譯碼器線譯碼器74LS138和適當(dāng)?shù)拈T電路和適當(dāng)?shù)拈T電路構(gòu)成一個構(gòu)成一個1位二進(jìn)制全加器。位二進(jìn)制全加器。解解:已知全加器真值表已知全加器真值表1111111)()(nnnnnnnnnnnnnnnnnnnnnnCBACBACBACBACBACBACBASSn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn

59、 Cn-1nnnnnnnnnnnnnnBACBABACBACBAC111)(2021-12-26105Sn=(1,2,4,7)Cn=(3,5,6,7)用用2個與非門和一個個與非門和一個4選選1實(shí)現(xiàn)兩輸出電路設(shè)計。實(shí)現(xiàn)兩輸出電路設(shè)計。2021-12-26106 MSI組合邏輯電路的分析：以中規(guī)模集成器件為核心的組合邏輯電路的分析。 本節(jié)將MSI電路按功能塊進(jìn)行劃分，逐塊分析各功能塊電路，最后得出整個電路功能的分析方法，這種方法稱為功能塊級的電路分析，適用于更加復(fù)雜的邏輯電路分析。 2021-12-26107圖圖4-9 4-9 功能塊組合邏輯電路分析流程圖功能塊組合邏輯電路分析流程圖 分析步驟分析

60、步驟 （1 1）劃分功能塊）劃分功能塊（2 2）分析功能塊的邏輯功能）分析功能塊的邏輯功能（3 3）分析整體邏輯電路的功能）分析整體邏輯電路的功能邏輯電路圖劃分功能塊分析各塊功能分析整體功能2021-12-26108 （1 1）劃分功能塊）劃分功能塊首先根據(jù)電路的復(fù)雜程度和器件類型，視情首先根據(jù)電路的復(fù)雜程度和器件類型，視情形將電路劃分為一個或多個邏輯功能塊。形將電路劃分為一個或多個邏輯功能塊。功能塊內(nèi)部，可以是單片或多片功能塊內(nèi)部，可以是單片或多片MSIMSI或或SSISSI以以及擴(kuò)展組合的電路。及擴(kuò)展組合的電路。分成幾個功能塊和怎樣劃分功能塊，這取決分成幾個功能塊和怎樣劃分功能塊，這取決于對常用功能電路的熟悉程