微機原理與應用：第5章 半導體存儲器

1、15.1 5.1 概述概述5.25.2 隨機存取存儲器隨機存取存儲器( (RAM) RAM) 5.35.3 只讀存儲器只讀存儲器(R(ROM)OM)5.4 5.4 存儲器的連接與擴展存儲器的連接與擴展5. 5.5 5 微機中內(nèi)存結構、微機中內(nèi)存結構、 存儲部件和內(nèi)存管理存儲部件和內(nèi)存管理注注：5.25.25.45.4為重點為重點 5.1 5.1、5.55.5一般掌握一般掌握22021-12-275.1 概述概述存儲器存儲器: :具有存儲信息（二進制數(shù)）功能的器件具有存儲信息（二進制數(shù)）功能的器件, , 是微機的主要組成部分。是微機的主要組成部分。 分為分為內(nèi)存內(nèi)存( (主存主存) )和外存和外

2、存( (輔存輔存) )。半導體存儲器半導體存儲器：7070年代以來，隨著年代以來，隨著LSILSI技術的發(fā)展，半導技術的發(fā)展，半導體存儲器逐漸取代磁存儲器（內(nèi)存）。體存儲器逐漸取代磁存儲器（內(nèi)存）。 外存尚繼續(xù)使用磁表面存儲器（如磁帶、磁鼓、軟、硬外存尚繼續(xù)使用磁表面存儲器（如磁帶、磁鼓、軟、硬磁盤等）。磁盤等）。半導體存儲器特點：體積小，集成度高，速度快，硬件連半導體存儲器特點：體積小，集成度高，速度快，硬件連接簡單，易于批量生產(chǎn)，成本低等。接簡單，易于批量生產(chǎn)，成本低等。 本章主要討論半導體存儲器及其與本章主要討論半導體存儲器及其與CPUCPU連接問題連接問題32021-12-275.1

3、5.1 概述概述（存儲器分類（存儲器分類 ） 內(nèi)存內(nèi)存(RAM+ROM):半導體存儲器半導體存儲器(本章主要內(nèi)容本章主要內(nèi)容) (主存）主存） 軟盤：軟盤：3.5寸寸1.44M 磁盤磁盤 硬盤：硬盤：10MB幾十幾十GB（移動）移動） CD-ROM只讀光盤（只讀光盤（650MB左右）左右） 外存外存 光盤光盤 CD-R、CD-R/W可擦寫光盤可擦寫光盤 (輔輔存存) (650MB左右）左右） U盤（移動硬盤）：盤（移動硬盤）：1G、4G、8G等等 半導體存儲器（半導體存儲器（20G40G）,有取代有取代 磁盤、光盤的趨勢。磁盤、光盤的趨勢。42021-12-27半導體存儲器分類半導體存儲器分類

4、 根據(jù)使用功能不同，可分為兩大類：根據(jù)使用功能不同，可分為兩大類：隨機存取存儲器隨機存取存儲器RAMRAM（RandomRandom Access Memory) Access Memory)只讀存儲器只讀存儲器ROMROM（Read Only Memory)Read Only Memory) RAMRAM特點：隨機進行讀特點：隨機進行讀/ /寫操作寫操作; ; 掉電后掉電后, ,其內(nèi)容將丟失；其內(nèi)容將丟失；ROMROM特點：只能讀，不能改寫特點：只能讀，不能改寫( (特殊條件時除外特殊條件時除外); ); 掉電后掉電后, ,其內(nèi)容不變。其內(nèi)容不變。52021-12-27半導體存儲器分類半導體

5、存儲器分類半半導導體體存存儲儲器器RAM靜態(tài)靜態(tài)RAM（SRAM）動態(tài)動態(tài)RAM（DRAM）ROM掩膜型掩膜型ROM可編程可編程ROM（PROM） EPROM（光擦除）光擦除） 可擦除可編程可擦除可編程ROM EEPROM（電擦除）電擦除） Flash Memory（閃存）閃存）集成集成RAM（IRAM）通常用于計算機的通常用于計算機的Cache主要用于計算機的內(nèi)存條主要用于計算機的內(nèi)存條新一代新一代ROM-BIOS62021-12-27存儲容量存儲容量存儲器容量（集成度）：存儲器容量（集成度）： 指每一個存儲芯片或模塊能夠存儲的二進制位數(shù)。指每一個存儲芯片或模塊能夠存儲的二進制位數(shù)。 常用單

6、位常用單位:B（Byte）、）、KB、MB、GB等。等。存儲器容量存儲器容量V=V=單元數(shù)（單元數(shù)（ 2 2mm ）數(shù)據(jù)位數(shù)（）數(shù)據(jù)位數(shù)（n n） 其中其中m為地址線數(shù)，為地址線數(shù)，n為數(shù)據(jù)線數(shù)為數(shù)據(jù)線數(shù)例如例如：V=1024*4=1K*4=4096位，位，2 2mm =1K， 則則m=10,即地址線即地址線A9A0（10條）條）; n=4,即數(shù)據(jù)線即數(shù)據(jù)線I/O3I/O0（4條）。條）。72021-12-27最大存取時間（存取周期）最大存取時間（存取周期）存取一次數(shù)據(jù)所需的最長時間。存取一次數(shù)據(jù)所需的最長時間。 是衡量存儲器性能的重要指標。是衡量存儲器性能的重要指標。 該時間越短，其存取速度

7、越高，微機工作的該時間越短，其存取速度越高，微機工作的整體性能也隨之提高。整體性能也隨之提高。其它指標其它指標可靠性：可靠性：一般指存儲器對電磁場的抗干擾性和一般指存儲器對電磁場的抗干擾性和 對溫度變化的抗干擾性。對溫度變化的抗干擾性。 目前的目前的LSI電路，其可靠性較高，但對電路，其可靠性較高，但對CMOS電路，要注意電路，要注意靜電擊穿靜電擊穿問題。問題。功耗：功耗：又可分為又可分為“維持功耗維持功耗”和和“操作功耗操作功耗”。 通常，設法降低維持功耗。通常，設法降低維持功耗。82021-12-27一、一、 基本存儲電路基本存儲電路靜靜態(tài)態(tài)動態(tài)動態(tài)一） 6管靜態(tài)存儲電路存儲電路 (SRA

8、M)(SRAM) 92021-12-271、存貯原理存貯原理 靜態(tài)存貯器靜態(tài)存貯器2靜態(tài)存貯器靜態(tài)存貯器1讀操作讀操作寫操作寫操作靜態(tài)靜態(tài)RAM是由兩個是由兩個增強型的增強型的NMOS反反相器交叉相器交叉耦合構成耦合構成雙穩(wěn)態(tài)觸雙穩(wěn)態(tài)觸發(fā)器發(fā)器102021-12-27二）二） 單管動態(tài)存貯電路單管動態(tài)存貯電路單管動態(tài)存貯電路是由一個管子單管動態(tài)存貯電路是由一個管子T T和一個電容和一個電容C Cg g組組成，成，數(shù)據(jù)以電荷形式直接存貯在電容數(shù)據(jù)以電荷形式直接存貯在電容C Cg g上。上。讀出：讀出：使字選線為使字選線為“1”“1”，T T管導通，根據(jù)電容管導通，根據(jù)電容C Cg g上存貯上存貯

9、的信息，使數(shù)據(jù)線的信息，使數(shù)據(jù)線DD有相應有相應的變化，再通過讀出放大器的變化，再通過讀出放大器便可檢出存貯信息。便可檢出存貯信息。字選線字選線數(shù)據(jù)線數(shù)據(jù)線（線）（線） 寫入：寫入：使字選線為使字選線為“1”“1”， T T管導通，數(shù)據(jù)線管導通，數(shù)據(jù)線DD信息信息 經(jīng)經(jīng)T T存入電容存入電容C Cg g。即寫即寫 “1” “1”時，時，C Cg g被充電至高被充電至高電電 平；寫平；寫“0”“0”時，時，C Cg g上電上電荷荷 經(jīng)經(jīng)T T釋放至低電平。釋放至低電平。112021-12-27 單管動態(tài)存貯電路單管動態(tài)存貯電路重寫重寫：由于由于CgCg小于分布電容小于分布電容C CD D，所以每

10、次讀出后，所以每次讀出后， CgCg上電荷上電荷消失（即存貯內(nèi)容被破壞）。消失（即存貯內(nèi)容被破壞）。要保存原有信息，必須在讀出要保存原有信息，必須在讀出后進行后進行“再生再生”（重寫）操作。（重寫）操作。刷新刷新：由于由于CgCg上電荷的泄漏，也上電荷的泄漏，也會造成信息的變化。要保存原會造成信息的變化。要保存原有信息，必須周期性地對有信息，必須周期性地對CgCg充電（刷新）。其刷新周期為充電（刷新）。其刷新周期為2 2msms8ms8ms。 這些使得外圍電路變得更加這些使得外圍電路變得更加復雜。復雜。字選線字選線122021-12-27二、二、SRAMSRAM一般結構一般結構Ai Ai+1

11、Ai+2.Am-1A0A1A2:Ai-1Y譯碼器 X譯碼器存儲體jk陣列：.緩 沖器：.R/WCE存儲器控制邏輯D0D1D2：Dn-132021-12-27SRAM的基本結構分為兩部分： 存儲體+外圍電路一）存儲體一）存儲體 NN個基本存儲電路按行列排列在一起；個基本存儲電路按行列排列在一起； 通常排列成矩陣型（通常排列成矩陣型（2 2維或維或3 3維）。維）。如如10241024* *1 1個電路個電路3232* *3232* *1 1位（位（2 2維）維）如如10241024* *8 8個電路個電路3232* *3232* *8 8位（位（3 3維）維） 通過地址寄存器和地址譯碼器來選擇相

12、通過地址寄存器和地址譯碼器來選擇相應單元。應單元。142021-12-27二）二） 外圍電路外圍電路 地址譯碼器地址譯碼器+ +I/OI/O緩沖器緩沖器+ +讀讀/ /寫控制寫控制電路電路1 1、 地址譯碼器地址譯碼器 通過對地址線的譯碼通過對地址線的譯碼, ,選擇要訪問的單元。選擇要訪問的單元。雙譯碼雙譯碼( (復合譯碼復合譯碼) )結構結構: : 采用兩個譯碼器。采用兩個譯碼器。目的：目的：減少地址譯碼線。減少地址譯碼線。例如：例如：V=10244V=10244，如采用單譯碼器則為對如采用單譯碼器則為對A0A0A9A9譯碼譯碼, , 即需要即需要2 21010=1024=1024根譯碼線；

13、根譯碼線； 采用雙譯碼器則為：采用雙譯碼器則為：2 25 5 2 25 5 =32 =32 32=1024 32=1024， 只需只需32+32=6432+32=64根譯碼線。根譯碼線。一般一般: i: i條線選擇條線選擇2 2i i=n=n個單元，需個單元，需2 2i i條選擇線。條選擇線。 雙譯碼只需雙譯碼只需2 2i/2i/2+ +2 2i/2i/2=2=2* * 2 2i/2i/2條選擇線。條選擇線。152021-12-27 X譯碼譯碼0,00,3131,031,31Y譯碼譯碼 I/O1024X1=32X32X1A0A4X0X31T7T8 T7T8Y0Y31A5A9DINDOUT162

14、021-12-27例：例：地址為地址為00 0000 0000時，時，X行行A0A4 譯碼選擇譯碼選擇 X0=1，此時，第此時，第0行的行的32個單元的狀態(tài)全部送至各自個單元的狀態(tài)全部送至各自的位的位，但其能否與但其能否與I/O線連接，則還要受位線控制，即線連接，則還要受位線控制，即受受Y譯碼器控制，在譯碼器控制，在A5 A9 全為全為0時，時，Y0（第第0列）列）=1，第第0列的位線控制門打開，這時，列的位線控制門打開，這時， 0:0位的狀態(tài)與數(shù)位的狀態(tài)與數(shù)據(jù)接通。同理據(jù)接通。同理A0A9為全為全“1”時時,選中選中 31:31位。位。雙譯碼結構雙譯碼結構,在容量大時在容量大時,X行線上負載

15、加大行線上負載加大,為了提高驅為了提高驅動能力動能力,在在X行線上加入驅動器行線上加入驅動器,以提高負載能力。以提高負載能力。當單元位非當單元位非1位而是位而是n位時位時,X、Y同時選中同時選中n位，構成位，構成3維矩陣輸出或輸入，這時維矩陣輸出或輸入，這時I/O電路也需電路也需n個，同理，當個，同理，當A0A9為為1 111 111 111時，則選中時，則選中31:31這個單元。這個單元。172021-12-272 2、I/OI/O緩沖器：緩沖器： 位于數(shù)據(jù)總線和被選中的單元之間，位于數(shù)據(jù)總線和被選中的單元之間，用來控制數(shù)據(jù)的輸入和輸出，并具有放用來控制數(shù)據(jù)的輸入和輸出，并具有放大、驅動的作

16、用。為了便于多片存貯器大、驅動的作用。為了便于多片存貯器芯片同時并接于數(shù)據(jù)總線，芯片同時并接于數(shù)據(jù)總線，I/OI/O電路的電路的數(shù)據(jù)輸入數(shù)據(jù)輸入/ /輸出控制大都采用三態(tài)、雙輸出控制大都采用三態(tài)、雙向緩沖器結構。向緩沖器結構。182021-12-27 3 3、讀、讀/ /寫控制電路：寫控制電路：由讀由讀/ /寫信號寫信號( (R/W)R/W)控制被選中單元的控制被選中單元的I/OI/O操作操作; ;由由CSCS或或( (CE)CE)片選信號選擇該片是否工作。片選信號選擇該片是否工作。 1 1）讀）讀/ /寫控制信號寫控制信號R/WR/W或或OEOE、WEWE： 在讀在讀/ /寫信號控制下可將信

17、息代碼讀出寫信號控制下可將信息代碼讀出 或存入被選中的基本電路?；虼嫒氡贿x中的基本電路。 OEOE為讀、為讀、WEWE為寫信號為寫信號。 實際的存貯器芯片由于引腳封裝的限制，實際的存貯器芯片由于引腳封裝的限制， 往往只有一個往往只有一個 R/ WR/ W 端，通常端，通常R/ R/ W=W=“1”， 表示讀出；表示讀出； R/W= R/W= “0”，表示寫入。表示寫入。192021-12-272 2）片選控制信號）片選控制信號CSCS（chip select)chip select)：由于每片存貯器芯片容量的限制，一個大容量由于每片存貯器芯片容量的限制，一個大容量的存貯器，往往是由多片存貯器芯

18、片構成。的存貯器，往往是由多片存貯器芯片構成。當當CS=“0”CS=“0”（有效）時有效）時，才能對該片上的基本，才能對該片上的基本 存貯電路進行讀存貯電路進行讀/ /寫操作；寫操作； 當當CS=“1”CS=“1”（無效）時無效）時，該片不參加工作，該片不參加工作，即即 處于非工作狀態(tài)。處于非工作狀態(tài)。 此外，有些此外，有些RAMRAM為了減少功耗，采用浮動電為了減少功耗，采用浮動電源控制電路，在動態(tài)源控制電路，在動態(tài)RAMRAM中，還有預充，刷新中，還有預充，刷新控制電路等?？刂齐娐返?。202021-12-27 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2G

19、ND Vcc WE CS2 A8 A9 A11 OE A10 CS1 D7 D6 D5 D4 D3123456789101112131428272625242322212019181716156264芯片引腳與容量的關系：芯片引腳與容量的關系：容量容量= =單元數(shù)單元數(shù)* *位數(shù)位數(shù) =2 =2地址線條數(shù)地址線條數(shù)* *數(shù)據(jù)線條數(shù)數(shù)據(jù)線條數(shù)對于對于62646264：容量容量=8=8K K* *8 8位位=64=64K K位位 =8 =8KB KB =2=21313* *8 8位位地址線：地址線：1313根（根（A12A12A0A0）數(shù)據(jù)線：數(shù)據(jù)線：8 8根根 （D7D7D0D0）I/OI/O控

20、制線：控制線：4 4根根WEWE、OEOE、 CS1CS1、CS2CS212021-12-27行地址緩沖與鎖存器譯 碼器RAM單元陣列 時鐘發(fā)生器門電路輸入輸出緩沖器CAS(列)WERAS(行)Am-1-A0m條I/On-1I/On條0列地址緩沖與鎖存器譯 碼器:2m-i條i條2i 2(2m-i)特點特點:外部地址線是內(nèi)部地址的一半，外部地址線是內(nèi)部地址的一半， DRAM需要需要刷新刷新。m-222021-12-27 芯片容量：芯片容量：=2內(nèi)部地址線條數(shù)內(nèi)部地址線條數(shù)*位數(shù)位數(shù)=2外部地址線條數(shù)外部地址線條數(shù)*2*位數(shù)位數(shù)424256的容量：的容量：=29*2*4=218*4=256K*4位

21、位地址線：地址線：9 9條條A0A8A0A8行、列地址選擇線：行、列地址選擇線：RASRAS CAS CAS、數(shù)據(jù)線：數(shù)據(jù)線：4 4條條I/O1I/O1I/O4I/O4I/OI/O控制線：控制線：OEOE、WEWE I/O1 I/O2 WE RAS NC A0 A1 A2 A3 Vcc Vss I/O4 I/O3 CAS OE A8 A7 A6 A5 A232021-12-27動態(tài)動態(tài)RAMRAM的讀的讀/ /寫寫字線 X(行)選擇線EdY選擇線（列）數(shù)據(jù)線預充位線T0T1T2C1C0ABC242021-12-27（IRAM）： 克服DRAM需要外加刷新電路的缺點，將刷新電路集成到RAM芯片內(nèi)

22、部。既具有SRAM速度快的優(yōu)點，又具有DRAM價廉的長處。 IRAM的主要產(chǎn)品有Intel 2186、2187（8K8)。 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2GND Vcc WE NC A8 A9 A11 OE A10 CS D7 D6 D5 D4 D312345678910111213142827262524232221201918171615RDY/REF2186/252021-12-271.1.EDO DRAMEDO DRAM(Extended Data Out)即擴展的數(shù)據(jù)輸即擴展的數(shù)據(jù)輸2. SDRAM（Synchronous DRAM同步同步D

23、RAM ）3. 100MHz的的SDRAM帶寬帶寬=100MHz*（64/8）=800MB/S4. SSRAM（Synchronous SRAM同步同步SRAM）消除消除了地址信號傳輸延遲時間的影響，平均取數(shù)時了地址信號傳輸延遲時間的影響，平均取數(shù)時間可縮短間可縮短1/3，使系統(tǒng)運行速度明顯提高。，使系統(tǒng)運行速度明顯提高。5. CDRAM（Cache DRAM)內(nèi)加內(nèi)加Cache來提高來提高RAM速度。速度。利用利用預測地址，可以在當前讀寫周期中啟動下一個存取單預測地址，可以在當前讀寫周期中啟動下一個存取單元的讀寫周期，進而從宏觀上縮短了地址選擇的時間。由元的讀寫周期，進而從宏觀上縮短了地址選

24、擇的時間。由于于EDO的設計僅適用于數(shù)據(jù)輸出的時候的設計僅適用于數(shù)據(jù)輸出的時候,因此而得名。用于因此而得名。用于Pentium及及486以前的產(chǎn)品中。（以前的產(chǎn)品中。（ EDO DRAMEDO DRAM的說明）的說明）消除了地址信號傳輸延遲時間的影響，消除了地址信號傳輸延遲時間的影響，平均取數(shù)時間可縮短平均取數(shù)時間可縮短1/3，使系統(tǒng)運行速度明，使系統(tǒng)運行速度明顯提高。顯提高。 （SSRAM的說明）的說明）將將CPU和和RAM通過一個相同的時鐘鎖在一起，通過一個相同的時鐘鎖在一起，使得使得RAM和和CPU能夠共享一個時鐘周期，能夠共享一個時鐘周期，以相同的速度同步工作。以相同的速度同步工作。

25、PC-100及現(xiàn)在的及現(xiàn)在的PC-133即是。即是。（效率（效率75%，目前使用最廣）（，目前使用最廣）（ SDRAM的說明）的說明）262021-12-27 6. RDRAM（Rambus DRAM) 7. DDR SDRAM(Double Data Rate SDRAM)8.VCM SDRAM（Virtual Channel Memory）緩沖緩沖式式SDRAM，使內(nèi)存通道的運行和管理交給主板使內(nèi)存通道的運行和管理交給主板芯片組完成。芯片組完成。一種全新設計，工作速度高達一種全新設計，工作速度高達400MHZ，RDRAM使用使用16位總線位總線 ，使用時鐘上升和下降沿傳輸數(shù)據(jù)。使用時鐘上升

26、和下降沿傳輸數(shù)據(jù)。（效率（效率85%價格太高，應用不廣，如價格太高，應用不廣，如PC600和和PC800）400M的的RDRAM帶寬帶寬=400MHz*(16/8)*2=1600MB/S雙倍數(shù)據(jù)速率雙倍數(shù)據(jù)速率SDRAM，在時鐘上升和下降沿傳輸，在時鐘上升和下降沿傳輸數(shù)據(jù)從而得到雙倍帶寬，同時增加雙向數(shù)據(jù)控制數(shù)據(jù)從而得到雙倍帶寬，同時增加雙向數(shù)據(jù)控制引腳。如引腳。如PC266100MHz的的DDR=100MHz*(64/8)*2=1600MB/S即即100MHz的的DDR相當于相當于400MHz的的RDRAMDDR不足的是效率不高（不足的是效率不高（65%） （DDR 說明）說明）272021

27、-12-27l掩膜掩膜ROM（MROM）l可編程可編程ROM （PROM）l可擦除可編程可擦除可編程ROM： EPROM （光擦除）光擦除） E2PROM（電擦除）電擦除） Flash Memory （閃速存儲器（閃速存儲器）282021-12-27 它由生產(chǎn)廠制造，它由生產(chǎn)廠制造， 廠家通過光刻掩廠家通過光刻掩膜技術將程序寫膜技術將程序寫入，一旦寫好后，入，一旦寫好后，就不能修改。用就不能修改。用戶在使用時，只戶在使用時，只進行讀出操作，進行讀出操作，其地址譯碼方式其地址譯碼方式和和RAM一樣。一樣。下面以下面以4*4 ROM為例，說明其基為例，說明其基本工作原理。本工作原理。地地址址譯譯碼

28、碼器器A1A0TR1TR2TR4TR3T00字線字線W0字線字線W1字線字線W3字線字線W2位線位線3D3位線位線2D2位線位線1D1位線位線0D0T03T02T01T10T13T12T11T20T23T22T21T30T33T32T31V292021-12-27這是這是4*4的的ROM，4個單元每個個單元每個4位，位，需地址線需地址線2條條A0、A1每選中一個字每選中一個字的位，即輸出該的位，即輸出該字各位的狀態(tài)，字各位的狀態(tài)，各單元輸出數(shù)據(jù)：各單元輸出數(shù)據(jù)：0：10101：11012：01013 ： 0 1 1 0A1A0地地址址譯譯碼碼器器TR1TR2TR4TR3T00字線字線W0字線字

29、線W1字線字線W3字線字線W2位線位線3D3位線位線2D2位線位線1D1位線位線0D0T03T02T01T10T13T12T11T20T23T22T21T30T33T32T31V302021-12-27原理原理：PROMPROM是靠存儲單元中的是靠存儲單元中的熔絲是否熔斷決定熔絲是否熔斷決定信息信息00和和11的，的，當熔絲未斷時，當熔絲未斷時，信息為信息為00，熔，熔絲絲燒斷時，信息記錄燒斷時，信息記錄11。PROM一次可編程一次可編程ROMVcc字線字線數(shù)據(jù)線數(shù)據(jù)線T1。熔絲熔絲 。 312021-12-27三、可擦除三、可擦除PROM 目前，可擦除的目前，可擦除的PROM分為三種：分為三

30、種： (1)光擦除光擦除PROM（EPROM） (2)電擦除電擦除PROM（E2PROM） (3)閃速存儲器（閃速存儲器（Flash Memory)322021-12-27Vcc字線數(shù)據(jù)線TRTTfEPROM可擦除可編程可擦除可編程ROM原理原理：EPROMEPROM是靠是靠FAMOSFAMOS浮動柵是否浮動柵是否積累電荷來存儲信積累電荷來存儲信息息00和和11的。的。當浮動柵有足夠的當浮動柵有足夠的電荷積累時，記錄電荷積累時，記錄的信息為的信息為00，沒有電荷積累時，沒有電荷積累時，記錄的信息為記錄的信息為11。EPROM浮動柵浮動柵332021-12-27E2PROM電可擦除可編程只讀存儲

31、器電可擦除可編程只讀存儲器（Electrically Erasable Programble Read Only Memory）可以在線可以在線擦除和改寫。它主要用于智能工業(yè)儀器儀表中存儲各擦除和改寫。它主要用于智能工業(yè)儀器儀表中存儲各種變化不頻繁的數(shù)據(jù)和參數(shù)。種變化不頻繁的數(shù)據(jù)和參數(shù)。EEPROM具有斷電情具有斷電情況下保存數(shù)據(jù)的功能，又可以方便地在線改寫。況下保存數(shù)據(jù)的功能，又可以方便地在線改寫。閃速存儲器閃速存儲器（Flash Memory）也稱快速擦寫存儲器或快也稱快速擦寫存儲器或快閃存儲器，是閃存儲器，是Intel公司首先開發(fā)，近幾年發(fā)展起來的公司首先開發(fā)，近幾年發(fā)展起來的一種新型半

32、導體存儲器芯片。一種新型半導體存儲器芯片。 它采用一種非揮發(fā)性存儲技術，即掉電后數(shù)據(jù)信息可它采用一種非揮發(fā)性存儲技術，即掉電后數(shù)據(jù)信息可以長期保存，在不加電的情況下，信息可以保持以長期保存，在不加電的情況下，信息可以保持10年。年。又能在線擦除和重寫。又能在線擦除和重寫。Flash是由是由EEPROM發(fā)展起來發(fā)展起來的，因此它屬于的，因此它屬于EEPROM類型。類型。（目前幾乎所有主板中的（目前幾乎所有主板中的BIOS ROM均采用均采用Flash）E2PROM的特點：的特點：1）對硬件電路沒有特殊要求，編程簡單；）對硬件電路沒有特殊要求，編程簡單；2）采用）采用+5V電擦除的電擦除的E2PR

33、OM邊寫邊可邊寫邊可自動擦除，但速度較慢；自動擦除，但速度較慢；3）有并行總線傳輸，也有串行傳輸。）有并行總線傳輸，也有串行傳輸。 342021-12-27 A15 1 28 Vcc A12 2 27 A14 A7 3 26 A13 A6 4 25 A8 A5 5 24 A9 A4 6 23 A11 A3 7 22 OE/VPP A2 8 21 A10 A1 9 20 CE A0 10 19 D7 D0 11 18 D6 D1 12 17 D5 D2 13 16 D4GND 14 15 D3 EPROM主要代表是主要代表是27系列系列掌握：掌握：1. 型號與容量的關系：型號與容量的關系： 51

34、2為為512K位位=64K*8=64KB 128為為128K位位=32KB 64為為64K位位=8KB 2. 引腳信號與容量的關系：引腳信號與容量的關系： 容量容量=2地址線條數(shù)地址線條數(shù)*數(shù)據(jù)線條數(shù)數(shù)據(jù)線條數(shù) 如如27512容量容量=216*8=64KB 16條地址線條地址線A0A15 8條數(shù)據(jù)線條數(shù)據(jù)線D0D7 2764為為213*8=8KB，即：即： 13條地址線條地址線A0A12 8條數(shù)據(jù)線條數(shù)據(jù)線D0D7 3. 控制信號的含義：控制信號的含義：如如CE、OE等。等。352021-12-27 Vpp A16 A15 A12 A7 A6 A5 A4 A3 A2 A1 A0 IO0 IO1

35、 IO2 Vss Vcc WE NC A14 A13 A8 A9 A11 OE A10 CE IO7 IO6 IO5 IO4 IO3123456789101112131415163231302928272625242322212019181728010/29010并行并行E2PROM的代表的代表:28系列系列 Flash ROM的代表的代表:29系列系列掌握：掌握：1. 型號與容量的關系型號與容量的關系2 8 0 1 0 和和 2 9 0 1 0 為為 1 M 位位=128K*8=128KB再如再如28040和和29040為為4M位位=512K*8=512KB2. 引腳信號與容量的關系引腳信號

36、與容量的關系容量容量=2地址線條數(shù)地址線條數(shù)*數(shù)據(jù)線條數(shù)數(shù)據(jù)線條數(shù)如如29010容量容量=217*8=128KB3. 控制信號的含義控制信號的含義Vpp,WE,OE,CE等等362021-12-275.4 5.4 存貯器與存貯器與CPUCPU的連接的連接l 存貯器制造技術的限制存貯器制造技術的限制在實際的機系統(tǒng)中在實際的機系統(tǒng)中,往往需要配置容量很大的內(nèi)存貯往往需要配置容量很大的內(nèi)存貯器。而存貯器制造技術又決定了每片存貯容量是有限器。而存貯器制造技術又決定了每片存貯容量是有限的的,所以一般微機系統(tǒng)中的內(nèi)存是由多片芯片構成的。所以一般微機系統(tǒng)中的內(nèi)存是由多片芯片構成的。l 總線的定義差別總線的定

37、義差別為了使存貯器能夠在為了使存貯器能夠在CPU的控制下的控制下,按時序要求正確按時序要求正確地提供指定單元所存貯信息或寫入信息到指定單元中地提供指定單元所存貯信息或寫入信息到指定單元中,必須將必須將CPU與存貯器正確地連接起來。與存貯器正確地連接起來。l 存取速度的不同存取速度的不同各種存貯器的工藝不同各種存貯器的工藝不同,存取速度有差異存取速度有差異, 要做相應的要做相應的速度配合速度配合,才能使其協(xié)調操作。才能使其協(xié)調操作。372021-12-27一、 存貯器與CPU的連接應注意的問題 存貯器與存貯器與CPU的連接主要是三總線的連接主要是三總線(即即AB,DB和和CB)的連接。的連接。

38、在連接時要注意以下幾個方面在連接時要注意以下幾個方面:1 1 CPUCPU總線的負載能力總線的負載能力 CPU在設計時在設計時,輸出線的直流負載能力一般為帶輸出線的直流負載能力一般為帶4個個TTL負載。負載。考慮到目前存貯器大都為考慮到目前存貯器大都為MOS電路電路,直流負載很小，主要為電容直流負載很小，主要為電容負載負載,故在內(nèi)存容量較小時故在內(nèi)存容量較小時,CPU可直接與存貯器連接；可直接與存貯器連接； 在較大系統(tǒng)中要考慮增加總線驅動器在較大系統(tǒng)中要考慮增加總線驅動器(如如74LS367或或8286等等)，然后再帶負載。然后再帶負載。2 2 CPUCPU時序與存貯器芯片存取速度的配合時序與

39、存貯器芯片存取速度的配合 通常通常,CPU的讀的讀/寫操作和存貯器的讀寫操作和存貯器的讀/寫操作其時序是固定的。寫操作其時序是固定的。在兩者連接時在兩者連接時,要考慮其速度是否匹配要考慮其速度是否匹配,否則應考慮增加否則應考慮增加TW周期周期來完成時序的配合。來完成時序的配合。 盡可能選與盡可能選與CPU時序相配的芯片時序相配的芯片,以充分發(fā)揮以充分發(fā)揮CPU的工作速度。的工作速度。382021-12-273 3 存貯器地址分配與芯片類型選擇存貯器地址分配與芯片類型選擇內(nèi)存通常分為內(nèi)存通常分為ROM和和RAM兩大區(qū)域。兩大區(qū)域。 RAM又分為系統(tǒng)區(qū)（又分為系統(tǒng)區(qū)（DOS、系統(tǒng)軟件、工具軟件、堆

40、棧、系統(tǒng)軟件、工具軟件、堆棧、表格等）和用戶區(qū)（用戶存存放其應用程序及數(shù)據(jù)等）；表格等）和用戶區(qū)（用戶存存放其應用程序及數(shù)據(jù)等）；ROM通常固化系統(tǒng)啟動程序，基本通常固化系統(tǒng)啟動程序，基本DOS命令等。命令等。 所以，內(nèi)存的區(qū)域分配（地址分配）是一個重要問題。所以，內(nèi)存的區(qū)域分配（地址分配）是一個重要問題。 另外，目前生產(chǎn)的存貯器，類型較多，構成存貯器系統(tǒng)時，另外，目前生產(chǎn)的存貯器，類型較多，構成存貯器系統(tǒng)時，選擇其類型也是一個重要問題。選擇其類型也是一個重要問題。靜態(tài)靜態(tài)RAM在與在與CPU連接時，一般不需要外圍電路，連接連接時，一般不需要外圍電路，連接較簡單，故在智能儀表、小型控制系統(tǒng)中采

41、用的較多；較簡單，故在智能儀表、小型控制系統(tǒng)中采用的較多；動態(tài)動態(tài)RAM集成度高，但與集成度高，但與CPU的接口設計較復雜，通常的接口設計較復雜，通常用于微機系統(tǒng)中；用于微機系統(tǒng)中；ROM具有非易失性，在固化應用程序時常用具有非易失性，在固化應用程序時常用EPROM，而而E2PROM可在線修改，但其價格較高，通常用于對有關數(shù)可在線修改，但其價格較高，通常用于對有關數(shù)據(jù)或參數(shù)需要掉電保護的系統(tǒng)中。據(jù)或參數(shù)需要掉電保護的系統(tǒng)中。 目前，通過后備電源（可充電電池）構成掉電保護電路，目前，通過后備電源（可充電電池）構成掉電保護電路，也可以保證靜態(tài)也可以保證靜態(tài)RAM在正常電源掉電時數(shù)據(jù)不丟失，這在正常

42、電源掉電時數(shù)據(jù)不丟失，這往往比往往比E2PROM更經(jīng)濟實用。更經(jīng)濟實用。 392021-12-27 4 4 控制信號的連接控制信號的連接在在CPU與存貯器交換信息時，如何使有關控制信與存貯器交換信息時，如何使有關控制信號相互配合，以達到對存貯器控制的作用，這號相互配合，以達到對存貯器控制的作用，這也是連接中的一個重要問題。也是連接中的一個重要問題。 8086/8088CPU：主要是主要是IO/M（86）、）、ALE、RD、WE、DT/R、DEN等信號的連接；等信號的連接； 80X86CPU構成的微機系統(tǒng)：其控制信號主要構成的微機系統(tǒng)：其控制信號主要是從是從PC總線槽中引出的信號，如總線槽中引出

43、的信號，如MEMR、MEMW、AEN等，由于等，由于PC總線的信號經(jīng)系統(tǒng)主總線的信號經(jīng)系統(tǒng)主機板處理后供擴展板（機板處理后供擴展板（M或或I/O）使用，故接口設使用，故接口設計是比較方便的。計是比較方便的。目前，除目前，除PC總線外，還有總線外，還有AT總線（擴展總線（擴展38P）以及以及EISA總線，總線，VESA總線和總線和PCI總線（總線（32BIT）586使用。使用。402021-12-27 任何存儲器芯片（任何存儲器芯片（RAM和和ROM）的容量的容量都是有限的，當實際系統(tǒng)需要更大存儲容都是有限的，當實際系統(tǒng)需要更大存儲容量時，就必須采用多片現(xiàn)有的存儲器芯片量時，就必須采用多片現(xiàn)有的

44、存儲器芯片構成較大容量的存儲器模塊，這就是所謂構成較大容量的存儲器模塊，這就是所謂的存儲器擴展。的存儲器擴展。 位擴展：數(shù)據(jù)位的擴展（數(shù)據(jù)線增加）位擴展：數(shù)據(jù)位的擴展（數(shù)據(jù)線增加） 字擴展：單元數(shù)的擴展（地址線增加）字擴展：單元數(shù)的擴展（地址線增加） 字位全擴展：單元數(shù)和位數(shù)都擴展字位全擴展：單元數(shù)和位數(shù)都擴展412021-12-27是用多個存儲芯片組成一個整體（芯片組），是用多個存儲芯片組成一個整體（芯片組）， 使數(shù)據(jù)位數(shù)增加，但單元個數(shù)不變。使數(shù)據(jù)位數(shù)增加，但單元個數(shù)不變。(1)芯片數(shù)的確定：芯片數(shù)的確定：芯片數(shù)芯片數(shù)=組容量組容量/片容量片容量(2)各芯片內(nèi)的同名地址線（各芯片內(nèi)的同名地

45、址線（組內(nèi)地址組內(nèi)地址）全部并聯(lián)且與地）全部并聯(lián)且與地址總線的相應位連接；址總線的相應位連接；(3)各芯片內(nèi)的數(shù)據(jù)線分別與數(shù)據(jù)總線相應位連接；各芯片內(nèi)的數(shù)據(jù)線分別與數(shù)據(jù)總線相應位連接；(4)各芯片內(nèi)片選信號線并聯(lián)成為各芯片內(nèi)片選信號線并聯(lián)成為組（片）選信號組（片）選信號，可以，可以接地址線高位或地址譯碼器的輸出端，也可以接地；接地址線高位或地址譯碼器的輸出端，也可以接地；(5)各芯片內(nèi)讀寫信號并聯(lián)接到控制總線的讀寫控制線上。各芯片內(nèi)讀寫信號并聯(lián)接到控制總線的讀寫控制線上。422021-12-27 l 存貯器結構存貯器結構：nx 1位、位、 nx4位、位、 nx8位位; 如如1kB的芯片的芯片：

46、 可能有可能有1024x1、 256x4 和和128x8等不同的結構。等不同的結構。示例示例：將：將1024x1的芯片構成的芯片構成1024x8的芯片組。的芯片組。 1Kx1的芯片的芯片,要構成要構成1Kx8芯片組，芯片組， 需芯片：需芯片：1Kx8 /1Kx1=8片片 1K單元：其地址線單元：其地址線i=log21024=10，即即A0A9； 每片每片1位數(shù)據(jù)線，位數(shù)據(jù)線，8片分別連接片分別連接D0D7。 8片的片的CS并聯(lián)在一起，并聯(lián)在一起， 8片的片的WE、OE也分別并聯(lián)在一起。也分別并聯(lián)在一起。432021-12-27 地址總線地址總線A0A9D0D71024x1I/O12345678

47、I/OI/OI/OI/OI/OI/OI/O數(shù)據(jù)總線數(shù)據(jù)總線CEWE442021-12-27 同理對同理對4Kx4的芯片構成的芯片構成4Kx8的芯片組，的芯片組， 我們可用我們可用4Kx8/4Kx4=2片來構成。片來構成。 即即: 組內(nèi)地址組內(nèi)地址i=log24K=12,即即A0A11， 每片每片4位數(shù)據(jù)線：位數(shù)據(jù)線： 一片接低一片接低4位，另一片接高位，另一片接高4位。位。 點擊圖示點擊圖示452021-12-27 即：即：地址總線地址總線A0A11數(shù)據(jù)總線數(shù)據(jù)總線D.BD0D3D4D74Kx41I/O032CEWEI/O03OE462021-12-27 小結小結 從以上例子中可見：從以上例子

48、中可見： 1、組內(nèi)芯片同時工作。、組內(nèi)芯片同時工作。 芯片組在工作時，不論其是幾片構成，芯片組在工作時，不論其是幾片構成， 由于由于CS片選連在一起，故其工作時是一片選連在一起，故其工作時是一起工作，否則都不工作。起工作，否則都不工作。 2、芯片組的字節(jié)數(shù)由組內(nèi)地址線確定。、芯片組的字節(jié)數(shù)由組內(nèi)地址線確定。 3、I/O數(shù)據(jù)則分別連接到數(shù)據(jù)則分別連接到DB總線上?？偩€上。472021-12-27位擴展示例位擴展示例1M1位位SRAM構成構成1M8位的位的SRAM存儲器模塊存儲器模塊A19-A0M/IOD0D1D2D7-D0D7:CS A19-A0 1M1 (0#)WE I/OCS A19-A0

49、1M1 (1#)WE I/OCS A19-A0 1M1 (2#)WE I/OCS A19-A01M1 (7#)WE I/O .RD482021-12-272、模塊的連接（字擴展）、模塊的連接（字擴展）存儲單元數(shù)的擴展，由于存儲單元的個數(shù)取決于地存儲單元數(shù)的擴展，由于存儲單元的個數(shù)取決于地 址線，而與數(shù)據(jù)線無關。因此，字擴展實際上就是址線，而與數(shù)據(jù)線無關。因此，字擴展實際上就是 地址線的擴展，即增加地址線。地址線的擴展，即增加地址線。(1)確定組數(shù)和芯片數(shù)：確定組數(shù)和芯片數(shù)： 組數(shù)組數(shù)=模塊容量模塊容量/組容量組容量 芯片數(shù)芯片數(shù)=組片數(shù)組片數(shù)*組數(shù)組數(shù) (2)各芯片組的數(shù)據(jù)線并聯(lián)且接至數(shù)據(jù)總線

50、的相應位上；各芯片組的數(shù)據(jù)線并聯(lián)且接至數(shù)據(jù)總線的相應位上； (3)各芯片組內(nèi)的地址線并聯(lián)到地址總線的相應位上；各芯片組內(nèi)的地址線并聯(lián)到地址總線的相應位上； (4)讀寫信號與控制總線中相應的信號線相連接；讀寫信號與控制總線中相應的信號線相連接； (5)各個芯片組的組各個芯片組的組(片片)選信號選信號選擇如下三種方式連接：選擇如下三種方式連接： 部分譯碼法部分譯碼法 全譯碼法全譯碼法 線選法線選法492021-12-27 1 1） 部分譯碼法：部分譯碼法：部分高位地址進行譯碼部分高位地址進行譯碼例：例：用2Kx1芯片構成8Kx8的模塊。 首先組內(nèi)首先組內(nèi)：芯片數(shù)芯片數(shù) 2Kx8 =8片，片， 2K

51、x1 組數(shù)：組數(shù)： 8Kx8 2Kx8 共計所需芯片共計所需芯片： 8x4 =32片 組內(nèi)地址線i=log22048=11,A0A10，數(shù)據(jù)線j=8,D0D7組選信號線：cs0、 cs1、 cs2 、cs3 模塊地址線i= log28192=13 即 A0A12組選地址線=模塊地址線組內(nèi)地址線=13 -11=2,可選A11,A12譯碼=4組組502021-12-27 4組組選信號線組組選信號線csi及地址范圍：及地址范圍： A12 A11 A10 A0 地址范圍地址范圍 0000H07FFH0800H0FFFH1000H17FFH1800H1FFFH0#組（ cs0） 0 01#組 （cs1

52、） 0 1 000,0000,0000 111,1111,11112#組 （cs2 ） 1 03#組 （cs3 ） 1 1 000,0000,0000 111,1111,1111 000,0000,0000 111,1111,1111 000,0000,0000 111,1111,512021-12-27部分譯碼法522021-12-27部分譯碼法l 地址重疊：地址重疊：一個單元有多個地址的現(xiàn)象。一個單元有多個地址的現(xiàn)象。l 地址重疊原因：地址重疊原因：有高位地址未參加譯碼。有高位地址未參加譯碼。1根地址線未譯碼，根地址線未譯碼，2個地址重疊；個地址重疊；2根地址線未譯碼，根地址線未譯碼，4個

53、地址重疊；個地址重疊；n根地址線未譯碼，根地址線未譯碼，2n個地址重疊；個地址重疊；532021-12-27 2) 2) 全譯碼法全譯碼法: :全部高地址參加譯碼全部高地址參加譯碼 用于內(nèi)存容量較大或不允許地址重疊的場合。用于內(nèi)存容量較大或不允許地址重疊的場合。 仍以上例為例。仍以上例為例。 除組內(nèi)地址外，高位地址為除組內(nèi)地址外，高位地址為A11A19。 利用利用A11A19進行譯碼。分別選擇進行譯碼。分別選擇cs0cs3。 這種這種9：512譯碼器是不存在的，也是不必要的。實譯碼器是不存在的，也是不必要的。實際的譯碼電路可采用際的譯碼電路可采用p220圖圖5-19。 特點：特點：每組芯片地址

54、范圍是連續(xù)的、唯一的，便于系每組芯片地址范圍是連續(xù)的、唯一的，便于系統(tǒng)擴充。缺點是電路結構復雜。統(tǒng)擴充。缺點是電路結構復雜。542021-12-27全譯碼法全譯碼法552021-12-27全譯碼法全譯碼法 4組組選信號線組組選信號線CSi及地址范圍：及地址范圍： A19A13 A12 A11 A10 A0 地址范圍地址范圍 0000,00000000H007FFH00800H00FFFH01000H017FFH01800H01FFFH0#組（ cs0） 0 , 01#組 （cs1 ） 0 , 1 000,0000,0000 111,1111,11112#組 （cs2 ） 1 , 03#組 （c

55、s3 ） 1 , 1 000,0000,0000 111,1111,1111 000,0000,0000 111,1111,1111 000,0000,0000 111,1111,562021-12-27 3 3）線選法）線選法 利用除片（組）內(nèi)地址外的高位地址利用除片（組）內(nèi)地址外的高位地址（直接或反向）分別控制各組的（直接或反向）分別控制各組的CSi。特點：特點：每次只允許有一位有效每次只允許有一位有效(高或低高或低); 各組間地址不譯碼各組間地址不譯碼; 線路簡單線路簡單,無譯碼電路。無譯碼電路。 圖示圖示572021-12-27 8088CPU6116(3#)6116(2#)6116(

56、1#)CS OE WE 6116（0#）A0A10D0D7MEMWMEMR A14 A13 A12 A11A0A10D0D7 0# 07000H077FFH 1# 06800H06FFFH2# 05800H05FFFH3# 03800H03FFFH582021-12-27 l4組組選信號線組組選信號線CSi及地址范圍：及地址范圍： A14A13A12 A11 A10 A0 地址范圍地址范圍 1 1 1 , 0 1 1 0 , 1 1 0 1 , 1 0 1 1 , 1思考：是否有地址重疊？思考：是否有地址重疊？ 000,0000,0000 111,1111,11117000H77FFH0組（

57、CS0）3組（CS3）2組（ CS2）1組（ CS1） 000,0000,0000 111,1111,1111 000,0000,0000 111,1111,1111 000,0000,0000 111,1111,11116800H6FFFH5800H5FFFH3800H3FFFH592021-12-27 l ROM的連接方式，除不使用的連接方式，除不使用WR信號外，其他同信號外，其他同RAM連接方式。連接方式。 動態(tài)動態(tài)RAM與與CPU的連接，也是三總線的連接，但與的連接，也是三總線的連接，但與靜態(tài)不同的是：靜態(tài)不同的是： 1）動態(tài)）動態(tài)RAM接受接受CPU的刷新信號控制，的刷新信號控制，

58、而靜態(tài)而靜態(tài)RAM則不需要。則不需要。 2）靜態(tài)）靜態(tài)RAM的地址線與的地址線與CPU的地址線相對應，的地址線相對應， 且只接受且只接受CPU正常的正常的RD/WR信號。信號。 而動態(tài)而動態(tài)RAM中行中行/列地址線共用。且通過列地址線共用。且通過RAS和和 CAS控制信號分時選擇?？刂菩盘柗謺r選擇。 通常，地址信號來源有兩組：通常，地址信號來源有兩組： 一組由一組由CPU提供正常的讀提供正常的讀/寫單元，寫單元， 另一組來自刷新計數(shù)器。另一組來自刷新計數(shù)器。 故控制電路較復雜。故控制電路較復雜。點擊圖示點擊圖示602021-12-27 刷計時鐘刷計時鐘 刷時刷時 多路控制多路控制 RAS CA

59、S R/W刷計刷計數(shù)器數(shù)器（引）（引）刷計刷計多路多路開關開關引引/列列多路多路開關開關424256512x512x4X2Din DoutRA0A8A0A8A9ADMA0MA8A.BD.B612021-12-27字擴展示例字擴展示例（1）高位地址通過各芯片的片選信號有效反推得到）高位地址通過各芯片的片選信號有效反推得到（2）低位地址（芯）低位地址（芯 片本身地址）從全片本身地址）從全0全全1（3）高低地址依次排列找出地址范圍）高低地址依次排列找出地址范圍由由2K8位位SRAM芯片，構成芯片，構成8K8位的存儲器模塊位的存儲器模塊譯碼器2-4ABGA11A12M/IOA10-A0D7-D0WRC

60、S A10-A0 2K8 (0#)WE D7D0CS A10-A0 2K8 (1#)WE D7D0CS A10-A0 2K8 (2#)WE D7D0CS A10-A0 2K8 (3#)WE D7D0Y3Y2Y1Y622021-12-27字擴展示例地址范圍字擴展示例地址范圍芯片序號 A12 A11A10A9A8 A7A6A5A4 A3A2A1A0首未地址 十六進制地址范圍 0 0 0 0 0 0 0 0 0 0 0 0 0首地址000H0# 0 0 1 1 1 1 1 1 1 1 1 1 1未地址7FFH000H-7FFH 0 1 0 0 0 0 0 0 0 0 0 0 0首地址800H1# 0