AgilentLVDS傳輸系統(tǒng)測試方案

1、Agile nt LVDS傳輸系統(tǒng)測試方案2010-05-16 21:56:51 來源：中電網(wǎng)關(guān)鍵字：Agile nt LVDS傳輸系統(tǒng)FPGALVDS是低壓差分信號的簡稱，由于其優(yōu)異的高速信號傳輸性能，目前在高速數(shù)據(jù)傳輸領(lǐng)域得到了越來越多 的應(yīng)用。其典型架構(gòu)如下：一般LVDS的傳輸系統(tǒng)由FPGA加上LVDS的Serdes芯片組成，LVDS的Serializer芯片把FPGA的 多路 并行數(shù)據(jù)通過時(shí)分復(fù)用的方法變成較少路數(shù)、較高速率的串行LVDS信號進(jìn)行傳輸，接收端的de-Serializer芯片再把接收到的串行LVDS信號解成多路并行數(shù)據(jù)。其好處在于FPGA通過外掛的LVDS芯 片可以方便可

2、靠地以高速率把內(nèi)部數(shù)據(jù)傳輸出去，如 NS、TI等公司大量提供這種LVDS的Serdes 升UL. 心片。對于LVDS系統(tǒng)的測試，主要涉及以下幾個方面：1/FPGA內(nèi)部邏輯和并行接口測試，用于保證數(shù)據(jù)處理和控制的正確性；2/高速串行LVDS信號質(zhì)量測試，用于保證LVDS信號的正確傳輸；3/高速互連電纜和PCB的阻抗測試，用于保證傳輸鏈路的信號完整性；4/系統(tǒng)誤碼率測試，用于驗(yàn)證系統(tǒng)實(shí)際傳輸?shù)恼`碼率；下面就幾個方面分別介紹：1/FPGA內(nèi)部邏輯和并行接口測試，用于保證數(shù)據(jù)處理和控制的正確性；傳統(tǒng)上的FPGA內(nèi)部信號調(diào)試有2種方法：直接探測和軟邏輯分析儀的方案。直接探測的測試方法：是通過在邏輯代碼里

3、定義映射關(guān)系，把內(nèi)部需要調(diào)試的信號映射到外部未使用的I/O管腳上，通過相應(yīng)PCB走線和連接器把這些I/O管腳的信號引出，再送給邏輯分析儀做信號測試和分析儀。這種方法的好處是簡便直觀，可以利用邏輯分析儀的觸發(fā)和存儲功能，同時(shí)信號的時(shí)序關(guān)系都得到保留；但 缺點(diǎn)在于FPGA內(nèi)部要探測的信號節(jié)點(diǎn)很多，而外部的未用I/O數(shù)量是有限的，因此調(diào)試完一組節(jié)點(diǎn)后需要 修改邏輯代碼中的映射關(guān)系到另一組節(jié)點(diǎn)，并重新綜合、布線，當(dāng)工程比較復(fù)雜時(shí)綜合、布線等花的時(shí)間非常長，所以對于比較復(fù)雜的設(shè)計(jì)測試效率比較低。軟邏輯分析儀的方案：是FPGA廠家提供的一種測試方案，其原理是在 FPGA邏輯代碼設(shè)計(jì)階段或綜合完成后在工程中

4、插入 一個軟邏輯分析儀的核，軟邏輯分析儀的核需要占用一定的塊RAM資源，可以用工作時(shí)鐘把內(nèi)部信號信號采集到塊RAM里，采完以后再通過FPGA的JTAG接口把塊RAM里的數(shù)據(jù)讀到外部PC上顯示 波 形。這種方案的好處是只需要外部PC就可以完成測試，不用占用額外 I/O,同時(shí)如果代碼沒有變化的話可以不用重新綜合，但是使用也有一定的限制，比如會占用比較多塊RAM,記錄波形長度和觸發(fā)功能有限，由于內(nèi)部時(shí)鐘先作采樣造成信號的時(shí)序關(guān)系丟失等。為了解決目前FPGA調(diào)試中面臨的問題，Agile nt做為業(yè)界領(lǐng)先的測試儀器生產(chǎn)廠商，和業(yè)界領(lǐng)先FPGA廠商 合作共同推出了動態(tài)探頭的FPGA調(diào)試方案。動態(tài)探頭的方案

5、可以支持Agile nt的邏輯分析儀，也可以支持混合信號示波器，比如人9地討的乂$。9000系列.下面以Xilinx的FPGA調(diào)試來舉例說明。動態(tài)探頭的工作原理也是在FPGA設(shè)計(jì)階段用開發(fā)工具，比如 Xili nx 的 Chipscope 在 FPGA 代碼綜合完成后插入一個 ATC2 (Agile nt Trace Core-2 )的 IP core,把 內(nèi)部信號映射到ATC2core的輸入端，然后布線映射生成bit文件下載到FPGA內(nèi)，整流程和軟邏輯分析儀 的設(shè)計(jì)流程非常類似。但是相對于軟邏輯分析儀的方案，這個core的功能相對簡單，基本功能相當(dāng)于一個可以被JTAG命令 控制的多路復(fù)用器，

6、因此其僅占用很少的邏輯布線資源。目前Agile nt的邏輯分析儀以及9000系列示波器都是基于windows和PC平臺的，因此可以用邏輯分析儀或示波器的USB或并口來控制JTAG電纜完成bit文件下載和信號組的選擇。FPGA的I/O輸出的信號可以通過邏輯分析儀的探頭捕捉測量,FPGA強(qiáng) 大的采樣、觸發(fā)和存儲功能可以支持非常復(fù)雜的信號分析。下面是一個調(diào)試的組網(wǎng)圖。Probe core oPC Board16600 Series Analyzer cr (JlSOSOCO Series scopeor USBt ATC2willi Com lnAsi kwFPGA JTAG由于測試工程師可能要探測

7、的信號已經(jīng)都事先送到了 ATC2Core的輸入端，因此再調(diào)試階段只需要在 邏輯分析儀或混合信號示波器的操作界面里選擇不同組的信號即可直接把信號送出，當(dāng)完成一個模塊調(diào)試后不用再修改任何代碼和映射關(guān)系即可直接選擇另一個模塊的信號輸出進(jìn)行調(diào)試。由此可見，這種調(diào)試方法結(jié)合了以前兩種調(diào)試方法的優(yōu)點(diǎn)，把儀器強(qiáng)大的采樣、觸發(fā)、存儲功能和軟核的靈活性結(jié)合起 來，在實(shí)現(xiàn)FPGA內(nèi)部信號有效探測同時(shí)大大提高了調(diào)試效率。2/高速串行LVDS信號質(zhì)量測試，用于保證LVDS信號的正確傳輸；傳統(tǒng)的并行式數(shù)據(jù)通信，即多通道數(shù)據(jù)與時(shí)鐘分別傳送，往往因?yàn)閭鬏斅窂讲灰恢露a(chǎn)生建立與保持時(shí)間違 反。當(dāng)速度增加的時(shí)候，準(zhǔn)確控制傳輸時(shí)

8、延顯得異常的困難，因此今天新型的數(shù)據(jù)通信都已經(jīng)是串行了。從 并行到串行的改變除了數(shù)據(jù)速率的提高以外，對于測試方法也提出了新的要求。LVDS采用多對高速差分信號傳輸數(shù)據(jù)，數(shù)據(jù)速率可以從幾百M(fèi)bps至幾個Gbps。為了保證高速信號的傳輸，LVDS使用差分線提供雙向數(shù)據(jù)收發(fā)，因此可以用比較小的信號擺幅提供更高的傳輸速率，而且差 分線本身具有更好的抗干擾能力和更小的EMI,可以支持更長的電纜傳輸。由于 LVDS的信號速率比較高，因此要對LVDS信號進(jìn)行可靠的探測，對于示波器和探頭的要求也非常高，通常測量要求使用 2.5G4G帶寬的示波器。Agile nt的DS09000系列示波器由于具有很小的底噪聲和

9、觸發(fā)抖動，平坦的帶內(nèi) 頻響特性和很小的Return Loss,因此非常適合于進(jìn)行象LVDS這樣的高速信號的測量。同時(shí)Agile nt的 DS09000系列示波器還具有業(yè)內(nèi)最深的存儲深度（通道的內(nèi)存可以到1Gpts）,適合用于復(fù)雜事件的記錄和分析。高速串行LVDS信號質(zhì)量測試的測試項(xiàng)目通常為:1 .眼圖、模板測試2 .抖動分析Agile nt的高速串為了驗(yàn)證LVDS的信號質(zhì)量，通常會要求進(jìn)行眼圖、模板的測試，這就還需要借助行數(shù)據(jù)分析軟件，它可以靈活設(shè)置 LVDS時(shí)鐘恢復(fù)所需要的鎖相環(huán)形狀及帶寬，還可以提供 LVDS信號的眼圖和模板測試功能。對于模板測試失敗的波形，Agile nt的DS09000

10、示波器還有一個非常獨(dú)特的功能：失效bit定位，即可以將模板測試的波形展開，看到造成模板測試的各個特定的bit,這對于定位問題的原因非常有用。下圖是個失效bit定位的例子。DSO/MSO900系列的去嵌入功能對于LVDS的信號調(diào)試也非常有用。去嵌入(De-Embed )方法最早 來源于 網(wǎng)絡(luò)分析儀。網(wǎng)絡(luò)分析儀號稱儀器之王，其應(yīng)用范圍和測試精度是很多其它儀器無法比擬的。網(wǎng)絡(luò)分析儀的測試精度之所以高，很大一方面在于網(wǎng)絡(luò)分析儀有一套非常成熟的校準(zhǔn)方法和理論，可以有效消除儀器內(nèi)部和測試附件所帶來的誤差。這種方法應(yīng)用在實(shí)時(shí)示波器里，可以用來消除測試電纜或夾具帶來的誤差或者評估測試電纜或夾具對信號的影響。如

11、下例所示，去嵌入方法可以用來評估LVDS電纜對于信號的影響，其實(shí)際運(yùn)算結(jié)果和實(shí)測結(jié)果非常接近。yoculjuhtiuJ ay thooxpoi 次5? rwvl f hn iTima r«rcyobokxv底也山5 btliMuaiMe高速信號產(chǎn)生問題的原因很多時(shí)候都是由于抖動造成的，LVDS信號出問題也有一半的原因都是由于時(shí)鐘的抖動。時(shí)鐘和信號中抖動的成因是很復(fù)雜的的，總的抖動成分TJ中包含了確定性抖動DJ和隨機(jī)抖動RJ,而DJ和RJ又分別是由很多因素構(gòu)成。因此LVDS的測試中應(yīng)包含各抖動分量的測量項(xiàng)目。LVDS要準(zhǔn)確測量TJ和DJ,需要借助于相應(yīng)的抖動分析軟件。下圖是用9000示

12、波器的EzJItPlus抖動分析軟件進(jìn)行抖動分解的一個測試?yán)印?/高速互連電纜和PCB的阻抗測試，用于保證傳輸鏈路的信號完整性;在較低數(shù)據(jù)速率時(shí)，驅(qū)動器和接收機(jī)一般時(shí)導(dǎo)致信號完整性問題的主要因素。以往人們通常把印刷電路板、連接器、電纜和過孔當(dāng)成是簡單的部件，稍加考慮或者無需考慮其他因素就可以很容易地把它們組成 一個系統(tǒng)?，F(xiàn)在，從邏輯電平0到邏輯電平1的數(shù)據(jù)上升時(shí)間已不到100ps,當(dāng)這么高速的信號在傳輸線路上傳輸時(shí)會形成微波傳輸線效應(yīng)，這些傳輸線效應(yīng)對于信號的影響會更加復(fù)雜。很多系統(tǒng)內(nèi)的物理層有許多線性無源元件，它們會因阻抗不連續(xù)而產(chǎn)生反射，或者對于不同頻率成分有不同的衰 減，因此作為互連的

13、物理層特性檢驗(yàn)正變得日益關(guān)鍵。一般用時(shí)域分析來描述這些物理層結(jié)構(gòu)的特征，為了獲得一個完整的時(shí)域信息，必須要測試反射和傳輸（TDR和TDT）中的階躍和脈沖相應(yīng)。隨著信號頻率的提高，通常還必須在所有可能的工作模式下進(jìn)行頻域分析，以全面描述物理層結(jié)構(gòu)的特征。S參數(shù)模型說明了這些數(shù)字電路所展示出的模擬特點(diǎn)，如不 連續(xù)點(diǎn)反射、頻率相關(guān)損耗、串?dāng)_和 EMI等。傳統(tǒng)PCB板的阻抗測試方法不能完全描述信號經(jīng)過傳輸線路后的行為特點(diǎn)，因此對于這些高速傳輸線和連 接器的分析也要把時(shí)域和頻域結(jié)合起來，采用更高級的分析方法，其中一種很有效的工具就是物理層測試系統(tǒng)（PLTS）。物理層測試系統(tǒng)（PLTS）適合用于信號完整性

14、分析。如下圖所示，PLTS軟件引導(dǎo)用戶完成硬件設(shè)置、校 準(zhǔn)和數(shù)據(jù)采集。時(shí)域反射計(jì)（TDR）和矢量網(wǎng)絡(luò)分析儀（VNA）都可作為測量引擎，它們各自的校準(zhǔn)向?qū)?允許您采用先進(jìn)的校準(zhǔn)技術(shù)。它幫助您去除不需要的測試夾具效應(yīng)，比如電纜損耗、連接器不連續(xù)性和印制 電路板材料的介電損耗。用PLTS器件數(shù)據(jù)庫通過許多有用方法觀看器件的性能特性可用Novel眼圖綜合引擎完成熟悉的時(shí)域分析 仃DR和TDT）。對于高速數(shù)字標(biāo)準(zhǔn)，例如HDMI和串行 ATA,由于高速數(shù)據(jù)的快上升時(shí)間沿會在背板通道內(nèi)產(chǎn)生微波傳輸線效應(yīng)，所以現(xiàn)在頻域分析己處于主導(dǎo)地 位，因此我們經(jīng)常需要測試輸入差分插入損耗（SDD21）。PLTS提供的虛

15、擬位圖發(fā)生器允許把用戶定義的二進(jìn)制序列或標(biāo)準(zhǔn)PRBS與測量數(shù)據(jù)相卷積而得到眼圖。此外，PLTS還使用專利變換算法 得到 頻域和時(shí)域數(shù)據(jù)，正向和反向信號流，以及所有可能工作模式（單端、差分和模式轉(zhuǎn)換）中的傳輸和反射項(xiàng)。在PLTS中，使用基于TDR的測試系統(tǒng)和基于VNA的測試系統(tǒng)都可以提供比較完整的信息，那么應(yīng) 該選擇 哪個系統(tǒng)呢？許多信號完整性（SI）實(shí)驗(yàn)室都同時(shí)采用了這兩種系統(tǒng)。這兩種系統(tǒng)都有自己的優(yōu)勢，在某些要求得到最大 限度的多功能性的場合，這兩套系統(tǒng)都可以適當(dāng)?shù)丶右允褂?。TDR測試系統(tǒng)：I對于需要快速建立一階模型、而且希望測試設(shè)備容易使用和熟悉的工程師來說，基于TDR的測試系統(tǒng)可能是最佳

16、選擇。矢量網(wǎng)絡(luò)分析儀的測試系統(tǒng)：I基于矢量網(wǎng)絡(luò)分析儀（VNA）的測試系統(tǒng)大大提高了帶寬、幅度和相位精度、相位穩(wěn)定性、動態(tài)范圍（信 噪比）和先進(jìn)的校準(zhǔn)技術(shù)。I在很多情況下高動態(tài)范圍是非常重要的，使用大的動態(tài)范圍就有可能把非常低的信號串?dāng)_測試出來，對于差 分器件來說高的動態(tài)范圍可以識別非常小的模式轉(zhuǎn)換，如由于差分器件設(shè)計(jì)不對稱造成差分信號轉(zhuǎn)換成共模干擾。I由于VNA可以直接進(jìn)行線路或電纜的頻域衰減曲線的測量，所以如果非常關(guān)注測量結(jié)果的精度和可重復(fù)性，或者希望直接測量頻域參數(shù)，最好選擇VNAo4/系統(tǒng)誤碼率測試，用于驗(yàn)證系統(tǒng)實(shí)際傳輸?shù)恼`碼率；誤碼率是評判傳輸系統(tǒng)性能的最終標(biāo)準(zhǔn)，新一代高速數(shù)字傳輸系統(tǒng)

17、對于通道數(shù)目、信號傳輸速率和傳輸誤碼率提出了越來越高的要求。由于對于這種高速傳輸系統(tǒng)來說，往往是采用高速緩沖方式，不大可能采用請求重發(fā)的糾錯措施。因此，我們必須保證系統(tǒng)誤碼 率的指標(biāo)要求，從數(shù)據(jù)抖動、眼圖張開度、誤碼特性等測試方面入手，在信號電平體制、編碼方式和協(xié)議以 及保證傳輸線匹配方面多做文章，從而保證傳輸系統(tǒng)的正常工作。人9照足的2田£丁8125（并行誤碼測試系統(tǒng)采用VXI模塊化構(gòu)架，為了滿足用戶不同的測試需求，以及 增強(qiáng)系統(tǒng)配置擴(kuò)展升級的靈活性，系統(tǒng)硬件劃分為前端、數(shù)據(jù)模塊、時(shí)鐘模塊、主機(jī)箱，系統(tǒng)控制計(jì)算機(jī)組 成（如下圖所示）。前端決定了數(shù)據(jù)端口的特性（碼型發(fā)生器/誤碼分析器）能力，而數(shù)據(jù)模塊作為小的機(jī)架，承載前端并最終 實(shí)現(xiàn)其（碼型發(fā)生器/誤碼分析器）功能。這樣，數(shù)據(jù)模塊就能夠?qū)?shù)據(jù)碼形（包括用戶自定義數(shù)據(jù)