第五章-工藝集成

1、工藝集成工藝集成 Process Integration大規(guī)模集成電路制造工藝大規(guī)模集成電路制造工藝知識回顧知識回顧2工藝集成工藝集成3集成電路的工藝集成：集成電路的工藝集成： 運用各類單項工藝技術（外延、氧化、氣相沉積、光運用各類單項工藝技術（外延、氧化、氣相沉積、光刻、擴散、離子注入、刻蝕以及金屬化等工藝）形成電路刻、擴散、離子注入、刻蝕以及金屬化等工藝）形成電路結構的制造過程。結構的制造過程。 薄膜形成薄膜形成光刻光刻摻雜、刻蝕摻雜、刻蝕工藝集成工藝集成4 形成薄膜：化學反應，形成薄膜：化學反應，PVDPVD，CVDCVD，旋涂，電鍍；，旋涂，電鍍； 光刻：實現圖形的過渡轉移；光刻：實現

2、圖形的過渡轉移； 改變薄膜：注入，擴散，退火；改變薄膜：注入，擴散，退火； 刻蝕：最后圖形的轉移；刻蝕：最后圖形的轉移；器件的制備：器件的制備：各種工藝的集成各種工藝的集成 MOS MOS，CMOSCMOS，BJTBJT，BiCMOSBiCMOS，MESFETMESFET工藝目的：工藝目的：工藝的選擇工藝的選擇5工藝條件：工藝條件：溫度溫度, , 壓強壓強, , 時間時間, , 功率功率, , 劑量劑量, ,氣體流量氣體流量, , 工藝參數：工藝參數：厚度厚度, , 介電常數介電常數, , 應力應力, , 濃度濃度, , 速度速度,器件參數：器件參數：閾值電壓閾值電壓, , 擊穿電壓擊穿電壓,

3、 , 漏電流漏電流, , 增益增益,工藝的限制工藝的限制6 MOSMOS：閾值電壓束縛了氧化層厚度；：閾值電壓束縛了氧化層厚度； BJTBJT：電流增益束縛了基區(qū)寬度；：電流增益束縛了基區(qū)寬度； 內連線：內連線：RCRC延遲束縛了電阻率；延遲束縛了電阻率； AlAl的存在限制了工藝溫度；的存在限制了工藝溫度； 刻蝕的選擇比限制了材料的選擇；刻蝕的選擇比限制了材料的選擇；器件特性要求對工藝的限制：器件特性要求對工藝的限制：工藝兼容性的限制：工藝兼容性的限制：集成電路中器件的隔離集成電路中器件的隔離7 由于MOSFET的源、漏與襯底的導電類型不同， 所以本身就是被PN結所隔離，即自隔離(self-

4、isolated)； MOSFETMOSFET晶體管是自隔離，可有較高的密度， 但鄰近的器件會有寄生效應； LOCOS 隔離隔離8希望場區(qū)的V VT T大,保證寄生MOSFETMOSFET的電流小于1pA1pA；增加場區(qū)V VT T 的方法: 場氧化層增厚:柵氧化層的7-107-10倍； 增加場氧化區(qū)下面摻雜濃度(Channel-Stop ImplantChannel-Stop Implant， 溝道阻斷注入)； /x222sA DBTFBBoqNVVC/=lnA DBiNkTqnLOCOS隔離工藝隔離工藝9氮化硅氮化硅P型型襯底襯底p+p+P型型襯底襯底氮化硅氮化硅p+p+SiO2LOCOS

5、隔離工藝隔離工藝10Birds Beak改進的LOCOS工藝 PBL: polybuffered LOCOS11在LPCVD Si3N4前, 先淀積一層多晶硅,讓多晶硅消耗場氧化時橫向擴散的O。鳥嘴可減小至0.1-0.2um。 淺阱隔離淺阱隔離(Shallow Trench Isolation)12與與LOCOS相比相比，STI尺寸按比例縮小更容易！尺寸按比例縮小更容易！MESFET器件制備工藝流程器件制備工藝流程13GaAs優(yōu)點：優(yōu)點： 電子遷移率高；電子遷移率高； 更高的飽和漂移速度；更高的飽和漂移速度； 襯底可以實現半絕緣；襯底可以實現半絕緣；GaAs缺點：缺點： 體缺陷多；體缺陷多；

6、少子壽命短；少子壽命短； 氧化物質量差；氧化物質量差；光刻膠光刻膠 外延生長外延生長n型有源層；型有源層； 外延生長外延生長n+接觸層；接觸層； Mask #1 刻蝕形成隔離刻蝕形成隔離MESFET器件制備工藝流程器件制備工藝流程14Mask #2 形成源漏歐姆接觸形成源漏歐姆接觸金屬蒸發(fā)沉積金屬蒸發(fā)沉積 Lift-off工藝形工藝形 成金屬圖形；成金屬圖形； 蒸發(fā)沉積金屬；蒸發(fā)沉積金屬；Mask #3 刻蝕刻蝕n+層層GaAs， 源漏間形成斷路；源漏間形成斷路；光刻膠光刻膠光刻膠光刻膠光刻膠光刻膠MESFET器件制備工藝流程器件制備工藝流程15Mask #4 將溝道區(qū)刻??；將溝道區(qū)刻薄； 定

7、義柵極圖形；定義柵極圖形；金屬蒸發(fā)沉積金屬蒸發(fā)沉積光刻膠光刻膠光刻膠光刻膠Lift-off工藝形成柵電極工藝形成柵電極npn型型BJT器件制備工藝流程器件制備工藝流程 16SiO2隔離隔離金屬電極金屬電極npn BJT：基區(qū)為：基區(qū)為p型半導體，少數載流子為電子，型半導體，少數載流子為電子， 具有更高的遷移率，器件工作速度更快；具有更高的遷移率，器件工作速度更快； 橫向隔離用橫向隔離用SiO2，相對于，相對于pn結隔離，寄生電容更??；結隔離，寄生電容更小； 縱向利用縱向利用n+p結隔離；結隔離； n+埋層，也可以減少集電極的串聯(lián)電阻；埋層，也可以減少集電極的串聯(lián)電阻；npn型型BJT器件制備工

8、藝流程器件制備工藝流程 17Mask #1 定義埋層注入區(qū)定義埋層注入區(qū) 雜質注入雜質注入+擴散；擴散； n型外延層生長，型外延層生長， 避免埋層雜質擴散；避免埋層雜質擴散；npn型型BJT器件制備工藝流程器件制備工藝流程 18Mask #2 形成隔離形成隔離 減壓減壓SiO2生長；生長； Si3N4沉積；沉積； 硅阱刻蝕；硅阱刻蝕； 溝道阻擋離子注入；溝道阻擋離子注入； 隔離隔離SiO2形成；形成； Si3N4去除；去除；npn型型BJT器件制備工藝流程器件制備工藝流程 19Mask #3 基區(qū)注入摻雜基區(qū)注入摻雜Mask #4 薄氧化層刻蝕薄氧化層刻蝕Mask #5 基區(qū)接觸基區(qū)接觸p+注

9、入摻雜注入摻雜npn型型BJT器件制備工藝流程器件制備工藝流程 20n n+ +發(fā)射極發(fā)射極/ /集電極接觸區(qū)集電極接觸區(qū)P/AsP/As離子注入離子注入Mask #6 發(fā)射極注入；發(fā)射極注入； 集電極金屬接觸區(qū)注入；集電極金屬接觸區(qū)注入； 低能量，高劑量注入；低能量，高劑量注入；絕緣層絕緣層npn型型BJT器件制備工藝流程器件制備工藝流程 21PECVD SiNPECVD SiNx x 鈍化層鈍化層內連金屬內連金屬縱向縱向npnBJTnpnBJTMask #7 開接觸孔；開接觸孔；Mask #8 形成金屬電極；形成金屬電極；l 8次光刻次光刻l 5次注入次注入l 7次成膜次成膜l 5次刻蝕次

10、刻蝕NMOS制備工藝流程制備工藝流程22Mask #1 定義有源區(qū)定義有源區(qū)(溝道阻止注入)NMOS制備工藝流程制備工藝流程23LOCOS隔離隔離 去除去除Si3N4； 去除壓力釋放氧化層；去除壓力釋放氧化層；NMOS制備工藝流程制備工藝流程24多晶硅多晶硅柵氧化層柵氧化層 自對準源自對準源/ /漏漏/ /柵注入柵注入pnpn結結溝道溝道 柵柵 開柵接觸孔開柵接觸孔 多晶硅區(qū)多晶硅區(qū)l 柵氧化層生長；柵氧化層生長；l 多晶硅層沉積；多晶硅層沉積；Mask #2 形成柵極形成柵極NMOS制備工藝流程制備工藝流程25 內連金屬內連金屬(Al-Si-Cu)(Al-Si-Cu) 內連絕緣層內連絕緣層接

11、觸孔接觸孔Mask #3 開接觸孔；開接觸孔；Mask #4 形成金屬電極形成金屬電極金屬半導體金屬半導體NMOS制備工藝流程制備工藝流程26 源漏接觸源漏接觸 外聯(lián)接觸外聯(lián)接觸鈍化層鈍化層PECVD SiNPECVD SiNx xMask #5 開外聯(lián)接觸窗口開外聯(lián)接觸窗口基于基于LOCOS的的CMOS工藝工藝27AlCuSi PSGp+p+n+n+p+p+SiO2CMOS集成電路制造工藝集成電路制造工藝I28技術特點：技術特點： LOCOS隔離工藝；隔離工藝； 平坦化層：平坦化層：PSG， re-flow at 1100oC Al-Si金屬作為內聯(lián)金屬；金屬作為內聯(lián)金屬； 最小圖形尺寸：最

12、小圖形尺寸：30.8umP型基片基于基于LOCOS的的CMOS工藝工藝2930釋放壓力氧化層P型基片生長釋放壓力生長釋放壓力氧化層氧化層釋放壓力氧化層P型基片氮化硅LPCVD沉積沉積氮化氮化硅硅31P型基片光刻膠氮化硅光光刻膠旋涂刻膠旋涂32Mask #1, LOCOS隔離隔離33P型基片光刻膠氮化硅Mask #1, LOCOS隔離隔離34P型基片光刻膠氮化硅對準對準和曝光和曝光35氮化硅P型基片光刻膠顯顯影影36氮化硅P型基片光刻膠刻蝕氮化硅刻蝕氮化硅37氮化硅P型基片去除光刻膠去除光刻膠38氮化硅P型基片p+p+溝道阻止注入溝道阻止注入39P型基片氮化硅p+p+SiO2氧化形成氧化形成LO

13、COS40P型基片p+p+SiO2去除氮化硅去除氮化硅/壓力釋放氧化硅壓力釋放氧化硅，清洗清洗41P型基片p+p+p+SiO2生長遮蔽氧化層生長遮蔽氧化層42光刻膠P型基片p+p+p+SiO2光刻膠旋涂光刻膠旋涂43Mask#2, N型型阱區(qū)阱區(qū)44光刻膠P型基片p+p+p+SiO2Mask#2, N型型阱區(qū)阱區(qū)45光刻膠P型基片p+p+p+SiO2曝光曝光46光刻膠P型基片p+p+p+SiO2顯影顯影47磷離子注入光刻膠P型基片p+p+p+SiO2N型阱區(qū)N型型阱區(qū)注入（預沉積）阱區(qū)注入（預沉積）48P型基片p+p+p+SiO2N型阱區(qū)去除去除光光刻膠刻膠49P型基片p+p+N型阱區(qū)SiO2

14、N型型阱區(qū)驅入（阱區(qū)驅入（Drive-in）50P型基片p+p+N型阱區(qū)SiO2去除遮蔽氧化層去除遮蔽氧化層51P型基片p+p+N型阱區(qū)SiO2生長柵極氧化層生長柵極氧化層52多晶硅P型基片p+p+N型阱區(qū)SiO2柵極氧化層沉積多晶硅沉積多晶硅53多晶硅P型基片p+p+N型阱區(qū)SiO2光刻膠旋涂光刻膠旋涂54Mask #3，柵極圖形，柵極圖形55P型基片p+p+N型阱區(qū)SiO2多晶硅Mask #3，柵極圖形，柵極圖形56 多晶硅P型基片p+p+N型阱區(qū)SiO2曝光曝光57多晶硅P型基片p+p+N型阱區(qū)SiO2顯顯影影58P型基片p+p+N型阱區(qū)SiO2光刻膠多晶硅柵極刻蝕多晶硅刻蝕多晶硅光刻膠

15、59多晶硅柵極P型基片p+p+N型阱區(qū)SiO2去除光刻膠去除光刻膠60多晶硅柵極光刻膠P型基片p+p+N型阱SiO2光刻膠旋涂光刻膠旋涂61光刻膠P型基片p+p+N型阱SiO2Mask #4 NMOS源漏注入源漏注入62光刻膠P型基片p+p+N型阱SiO2曝光曝光63光刻膠P型基片p+p+N型阱SiO2顯影顯影64P型基片p+p+SiO2磷/砷離子注入NMOS源漏柵自對準注入源漏柵自對準注入6566P型基片p+p+SiO2去除光刻膠去除光刻膠P型基片p+p+SiO2光阻光阻旋涂旋涂67P型基片p+p+SiO2Mask #5 PMOS源漏注入源漏注入68P型基片p+p+N型阱區(qū)SiO2顯顯影影6

16、9硼離子注入P型基片p+p+SiO2P型型源漏柵自對準注入源漏柵自對準注入70P型基片p+p+SiO2去除去除光阻光阻71p+p+P型基片SiO2n+n+p+p+退火退火72p+p+SiO2n+n+p+p+LPCVD氮化氮化硅阻擋層沉積硅阻擋層沉積73PSGp+p+SiO2n+n+p+p+CVD沉積沉積PSG/BPSG74PSGp+p+SiO2n+n+p+p+PSG Re-Flow75PSGp+p+SiO2n+n+p+p+光刻膠旋涂光刻膠旋涂76PSGp+p+SiO2n+n+p+p+Mask #6 形成接觸孔形成接觸孔77BPSGp+p+SiO2n+n+p+p+顯顯影影78 PSGp+p+Si

17、O2n+n+p+p+接觸孔刻蝕接觸孔刻蝕79 PSGp+p+n+n+p+p+SiO2去除光刻膠去除光刻膠80AlCuSiPSGp+p+n+n+p+p+SiO2金屬沉積金屬沉積81AlCuSiPSGp+p+n+n+p+p+SiO2光刻膠旋涂光刻膠旋涂82AlCuSi PSGp+p+n+n+p+p+SiO2Mask #7 形成金屬連線形成金屬連線83AlCuSiPSGp+p+n+n+p+p+SiO2顯顯影影84AlCuSiBPSGp+p+n+n+p+p+SiO2金屬刻蝕金屬刻蝕85AlCuSi PSGp+p+n+n+p+p+SiO2去除去除光光刻膠刻膠#86CMOS集成電路制造集成電路制造II87

18、技術特點：技術特點： 消除單晶硅襯底內氧雜質的影響，外延生長器件層；消除單晶硅襯底內氧雜質的影響，外延生長器件層； STI絕緣替代絕緣替代LOCOS絕緣；絕緣； 引入引入LDD結構減小熱載流子效應結構減小熱載流子效應 利用金屬硅化物減小寄生電阻；利用金屬硅化物減小寄生電阻； 利用利用BPSG作為金屬前電介質，減小作為金屬前電介質，減小Re-Flow溫度；溫度； RTP活化注入雜質；活化注入雜質； 最小圖形尺寸：最小圖形尺寸：0.80.13umP型硅襯底準備型硅襯底準備P型硅襯底輕摻雜外延生長輕摻雜外延生長硅外延層P型硅襯底90Mask #1: N型型阱區(qū)阱區(qū) N型型阱區(qū)注入阱區(qū)注入p- 外延層

19、P型襯底光刻膠N型阱區(qū)磷離子Mask #2: P型型阱區(qū)阱區(qū)93P型型阱區(qū)注入阱區(qū)注入硼離子P型阱區(qū)N型阱區(qū)光刻膠94雜質擴散雜質擴散N型阱區(qū)P型阱區(qū)95生長氧化層生長氧化層, LPCVD 沉積氮化硅沉積氮化硅N型阱區(qū)P型阱區(qū)氮化硅96Mask #3: 淺溝槽絕緣淺溝槽絕緣(STI)刻蝕溝槽刻蝕溝槽N型阱P型阱氮化硅氮化硅98HDP-CVD 沉積沉積USG 填充溝道填充溝道N型阱P型阱氮化硅氮化硅USGUSG99CMP USG, 停止停止于氮化硅層于氮化硅層N型阱P型阱NitrideNitrideUSG100去除氧化硅去除氧化硅/氮化硅氮化硅N型阱P型阱USGSTI101Mask #4: NM

20、OS溝道溝道 VT 調整摻雜調整摻雜102光刻膠磷離子N型阱P型阱USGSTINMOS溝道溝道 VT 調整摻雜調整摻雜103Mask #5: PMOS溝道溝道 VT 調整摻雜調整摻雜104光刻膠硼離子N型阱P型阱STIUSGPMOS溝道溝道 VT 調整摻雜調整摻雜105熱氧化層生長熱氧化層生長/LPCVD沉積多晶硅沉積多晶硅多晶硅N型阱P型阱STIUSG106Mask #6: 柵極柵極107刻蝕多晶硅刻蝕多晶硅 多晶硅柵極N型阱P型阱STIUSG 光刻膠柵極氧化層108Mask #7: NMOS LDD摻雜摻雜109NMOS LDD摻雜摻雜光刻膠砷離子N型阱P型阱USGSTI110Mask #

21、8: PMOS LDD摻雜摻雜111PMOS LDD摻雜摻雜, BF2+光刻膠BF2+ 離子N型阱P型阱STIUSG112側壁層側壁層(Spacer)柵極氧化層n- LDDn- LDD側壁層側壁層多晶硅柵極多晶硅柵極柵極氧化層n- LDDn- LDD113Mask #9: NMOS源漏注入源漏注入114NMOS源漏注入源漏注入光刻膠磷離子N型阱P型阱n+n+STIp-p-USG115Mask #9: PMOS 源漏注入源漏注入116PMOS 源漏注入源漏注入光刻膠硼離子N型阱P型阱n+n+STIp+p+USG117金屬硅化物制備金屬硅化物制備多晶多晶硅柵極硅柵極側壁層側壁層側壁層柵極氧化層n-

22、n-n+n+Ar+Ar+Ti多晶多晶硅柵極硅柵極n-n-n+n+TiSi2TiSi2Ti多晶多晶硅柵極硅柵極n-n-n+n+TiSi2TiSi2多晶多晶硅柵極硅柵極n-n-n+n+118鈦金屬沉積RTP 硅化物形成未反應鈦去除硅硅硅STI側壁層鈦鈦金屬硅化物多晶硅柵極氧化層柵極氧化層鈦自對準金屬硅化物形成鈦自對準金屬硅化物形成119硼磷硅玻璃沉積硼磷硅玻璃沉積(BPSG)和再流動和再流動 (Re-Flow)n+n+p+p+STIUSGBPSGn+n+p+p+STIUSGBPSG120Mask #10: 接觸孔接觸孔121接觸孔刻蝕接觸孔刻蝕N型阱P型阱BPSGn+n+p+p+STIUSG122

23、CVD鎢沉積鎢沉積N型阱P型阱BPSGn+n+p+p+STIUSG鎢鈦 / 氮化鈦123接觸孔刻蝕接觸孔刻蝕N型阱P型阱BPSGn+n+p+p+STIUSG鈦 / 氮化鈦鋁銅合金鈦TiN ARCW124Mask #Mask #11: 11: 金屬金屬1 1連線連線125金屬刻蝕金屬刻蝕P- 型外延層P型晶圓襯底N型阱P型阱BPSGn+n+p+p+STIUSG鈦 / 氮化鈦鈦TiN ARCW鋁銅合金126P- 型硅外延層P型晶圓金屬3鋁銅 合金IMD 3USG金屬 4鋁銅USG氮化硅鋁銅 合金N型阱P型阱BPSGn+n+p+p+STIUSGW鋁銅 合金USGM1M2鋁銅USGWIMD 1IMD

24、2TiSi2多晶硅TiTiN ARCWTi/TiNTi/TiN側壁層, USG PMD 阻擋層, 氮化硅 IMD 3鈍化層 1鈍化層2PMDCMOS截面截面CMOS集成電路制造集成電路制造III127技術特點：技術特點： 使用SOI和STI技術； 利用銅連接和低介電常數介電質，減少RC延遲； 使用金屬CMP代替金屬刻蝕； 圖形最小尺寸：0.13um128裸晶裸晶圓圓P型晶圓129大電流氧離子注入大電流氧離子注入P型晶圓氧離子, O+130氧化退火氧化退火P型晶圓深埋 SiO2 層131晶圓清洗晶圓清洗去除表面自然氧化層去除表面自然氧化層P型晶圓深埋 SiO2 層132外延層沉積外延層沉積P型外

25、延層133晶圓清洗晶圓清洗P型外延層134壓力釋放氧化層生長壓力釋放氧化層生長P型晶圓深埋 SiO2 層P型外延層135LPCVD 氮化氮化硅沉積硅沉積P型晶圓深埋 SiO2 層P型外延層氮化硅136旋涂光刻膠旋涂光刻膠P型外延層光刻膠氮化硅137Mask #1: 淺溝槽隔離淺溝槽隔離(STI)138對準和曝光對準和曝光P型外延層光刻膠氮化硅 139顯影顯影P型外延層光刻膠氮化硅140氮化硅氮化硅/氧化硅刻蝕氧化硅刻蝕P型外延層光刻膠氮化硅 141去除光刻膠去除光刻膠P型外延層氮化硅 142刻蝕硅刻蝕硅P型外延層氮化硅 P型外延層143晶圓清洗晶圓清洗P型外延層氮化硅 P型外延層144P型外延

26、層P型外延層保護氧化層生長保護氧化層生長氮化硅 145P型外延層P型外延層未摻雜氧化層沉積未摻雜氧化層沉積（undoped silicate glass, USG)氮化硅 USGUSG146P型外延層P型外延層CMP刻蝕刻蝕USG氮化硅 USGUSG147P型外延層P型外延層去除氮化硅去除氮化硅USGUSG148P型多晶硅P型多晶硅去除釋放壓力氧化層去除釋放壓力氧化層USGUSGSTI149P型外延層 P型外延層犧牲氧化層生長犧牲氧化層生長USGUSGSTI150P型外延層P型外延層光刻膠旋涂光刻膠旋涂USGUSGSTI光刻膠151Mask #2: N-型型阱阱152P型外延層P型外延層曝光曝

27、光USGUSGSTI光阻153P型外延層P型外延層顯影顯影USGUSGSTI光刻膠154P型外延層N-型型阱注入阱注入P型晶圓USGUSGSTI光刻膠N型阱區(qū)磷離子, P+不同能量，多次注入，形成均勻分布不同能量，多次注入，形成均勻分布155P型外延層PMOS VT 調整注入調整注入USGUSGSTI光刻膠N型阱區(qū) 硼離子, B+利用同一次光刻形成圖形利用同一次光刻形成圖形156P型外延層去除光刻膠去除光刻膠USGUSGSTIN型阱區(qū)157P型外延層光刻膠旋涂光刻膠旋涂USGUSGSTIN型阱區(qū)光刻膠158Mask #3: P型型阱阱159P型外延層曝光曝光USGUSGSTIN型阱光刻膠160

28、P型外延層顯影顯影USGUSGSTIN型阱光刻膠161P型阱P-型型阱注入阱注入USGUSGSTIN型阱光刻膠硼離子, B+多次不同能量注入形成均勻分布多次不同能量注入形成均勻分布162P型阱NMOS VT 調整注入調整注入USGUSGSTIN型阱光刻膠 磷離子, P+ 163P型阱去除光阻去除光阻USGUSGSTIN型阱164P型阱去除犧牲氧化層去除犧牲氧化層USGUSGSTIN型阱165P型阱晶圓清洗晶圓清洗USGUSGSTIN型阱166P型阱生長柵極氧化層生長柵極氧化層USGUSGSTIN型阱167P型阱LPCVD 沉積非晶硅沉積非晶硅USGSTIN型阱非晶硅柵極氧化層USG非晶硅相對于

29、多晶硅表面更加平整非晶硅相對于多晶硅表面更加平整168P型阱光刻膠旋涂光刻膠旋涂USGUSGSTIN型阱非晶硅光刻膠169Mask #4, 柵極和局部互聯(lián)柵極和局部互聯(lián)170P型阱曝光曝光USGUSGSTIN型阱非晶硅光刻膠171P型阱顯影顯影USGUSGSTIN型阱非晶硅刻膠172P型阱非晶非晶硅刻蝕硅刻蝕USGUSGSTIN型阱非晶硅光刻膠柵極氧化層173P型阱去除光刻膠去除光刻膠USGUSGSTIN型阱非晶硅174P型阱非晶硅非晶硅退火和氧化退火和氧化USGUSGSTIN型阱多晶硅氧化是為了修復非晶硅可是過程中造成的柵氧化層的損傷氧化是為了修復非晶硅可是過程中造成的柵氧化層的損傷175P

30、型阱光刻膠旋涂光刻膠旋涂USGUSGSTIN型阱光刻膠多晶硅176Mask #5, NMOS LDD 注入注入177P型阱曝光曝光USGUSGSTIN型阱多晶硅光刻膠178P型阱顯影顯影USGUSGSTIN型阱光刻膠179P型阱NMOS LDD 注入注入USGUSGSTIN型阱光刻膠銻離子, Sb+180P型阱去除去除光光刻膠刻膠USGUSGSTIN型阱181P型阱光刻膠旋涂光刻膠旋涂USGUSGSTIN型阱多晶硅光刻膠182Mask #6: PMOS LDD 注入注入183P型阱曝光曝光USGUSGSTIN型阱多晶硅光刻膠184P型阱顯影顯影USGUSGSTIN型阱多晶硅光刻膠185P型阱P

31、MOS LDD 注入注入USGUSGSTIN型阱多晶硅光刻膠BF2+186P型阱去除去除光光刻膠刻膠USGUSGSTIN型阱187P型阱氧化硅氧化硅氮化硅沉積氮化硅沉積USGUSGSTIN型阱188P型阱氮化硅氮化硅/氧化硅刻蝕氧化硅刻蝕USGUSGSTIN型阱 側壁層(spacer)多晶硅柵極189P型阱光刻膠旋涂光刻膠旋涂USGUSGSTIN型阱光刻膠190Mask #7, NMOS S/D 注入注入191P型阱曝光曝光USGUSGSTIN型阱光刻膠192P型阱顯影顯影USGUSGSTIN型阱光刻膠193P型阱NMOS S/D注入注入USGN型阱光刻膠STIUSG砷砷離離子子, As+19

32、4P型阱去除光刻膠去除光刻膠USGN型阱STIUSGn+n+195P型阱涂膠涂膠USGN型阱STIUSGn+n+光刻膠196Mask #8, PMOS S/D注入注入197P型阱曝光曝光USGN型阱STIUSGn+n+光刻膠198P型阱顯影顯影USGN型阱STIUSGn+n+光刻膠199P型阱PMOS S/D注入注入USGN型阱STIUSGn+n+光刻膠硼離子, B+200P型阱去除光刻膠去除光刻膠USGN型阱STIUSGn+n+p+p+201P型阱RTA退火退火USGN型阱STIUSGn+n+p+p+202P型阱氬離子濺射刻蝕氬離子濺射刻蝕USGN型阱STIUSGn+n+p+p+ 去除表面自

33、然氧化層去除表面自然氧化層203P型阱鈷鈷(Co)和和TiN沉積沉積USGN型阱STIUSGn+n+p+p+鈷氮化鈦TiN 保護保護Co不被氧化不被氧化204P型阱RTA退火退火USGN型阱STIUSGn+n+p+p+鈷硅化物(CoSi2)鈷氮化鈦205P型阱去除去除TiN，CoUSGN型阱STIUSGn+n+p+p+鈷硅化物(CoSi2)206P型阱PECVD 沉積氮化硅沉積氮化硅USGN型阱STIUSGn+n+p+p+小尺寸器件下，熱預算的要求不能使用小尺寸器件下，熱預算的要求不能使用LPCVD氮化硅氮化硅207P型阱沉積沉積PSGUSGN型阱STIUSGn+n+p+p+PSGPECVD

34、氮化硅用來阻止氮化硅用來阻止P的擴散的擴散208P型阱CMP刻蝕刻蝕PSGUSGN型阱STIUSGn+n+p+p+PSG209P型阱光光刻膠旋涂刻膠旋涂USGN型阱STIUSGn+n+p+p+PSG光刻膠210Mask #9, 接觸孔接觸孔211P型阱曝光曝光USGN型阱STIUSGn+n+p+p+PSG光刻膠212P型阱顯影顯影USGN型阱STIUSGn+n+p+p+PSG光刻膠213P型阱刻蝕刻蝕PSGUSGN型阱STIUSGn+n+p+p+PSG光刻膠214P型阱去除光刻膠去除光刻膠USGN型阱STIUSGn+n+p+p+PSG215P型井區(qū)氬離子濺射刻蝕氬離子濺射刻蝕P型晶圓深埋 Si

35、O2 層USGN型井區(qū)STIUSGn+n+p+p+PSG清潔表面清潔表面216P型阱Ti/TiN濺射沉積濺射沉積USGN型阱STIUSGn+n+p+p+PSGTi / 氮化鈦附著層/阻擋層217 鎢P型阱CVD沉積鎢（沉積鎢（W)USGN型阱STIUSGn+n+p+p+PSGTungstenWCVD沉積具有良好的太階覆蓋性和填空性能沉積具有良好的太階覆蓋性和填空性能218P型阱CMP金屬刻蝕金屬刻蝕USGN型阱STIUSGn+n+p+p+PSG鎢鎢219PECVD 沉積沉積SiC密封層密封層P型阱USGN型阱STIUSGn+n+p+p+PSG鎢鎢SiC致密性高，可以阻止致密性高，可以阻止Cu擴散；擴散；SiC的介電常數的介電常數 : 4-5， SiNx的介電常數的介電常數: 7-8;220SOD旋涂旋涂SODP型阱USGN型阱STIUSGn+n+p+p+PSG鎢鎢SOD：spin-on-dielectric221SOD 烘烤烘烤硬化硬化 SODP型阱USGN型阱STIUSGn+n+p+p+PSG鎢鎢222PECVD 沉積沉積SiC刻蝕停止層刻蝕停止層SODP型阱USGN型阱STIUS