ARM期末論文-基于ARM的5通道數(shù)據(jù)采集系統(tǒng)解讀

1、i-JUj甘欠入 式 期 末 論 文姓名：XXXXXX班級：XXXXXX學(xué)號：XXXXXXXXXXXX基于ARM設(shè)計(jì)的5通道數(shù)據(jù)采集電路摘要：當(dāng)今信息時代，嵌入式系統(tǒng)的應(yīng)用無處不在，嵌入式系統(tǒng)是計(jì)算機(jī)技術(shù)、半導(dǎo)體技術(shù)和電子 技術(shù)的綜合體，已經(jīng)廣泛應(yīng)用于科學(xué)研究、工程設(shè)計(jì)、國防軍事、自動化控制等各個領(lǐng)域。 隨著網(wǎng)絡(luò)通訊技術(shù)的迅猛發(fā)展，生產(chǎn)和生活中廣泛要求嵌入式系統(tǒng)終端能夠完成網(wǎng)絡(luò)通訊功 能。而ARM嵌入式系統(tǒng)應(yīng)用市場份額約占75乳關(guān)鍵詞：嵌入式、ARM、微處理器一、嵌入式系統(tǒng)：嵌入式系統(tǒng)的英文叫做Embedded System,是一種包括硬件和軟件的完整的計(jì)算機(jī)系統(tǒng)， 但又跟通用計(jì)算機(jī)系統(tǒng)不同。

2、嵌入式系統(tǒng)的定義是：“嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算 機(jī)技術(shù)為基礎(chǔ)，并且軟硬件可剪裁，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積和功耗有 嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)?！蹦壳埃度胧较到y(tǒng)的應(yīng)用越來越廣泛，我們?nèi)粘Ｉ钪芯痛嬖诖罅康那度胧较到y(tǒng)的產(chǎn)品：比 如手機(jī)、MP3、收音機(jī)、電視機(jī)等等，我們已經(jīng)離不開嵌入式產(chǎn)品了。嵌入式產(chǎn)品是面向應(yīng) 用的，應(yīng)用的需求推動了嵌入式技術(shù)的發(fā)展。嵌入式系統(tǒng)的基本技術(shù)仍然是計(jì)算機(jī)技術(shù)，包含軟件、硬件、操作系統(tǒng)等。嵌入式系統(tǒng)是可 裁剪的，根據(jù)應(yīng)用的具體場合和需求，選擇相應(yīng)的模塊，把系統(tǒng)中不需要的部分去掉，這樣 做的主要目的是節(jié)約資源，降低功耗。每一個嵌入式產(chǎn)品是不同的，使用

3、不同的硬件和軟件， 搭建自己的嵌入式操作系統(tǒng)，但是核心技術(shù)都是一樣的。嵌入式系統(tǒng)主要有以下幾個恃點(diǎn)：（1）以需求為目標(biāo)（2）運(yùn)行高效，節(jié)約資源（3）較小的體積和可靠性：嵌入式系統(tǒng)的架構(gòu)（1） 硬件環(huán)境：是整個嵌入式操作系統(tǒng)和應(yīng)用程序運(yùn)行的硬件平臺，硬件平臺包括嵌入式處理器和外圍設(shè)備。（2）嵌入式操作系統(tǒng)：完成嵌入式應(yīng)用的任務(wù)調(diào)度和控制等核心功能。（3）嵌入式應(yīng)用程序：運(yùn)行于操作系統(tǒng)之上，利用操作系統(tǒng)提供的機(jī)制完成特定功能的嵌 入式應(yīng)用。嵌入式的應(yīng)用領(lǐng)域1）工業(yè)控制領(lǐng)域：作為32位的RISC架構(gòu)，基于ARM核的微控制器芯片不但占據(jù)了高端微控 制器市場的大部分市場份額，同時也逐漸向低端微控制器應(yīng)用

4、領(lǐng)域擴(kuò)展，ARM控制器的低功 耗、高性價比，向傳統(tǒng)的8位/16位微控制器提出了挑戰(zhàn)。（2）無線通訊領(lǐng)域：目前已有超過85%的無線通訊設(shè)備采用了 ARM技術(shù)，ARM以其高性能和 低成本，在該領(lǐng)域的地位日益鞏固。（3）網(wǎng)絡(luò)應(yīng)用：隨著寬帶技術(shù)的推廣，采用ARM技術(shù)的ADSL芯片正逐步獲得競爭優(yōu)勢。此外， ARM在語音及視頻處理上進(jìn)行了優(yōu)化，并獲得廣泛支持，也對DSP的應(yīng)用領(lǐng)域提出了挑戰(zhàn) （4）消費(fèi)類電子產(chǎn)品：ARM技術(shù)在目前流行的數(shù)字音頻播放器、數(shù)字機(jī)頂盒和游戲機(jī)中得到 廣泛應(yīng)用。（5）成像和安全產(chǎn)品：現(xiàn)在流行的數(shù)碼相機(jī)和打印機(jī)中絕大部分采用ARM技術(shù)。手機(jī)中的32 位SIM智能卡也采用了 ARM技

5、術(shù)。除此以外，ARM微處理器及技術(shù)還應(yīng)用到許多不同的領(lǐng)域，并會在將來取得更加廣泛的應(yīng)用。本設(shè)計(jì)是基于ARM的5路數(shù)據(jù)米集設(shè)計(jì)過程如下：1, 1數(shù)據(jù)采集系統(tǒng)基本構(gòu)成通用的數(shù)據(jù)采集系統(tǒng)有硬件和軟件兩部分組成。硬件部分主要完成數(shù)據(jù)采集，存儲等功 能，軟件部分則完成對硬件控制、對采集數(shù)據(jù)進(jìn)行處理等功能。與傳統(tǒng)的中、低速數(shù)據(jù)采集 系統(tǒng)相比，高速高精度數(shù)據(jù)采集系統(tǒng)有其特殊性。首先，對于采樣率高到一定程度的系統(tǒng), 很難用軟件和常規(guī)的微機(jī)接口對其采樣、轉(zhuǎn)換過程進(jìn)行控制。在這種情況下，通常用硬件實(shí) 現(xiàn)轉(zhuǎn)換過程的控制和采樣數(shù)據(jù)的同步；其次，如果系統(tǒng)的實(shí)時性要求高，必須采用高速緩存 對數(shù)據(jù)進(jìn)行存儲和高速DS芯片完成

6、數(shù)字信號的實(shí)時處理。高速高精度數(shù)據(jù)采集系統(tǒng)的主要 任務(wù)是將外界模擬信號進(jìn)行采集轉(zhuǎn)換，然后送往計(jì)算機(jī)根據(jù)相關(guān)要求進(jìn)行數(shù)據(jù)處理，其系統(tǒng) 的結(jié)構(gòu)框圖如圖所示。顯示傳感器信號1傳感器信號2傳感器信號4傳感器信號5/模擬開關(guān)放器數(shù)據(jù)緩存A/D轉(zhuǎn)換微處理器系統(tǒng)結(jié)構(gòu)框圖其中數(shù)據(jù)采集系統(tǒng)前置電路一般包括傳感器、放大器和濾波器等，傳感器把外界信號轉(zhuǎn) 變成模擬電量（如熱電偶傳感器、流量傳感器、速度傳感器等等），其轉(zhuǎn)換后的信號一般比較 微弱，需要進(jìn)行放大處理。可以采用二極管處理。數(shù)據(jù)采集系統(tǒng)中常常需要對多組模擬量進(jìn)行采集，在模擬量信號變化周期不快的情況下 就可以選用模擬多路開關(guān)，這樣模數(shù)轉(zhuǎn)換電路就可以只選取一套從而

7、降低系統(tǒng)的開發(fā)成本。 其中模數(shù)轉(zhuǎn)換器是數(shù)據(jù)采集系統(tǒng)中的核心部分，其性能決定了數(shù)據(jù)采集系統(tǒng)所能實(shí)現(xiàn)的功能。 1, 2數(shù)據(jù)采樣原理在數(shù)據(jù)采集系統(tǒng)中，信息總是用離散信號來表示的，而我們需要采集的信息多是連續(xù)模 擬信號，這樣就必須解決連續(xù)信號如何離散化的問題。我們通過對連續(xù)的模擬信號進(jìn)行采樣 獲得離散化信息。因此理解和掌握采樣定理對數(shù)據(jù)采集系統(tǒng)有著重要的意義。數(shù)據(jù)采集就是 指將時間和幅值上連續(xù)的模擬信號以周期性時間間隔截取，從而得到一串在時間上離散的信 號，然后通過模數(shù)轉(zhuǎn)換將其變換為數(shù)字信號的過程。將連續(xù)的模擬信號轉(zhuǎn)換成計(jì)算機(jī)可接受 的離散數(shù)字信號首先需要采樣得到離散模擬信號，然后通過AD轉(zhuǎn)換變?yōu)閿?shù)字

8、信號。采樣過 程包括采樣、量化和編碼。采樣時的采樣周期決定了得到采樣信號的質(zhì)量，經(jīng)過采樣后的離 散采樣信號是否能代表模擬信號的全部信息，奈奎斯特采樣定理就是解決這一重要問題的理 論，可以說是整個數(shù)據(jù)采集技術(shù)的基石。采樣脈沖信號在時間T間隔內(nèi)對原模擬信號進(jìn)行一 次采樣，奈奎斯特定理指出要使采樣信號能不失真還原為原信號，就必須要求采樣頻率至少 大于兩倍的原信號最高頻率。采樣后的離散信號幅值是時間上離散而福值連續(xù)的信號，它不 能直接輸入微處理器處理，必須經(jīng)過量化把它變?yōu)閿?shù)字信號處理。數(shù)據(jù)采集系統(tǒng)的主要性能指標(biāo)：通道數(shù)，即系統(tǒng)采集通道的個數(shù)；分辨率，采集系統(tǒng)可以分辨的輸入信號的最小變化量；系統(tǒng)精度，是

9、實(shí)際輸出值與理論輸出值之差，它是系統(tǒng)各 種誤差的總和，和系統(tǒng)分辨率還是有區(qū)別的；采集速率，是指在滿足系統(tǒng)精度的前提下，對 模擬信號在單位時間內(nèi)所能完成的采集次數(shù)；動態(tài)范圍，通常定義為所允許輸入的最大幅值 與最小幅值之比的分貝數(shù)；非線性失真，也稱諧波失真是指當(dāng)系統(tǒng)輸入一個頻率為f的正弦 波時其輸出中出現(xiàn)很多頻率為kf的頻率分量1. 3數(shù)據(jù)采集的設(shè)計(jì)的主要目標(biāo)(1)實(shí)時性強(qiáng)。系統(tǒng)的主要工作是對大量的過程狀態(tài)參數(shù)實(shí)時監(jiān)測、數(shù)據(jù)存儲、數(shù)據(jù)處理、 進(jìn)行實(shí)時數(shù)據(jù)分析等。因此要求硬件上必須要有實(shí)時時鐘和優(yōu)先級中斷信息處理電路。(2)可靠性高。他是系統(tǒng)設(shè)計(jì)的一個重要要求。由于數(shù)據(jù)采集系統(tǒng)往往是安放在被控對象

10、的工作環(huán)境中，所以不僅溫度、濕度大，而且腐蝕多，干擾也很多，為了確保系統(tǒng)的可靠性， 要求系統(tǒng)有較好的抗干擾能力和采集速度。(3)通用性好，便于擴(kuò)充。一臺以嵌入式系統(tǒng)為核心的控制裝置，一般可以控制多個設(shè)備 和過程參數(shù)，這就要求系統(tǒng)的通用性要好，能靈活的進(jìn)行功能擴(kuò)充。(4)結(jié)構(gòu)簡單，功耗低，性能優(yōu)良，5路輸入及其信號調(diào)理模塊設(shè)計(jì)2,1信號調(diào)理模塊信號采集系統(tǒng)中，絕大多數(shù)模擬量輸入都帶有大量的噪聲不能直接輸入到模數(shù)轉(zhuǎn)換器中去, 需要對信號進(jìn)行調(diào)理。信號調(diào)理電路用來對傳感器輸入的信號進(jìn)行隔離，變換，放大，濾波 等各種處理，以滿足模數(shù)轉(zhuǎn)換芯片對輸入電平和信號質(zhì)量的要求。調(diào)理電路如下所示7T二AD623是

11、高精度、低噪聲的儀表放大器，R1是輸入限流電阻，R2是增益電阻，調(diào)節(jié)此 電阻的值可改變AD623的增益G,算式為G=1OO/R1 (kQ) +1。MAX291是濾波器，截止頻率其由電容C1決定。若設(shè)為100Hz： fc (kHz) =1000/3Cl (pF), 計(jì)算得Cl取值為3300pF。使用中還要注意：MAX291的零點(diǎn)漂移達(dá)-200mV、-400mV,因而可 在輸出端串接一個10 UF左右的鋰電容，隔去VAX291引入的直流分量。2. 2多路開關(guān)的選擇本系統(tǒng)選用的是5通道的模擬數(shù)據(jù)選擇器MAX308,輸出哪路信號通過總線控制。帶串行接 口的16位模數(shù)轉(zhuǎn)換集成電路(ADC),它包含有跟蹤

12、/保持電路的一個低漂移、低噪聲、掩埋 式齊納電壓基準(zhǔn)電源。它的轉(zhuǎn)換速度快、功率消耗底、采樣速率高達(dá)308 kb/s點(diǎn)，滿量程 輸入電壓范圍為±5V,功耗為210mN?？膳c大多數(shù)流行的數(shù)字信號處理器的串行接口直接接 口,該輸入可以接收TTL或CMOS的信號電平,時鐘頻率0. 1-5.5MHz。3. 3模數(shù)模擬轉(zhuǎn)換模塊模數(shù)轉(zhuǎn)換是把數(shù)據(jù)采集系統(tǒng)采集到的模擬信號轉(zhuǎn)換成系統(tǒng)可以識別并處理的數(shù)字信號。它的 精度與速度如何將影響到系統(tǒng)的現(xiàn)實(shí)性和系統(tǒng)的性能。本設(shè)計(jì)采用的是，本模塊的設(shè)計(jì)目的 就是為了實(shí)現(xiàn)這功能。2,3,1信號驅(qū)動放大器信息本模塊由兩部分組成：信號驅(qū)動放大器AD8021與具有低噪聲、高

13、精度和出色的長期穩(wěn)定特 性的基準(zhǔn)電壓源ADR421提供基準(zhǔn)電壓的模數(shù)轉(zhuǎn)換芯片AD7663。信號驅(qū)動放大器AD8021是一款出眾的高性能，高速電壓反饋放大器，可以用于16bit分辨 率系統(tǒng)。AD8021具有低壓噪聲和低電流噪聲，是當(dāng)今的高速低噪聲運(yùn)算放大器產(chǎn)品中靜態(tài) 電源電流（7mA © ±5V）最低的產(chǎn)品。AD8021工作電壓范圍較寬，為±2. 25V± 12V,也 可以采用5V單電源供電，因此非常適合高速低功耗儀器儀表。輸出禁用引腳可以將靜態(tài)電 源電流進(jìn)一步降低至L 3 mA。與同類放大器相比，AD8021不僅技術(shù)性能出眾，而且價格優(yōu) 勢明顯，靜態(tài)電流

14、也低得多。AD8021是一款高速、通用放大器，非常適合各種增益配置， 可以用于信號處理錐路以及控制環(huán)路，采用標(biāo)準(zhǔn)8引腳SOIC與MSOP封裝，工作溫度范圍為： -40° C+85° C。傳感器輸入的信號通過多路開關(guān)及信號調(diào)理模塊處理后得到比較符合要 求的模擬信號，進(jìn)一步通過信號驅(qū)動放大電路AD8021的處理得到精度較高的、穩(wěn)定的模擬 信號，通過分辨率高，采樣速率高，功耗小的模數(shù)轉(zhuǎn)換芯片AD7663的作用，輸出符合要求 的數(shù)字信號，完成模數(shù)轉(zhuǎn)換。芯片電路如下所示：REFERBBG豆A.BLE-IN +VsHN Vout-V S Ccomp+54DS071AD8021kT卜2p

15、F4. 3. 2存儲模塊的設(shè)計(jì)傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)由于數(shù)據(jù)傳輸速率比較低，數(shù)據(jù)量比較小，一般可以完成實(shí)時分析 和處理，所以存儲問題并不突出，但高速高精度數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸速率很高并且數(shù)量 很大，采集速度到達(dá)一定的限度就無法進(jìn)行實(shí)時分析和處理，這是需要選擇適當(dāng)?shù)拇鎯Ψ绞?就行存儲。高速高精度數(shù)據(jù)采集系統(tǒng)的存儲要解決兩方面的問題，一是存儲器的低存儲速度與A/D 轉(zhuǎn)換器數(shù)據(jù)端口的高輸出速率的匹配問題。二是存儲器的容量要大，其原因是高速數(shù)據(jù)采集 會在很短時間內(nèi)產(chǎn)生巨大的數(shù)據(jù)流，存儲系統(tǒng)的容量應(yīng)滿足設(shè)計(jì)要求。解決A/D轉(zhuǎn)換器與存 儲器之間的速度匹配問題有兩個：一是對高速A/D的數(shù)據(jù)進(jìn)行鎖存，二是對數(shù)據(jù)

16、進(jìn)行高速存 儲。本設(shè)計(jì)采用的是對高速的數(shù)據(jù)進(jìn)行鎖存。選擇的芯片是SST39VF160 Flash Rom。SST39VF160是2MB的Flash芯片,芯片供電電壓為2. 7如.6V,符合JEDEC標(biāo)準(zhǔn)輸出引 腳，可擦寫100000個周期，數(shù)據(jù)保存能力達(dá)100年。擦除時間分別為：扇區(qū)擦除時間與塊擦除時間都是18ms,片擦除時間70ms。利用翻轉(zhuǎn) 或數(shù)據(jù)采集來確定編程是否完成。芯片內(nèi)部結(jié)構(gòu)如下所示通過利用微處理器對SST39VF160進(jìn)行寫命令字節(jié)的形式來進(jìn)行數(shù)據(jù)的讀寫操作。保持 CE#信號低的同時拉低WE#信號寫入命令字節(jié)，在WE#或CE#信號的下降沿（有出現(xiàn)最晚的來 確定）鎖存地址總線，而數(shù)

17、據(jù)總線在WE#或CE# （有出現(xiàn)最早的來確定）信號上升沿被鎖存。芯片內(nèi)部結(jié)構(gòu)5. ARM處理器的選擇主控制器是整個系統(tǒng)的控制核心，主要承擔(dān)著對大批量采集數(shù)據(jù)的集中處理，這就要求該處 理器具有高性能的處理速度；同時系統(tǒng)需要支持多個外部設(shè)備，這就要求處理器有豐富的接 口和設(shè)備控制能力。綜合考慮以上要求和價格，功耗等因素，嵌入式主控器選用了三星公司 的S3c44B0X微處理器，它是一款高性能，低價格，低功耗，接口資源豐富的處理器特別適 合本設(shè)計(jì)的要求5.1 S3c44B0X的結(jié)構(gòu)介紹S3C44B0X是Samsung公司推出的一款基于ARM公司ARMTTDMI內(nèi)核的16/32位RISC處理器, 采用了

18、基于ARM7TDMI內(nèi)核0. 25 um工藝的CMOS標(biāo)準(zhǔn)宏單元和存儲編譯器，頻率最高可達(dá) 66MHZ,存儲器的尋址空間達(dá)256MB。它具有功耗低，簡單明快的特點(diǎn)，適合低價格和低功 耗方面的應(yīng)用，特別適合對成本敏感和功能敏感的應(yīng)用場合，如PDA, GPS等。S3c44B0X采 用一種新的總線結(jié)構(gòu)SAMBAH,通過提供全面的，通用的片上外設(shè)，大大減少了系統(tǒng)電路中 外圍元器件的配置，從而使系統(tǒng)成本容易實(shí)現(xiàn)最小化。3.7.2 S3c44B0X芯片介紹 S3c44B0X具有以下的資源：(1) 2.5V供電的ATM7TDMI內(nèi)核,帶8KB的高速緩沖器；(2)專用外部存儲器(具備FP/EDO/SDRAM/

19、ROM控制器和片選邏輯)；(3) LCD控制器(最大支持256色STN,專用DMA控制器)；(4) 2通道通用DMA、2通道橋DMA,并具有外部請求引腳；(5) 1通道SI02和通道UART(帶有握手協(xié)議，支持IrDALO,具有16-Byte FIFO)；(6) 1通道多主IIC總線控制器；(7) 1通道HS總線控制器;(8) 5個PWM定時器和1通道內(nèi)部定時器；(9)看門狗定時器；(10) 71 個通用 I/O 口;(11) 8通道外部中斷輸入；(12)功耗控制具有普通、慢速、空閑和停止4種模式；(13) 8通道10位ADC輸入；(14)帶日歷功能的實(shí)時時鐘(RTC)；(15)帶PLL的片內(nèi)

20、時鐘發(fā)生器。4主程序流程系統(tǒng)的主程序所要實(shí)現(xiàn)的功能主要是實(shí)現(xiàn)系統(tǒng)的初始化、系統(tǒng)芯片之間的信息交流、相應(yīng)的 處理程序。本設(shè)計(jì)采用模塊化編程方式，達(dá)到編寫不同功能的子程序，實(shí)現(xiàn)具體操作的目的。 系統(tǒng)的基本流程是，上電復(fù)位后，系統(tǒng)首先進(jìn)行初始化，然后根據(jù)相關(guān)程序命令轉(zhuǎn)入到相應(yīng) 的子程序模塊，完成相應(yīng)的功能。流程圖如圖A/D數(shù)據(jù)轉(zhuǎn)換工寫入存儲器工讀取數(shù)據(jù)并顯)(SSH33DS = sn wsdfTURISHSH)并：()卸”口吆外由0日邛RAF33X = snPiSdniJPisHSH：(N0-HSH-33)STJuo93sh_33H：0 邛U13(T琢:snzPisdQZJPSHSH snus*1。

21、工石_ )(pTOA) UOTjn§TpTOA( _ _ ：(smonns邛upoidJ '30Id9)轉(zhuǎn)叼-0149 :NIVFP5r0Id9 = 3poOld9 .amionnsMui-oidf)-9-«Id-OIdO ruTd-OIdO|£«Td-OldO S-«Td-OldO l-«Td-OldO O-«Td-OldO «Td-OldO am-EI -Oldf)：(sjnonjisiupoi 'SOId。):NIV3poOId9 = 3pooidf)冶皿°皿與轉(zhuǎn)叼-0儂-l-UTj

22、-oidO 0-uid_0Id9 = utj-oijo -sjnonjsiuj-oidQ ：(amgnnsMUo工期'V0Id9)轉(zhuǎn)叼-0149 NlVpojCoidO = 3pokoid9 .sruonnsMui-oidf) :HOIdf)"叫一0Id9 l_uid-oid90-UTd_OIdO=UTd-OldO -ajnonjisT«rOIdO-(時2。01”2卬01 期'-5) MUiPlcK)RNIIVOWNI-apopFOIdf)=叩00儂”毋皿吆轉(zhuǎn)叼飛儂-E-uij-oijo = utj-oijo -sjnionjisiuj-oido ：(smo

23、nns邛upoidJ 'V0Id9)轉(zhuǎn)叼-0149：ZHK00廠P33ds-0ld9 = paads-0ld9 82。皿吆轉(zhuǎn)叼-01金) :dd-JOpopFOIdg =叫0k0儂.“n10nnsMU_0idg -S-uij-oidO = UTj-oidQ -sjnonjsiuj-oidO. 3mlonnsMui-oid9 J9a9dAlTuI-OIdO _ ) (piOA)uoiapjn§Tjuo9-oidO PT°a -T:叩91nA：m N9nlBA_OV 91ha9 W euap#00b N 3U“3p#(q 5P】s> apnpu tapnpu t

24、# spnpu t #qW3V駟INI iHva/z q認(rèn)巴3曲。1出四spnpu t #,川刈舔呼，spnpu i#FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enab1e);/EnablePrefetch BufferFLASH_SetLatency(FLASH_Latency_2); /Set 2 Latency cycles RCC_HCLKConfig(RCC_SYSCLK_Divl); /AHB clock = SYSCLK RCC_PCLK2Config(RCC_HCLK_Divl); /APB2 clock = HCLK RCC_P

25、CLKlConfig(RCC_HCLK_Div2); /APB1 clock = HCLK/2RCC_PLLConf ig(RCC.PLLSource_HSE_Div1, RCC_PLLMul_6); /PLLCLK = 12MHz* 6 = 72 MHzRCC_PLLCmd(ENABLE); /Enable PLLwhile(RCC.GetFlagStatus(RCC_FLAG_PLLRDY) = RESET); /Wait till PLL is readyRCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK) ; /Select PLL as system c

26、lock sourcewhile(RCC_GetSYSCLKSource() != 0x08); /Wait till PLL is used as system clock sourceRCC_APB2Per i phC1ockCmd(RCC_APB2Periph_GPI0A RCC_APB2Periph_GPI0B RCC_APB2Periph_GPI0C RCC_APB2Periph_ADCl RCC_APB2Periph_AFI0RCC_APB2Per i ph.USART1, ENABLE );RCC.ADCCLKConfig(RCC_PCLK2_Div6);RCC_AHBPerip

27、hC 1 ockCmd (RCC_AHBPer iph_DN!A 1, ENABLE) ; / ) ) void ADCl_Configuration(void) (ADC_InitTypeDef ADC_InitStructure;ADC_DeInit(ADCl);ADC_InitStructure. ADC_Mode = ADC_Mode_Independent;ADC InitStructure. ADC ScanConvMode二ENABLE;ADC InitStructure. ADC ContinuousConvMode = ENABLE;ADC_InitStructure. AD

28、C_ExternalTrigConv = ADC_ExternalTrigConv_None;ADC_InitStructure. ADC_DataAlign =ADC_DataAlign_Right; ADC_InitStructure. ADC_NbrOfChannel = M;ADC_Init (ADC1, &ADC_InitStructure); 根據(jù) ADC_InitStructADC_Channel_0,ADC_Channel_l,ADC_Channel_2,1,2,3,ADC_Regu1arChanne1Conf ig (ADC1, ADC_Samp1eTime_239C

29、yc1es5 );ADC_Regu1arChanneIConfig(ADC1, ADC_Samp1eTime_239Cyc1es5 );ADC_RegularChannelConfig(ADC1, ADC_Samp1eTime_239Cyc1es5 );ADC_Regu1arChanneIConfig (ADC1, ADC_Samp1eTime_239Cyc1es5 ); ADC_RegularChannelConfig(ADC1, ADC_Samp1eTime_239Cyc1es5 ); ADC_RegularChannelConfig(ADC1, ADC-SampleTime_239Cyc

30、les5 ); ADC_RegularChanneIConf i g(ADC1, ADC_Samp1eTime_239Cyc1es5 ); ADC_RegularChannelConfig(ADC1, ADC_Samp1eTime_239Cyc1es5 ); ADC_RegularChannelConfig(ADC1, ADC_SampleTime_239Cycles5 );ADC_Regu1arChanneIConf ig(ADC1, ADC_Samp1eTime_239Cyc1es5 );ADC_RegularChannelConfig(ADC1, ADC_Samp1eTime_239Cy

31、c1es5 ); ADC_RegularChanneIConf i g(ADC1, ADC_Samp1eTime_239Cyc1es5 ); ADC_DN!ACmd(ADCl, ENABLE);ADC_Cmd(ADCl, ENABLE); ADC_ResetCalibrat i on(ADC1);ADC_Channel_3, ADC_Channel_8, ADC_Channel_9, ADC Channel 10, ADC_Channel_ll, ADC Channel 12, ADC_Channe1_13, ADC_Channe1_14, ADC_Channe1_15,4,5,6,7,8,9

32、,10,11,12,while(ADC_GetResetCalibrationStatus(ADC1);ADC_StartCa 1 ibrat ion (ADC 1);while(ADC_GetCalibrationStatus(ADC1); )void DNIA_Configuration (void)DNIA_InitTypeDef DNIA_InitStructure;DMA_DeInit (DN!Al_Channell);DNIA_InitStructure. DMA_PeripheralBaseAddr =(u32)&ADCl->DR; DNIA_InitStructure. DMA_MemoryBaseAddr = (u32)&AD_Value;DMA_InitStructure. DMA_DIR = DMA_DIR_PeripheralSRC; /DMA_InitStructure. DMA_BufferSize = N*M;DNIA_InitStructure. DNIA_PeripheralInc =DMA_Periphe