第5章_常用時序模塊

1、第五章第五章 常用時序模塊常用時序模塊 定義：時序邏輯電路在任何時刻的輸出不僅取決于該時刻的輸入，而且還取決于電路的原來狀態(tài)。 電路構成： 存儲電路（主要是觸發(fā)器，必不可少） 組合邏輯電路（可選）。 時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的。時序邏輯電路的結構框圖 5-1 時序邏輯電路概述時序邏輯電路概述按各觸發(fā)器接受時鐘信號的不同分類：同步時序電路：各觸發(fā)器狀態(tài)的變化都在同一時鐘信號作用下同時發(fā)生。 異步時序電路：各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的，可能有一部分電路有公共的時鐘信號，也可能完全沒有公共的時鐘信號。 本章內容提要：時序邏輯電路基本概念、時序邏輯電路的一般分析方法；異步計數(shù)器、

2、同步計數(shù)器、寄存器與移位寄存器的基本工作原理； 重點介紹幾種中規(guī)模集成器件及其應用、介紹基于功能塊分析中規(guī)模時序邏輯電路的方法。 5-2 MSI計數(shù)器及應用計數(shù)器及應用部分常用部分常用MSI計數(shù)器計數(shù)器異步計數(shù)器異步計數(shù)器74LS290/74LS9074LS290/74LS90同步計數(shù)器同步計數(shù)器74LS161/74LS16374LS161/74LS163同步十進制可逆計數(shù)器同步十進制可逆計數(shù)器74LS19274LS192計數(shù)器的應用計數(shù)器的應用部分常用集成計數(shù)器 1. 74LS290的外引腳圖、邏輯符號及邏輯功能74LS290 2510進制計數(shù)器 (a) 外引腳圖 (b) 邏輯符號 輸出CP

3、輸入異步置數(shù)異步異步25102510進制計數(shù)器進制計數(shù)器74LS290/74LS9074LS290/74LS90 74LS290功能表 2基本工作方式 （1）二進制計數(shù)：將計數(shù)脈沖由CP0輸入，由Q0輸出二進制計數(shù)器 計數(shù)順序計數(shù)器狀態(tài)CP0Q00011202基本工作方式 （2）五進制計數(shù)：將計數(shù)脈沖由CP1輸入，由Q3 、Q2、 Q1 輸出五進制計數(shù)器 計數(shù)順序計數(shù)器狀態(tài)CP1Q3 Q2 Q1 00 0 010 0 120 1 030 1 141 0 050 0 02基本工作方式 （3） 8421BCD碼十進制計數(shù)：將Q0與CP1相連,計數(shù)脈沖CP由CP0輸入 8421BCD碼十進制計數(shù)器

4、計數(shù)計 數(shù) 器 狀 態(tài)順序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1 030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0二進制五進制2基本工作方式 （4） 5421BCD碼十進制計數(shù)：把CP0和Q3相連，計數(shù)脈沖由CP1輸入 5421BCD碼十進制計數(shù)器 計數(shù)計 數(shù) 器 狀 態(tài)順序Q0 Q3 Q2 Q100 0 0 010 0 0 120 0 1 030 0 1 140 1 0 051 0 0 061 0 0 171 0 1 081 0 1 191 1 0 0100 0 0 0五進制二進制

5、（1）利用脈沖反饋法獲得N進制計數(shù)器 3應用舉例 構成七進制計數(shù)器 先構成8421BCD碼的10進制計數(shù)器；再用脈沖反饋法，令R0BQ2Q1Q0實現(xiàn)。當計數(shù)器出現(xiàn)0111狀態(tài)時，計數(shù)器迅速復位到0000狀態(tài)，然后又開始從0000狀態(tài)計數(shù)，從而實現(xiàn)00000110七進制計數(shù)。 構成六進制計數(shù)器 六進制計數(shù)器 先構成8421BCD碼的10進制計數(shù)器；再用脈沖反饋法，令R0AQ2、R0BQ1。 當計數(shù)器出現(xiàn)0110狀態(tài)時，計數(shù)器迅速復位到0000狀態(tài)，然后又開始從0000狀態(tài)計數(shù)，從而實現(xiàn)00000101六進制計數(shù)。 計數(shù)器的級聯(lián)是將多個集成計數(shù)器（如M1進制、M2進制）串接起來，以獲得計數(shù)容量更大

6、的N（=M1M2）進制計數(shù)器。一般集成計數(shù)器都設有級聯(lián)用的輸入端和輸出端。異步計數(shù)器實現(xiàn)的方法：低位的進位信號高位的CP端 先用級聯(lián)法 再用脈沖反饋法（2）構成大容量計數(shù)器 附：用級聯(lián)（相當于串行進位）法實現(xiàn)N進制計數(shù)器的方法（異步）。 這樣構成的N進制計數(shù)器的計數(shù)狀態(tài)將保留M1進制計數(shù)器的特點。 例：利用兩片74LS290構成23進制加法計數(shù)器。 74LS290構成二十三進制計數(shù)器先將兩片接成8421BCD碼十進制的CT74LS290級聯(lián)組成1010=100進制異步加法計數(shù)器。00100011 再將狀態(tài)“0010 0011”通過反饋與門輸出至異步置0端，從而實現(xiàn)23進制計數(shù)器。 10進制計數(shù)

7、器的進位信號？進制計數(shù)器的進位信號？1001 0000時時Q3有下降沿。有下降沿。7490構成四十五制進計數(shù)器7490CPBCPAS92S91R01R0200007490CPBCPAS92S91R01R0200CPQDQCQBQAQDQCQBQAM=45=95， 可以先構成九進制和五進制計數(shù)器， 然后級聯(lián)構成四十五進制計數(shù)器，電路如圖所示。其中右側7490構成九進制計數(shù)器， 左側7490構成五進制計數(shù)器。用用7490構成四十五進制計數(shù)器電路構成四十五進制計數(shù)器電路7490構成八十五進制計數(shù)器7490CPBCPAS92S91R01R02007490CPBCPAS92S91R01R0200CP&a

8、mp;QDQCQBQAQDQCQBQA1. 74LS161的邏輯符號74LS161的外引線圖 狀態(tài)輸出74LS161的邏輯符號 并行輸入CP輸入同步同步4位二位二進制計數(shù)器進制計數(shù)器74LS161/74LS16374LS161/74LS163 74LS161的功能表 CO= Q3 Q2 Q1 Q0 CTT74LS161的時序圖 (1).(1).異步清零：當異步清零：當R=0R=0，輸出，輸出“0000”0000”狀態(tài)。狀態(tài)。與與CPCP無無關關(2).(2).同步預置：當同步預置：當R=1R=1，LD=0LD=0，在在CPCP上升沿時上升沿時， 輸輸出端即反映輸入數(shù)據(jù)的狀態(tài)出端即反映輸入數(shù)據(jù)的

9、狀態(tài)(3).(3).保持：當保持：當R=LD=1R=LD=1時，各觸發(fā)器均處于保持狀態(tài)時，各觸發(fā)器均處于保持狀態(tài)(4).(4).計數(shù)：當計數(shù)：當LD = R = P= T = 1LD = R = P= T = 1時，按時，按自然二進制自然二進制計數(shù)。若初態(tài)為計數(shù)。若初態(tài)為0000,150000,15個個CPCP后，輸出為后，輸出為“1111”1111”，進位進位Q QCC CC = TQ= TQA AQ QB BQ QC CQ QD D =1 =1；第；第1616個個CPCP作用后，輸出恢復作用后，輸出恢復到初始的到初始的00000000狀態(tài)，狀態(tài)， Q QCC CC = 0= 0 2、邏輯功

10、能、邏輯功能 輸輸 入入 輸輸 出出CPRLDP(S1) T(S2) A B C DQA QB QC QD00 0 0 0 10A B C DA B C D110保持保持11 0保持保持111 1計數(shù)計數(shù)CT74163功能表功能表采用采用同步清零同步清零方式方式。 當當R=0R=0時，只有當時，只有當CPCP 的的上升沿上升沿來到時來到時, , 輸出輸出Q QD DQ QC CQ QB BQ QA A 才被全部清零才被全部清零1 1、外引線排列和、外引線排列和CT74161CT74161相同相同2 2、置數(shù)，計數(shù)，保持等功能與、置數(shù)，計數(shù)，保持等功能與CT74161CT74161相同相同3 3

11、、清零功能與、清零功能與CT74161CT74161不同不同74LS163邏輯符號邏輯符號比較四位二進制同步計數(shù)器比較四位二進制同步計數(shù)器CT74163異步清零異步清零同步預置同步預置保持保持計數(shù)計數(shù)CT74161同步清零同步清零同步預置同步預置保持保持計數(shù)計數(shù)（1）同步二進制加法計數(shù) 3應用舉例 實現(xiàn)四位二進制加法計數(shù)（2）構成16以內的任意進制加法計數(shù)器： 分析74LS161的置數(shù)功能： 電路舉例（以十進制計數(shù)器為例） 反饋清0法反饋預置法 十進制計數(shù)器的計數(shù)狀態(tài)順序表 74LS161構成十進制計數(shù)器 改變改變D3 D2 D1 D0的狀態(tài)，可以實現(xiàn)其它進制計數(shù)。的狀態(tài)，可以實現(xiàn)其它進制計數(shù)

12、。 令令D3 D2 D1 D00110 利用進位輸出CO取狀態(tài)1111 實現(xiàn)十進制計數(shù)實現(xiàn)十進制計數(shù) （0110到到1111） 用74LS161構成從0開始計數(shù)的十進制計數(shù)器 改變與非門的輸入信號，改變與非門的輸入信號， 可以實現(xiàn)其它進制計數(shù)。可以實現(xiàn)其它進制計數(shù)。 令令D3 D2 D1 D00000 利用與非門拾取狀態(tài)1001 可實現(xiàn)從可實現(xiàn)從0開始計數(shù)的十進制計數(shù)開始計數(shù)的十進制計數(shù) （0000到到1001） 電路的工作波形CPQA同步置數(shù)QBQCQDLD用74LS161構成從0開始計數(shù)的十進制計數(shù)器 改變與非門的輸入信號改變與非門的輸入信號 ，可以實現(xiàn)其它進制計數(shù)。，可以實現(xiàn)其它進制計數(shù)

13、。 利用與非門拾取狀態(tài)1010 實現(xiàn)十進制計數(shù)實現(xiàn)十進制計數(shù) （0000到到1001） 用用74163構成構成從0開始計數(shù)的10進制計數(shù)器進制計數(shù)器74163QDQCQBTPCPCOQALDCLR111&CPDCBACPQA同步清0QBQCQDCLR74163QDQCQBTPCPCOQALDCLR111&CPDCBA（3）利用多片74LS161實現(xiàn)大容量計數(shù) 先用級聯(lián)法 計數(shù)器的級聯(lián)是將多個集成計數(shù)器（如M1進制、M2進制）串接起來，以獲得計數(shù)容量更大的N（=M1M2）進制計數(shù)器。 一般集成計數(shù)器都設有級聯(lián)用的輸入端和輸出端。 同步計數(shù)器實現(xiàn)的方法：低位的進位信號高位的保持功能

14、控制端（相當于觸發(fā)器的T端） 有進位時，高位計數(shù)功能T 1；無進位時，高位保持功能T 0。 用兩片CT74LS161級聯(lián)成1616進制同步加法計數(shù)器 低位片高位片在計到1111以前，CO10，高位片保持原狀態(tài)不變在計到1111時，CO11，高位片在下一個CP加一 再用脈沖反饋法 例：用兩片74LS161級聯(lián)成五十進制計數(shù)器 00100011實現(xiàn)從0000 0000到0011 0001的50進制計數(shù)器十進制數(shù)50對應的二進制數(shù)為0011 0010 二二百五十六進程程控計數(shù)器電路74163QDQCQBTPCPCOQALDCLR111Y7Y6Y5Y474163QDQCQBTPCOQALDCLR11Y

15、3Y2Y1Y01CP預 置 數(shù) YCPDCBADCBA例如，要構成模M=200的計數(shù)器，需要2片74163，預置數(shù)Y = 162 - 200 = 56 =(0011 1000)2 即在上上圖電路中，左側74163的DCBA接0011，右側74163的DCBA接1000。功能表同步十進制可逆同步十進制可逆計數(shù)器計數(shù)器74LS19274LS192 邏輯符號特點特點： 雙時鐘輸入CPU U 、 CPD D，上升沿有效。 異步清0端CLR， 高電平有效。 異步預置控制端LD ，低電平有效。 進位輸出CO、借位輸出BO分開。 使用方法使用方法 74192有清0和置數(shù)功能，因此同樣可以使用反饋清0法或反饋

16、預置法來構成任意進制計數(shù)器。 1) 反饋清0法構成M進制計數(shù)器 74192是異步清0， 使用反饋清0法構成加法計數(shù)器的方法與7490相同， 即遇M清0。構成減法計數(shù)器時，使用0和后面M-1個狀態(tài)構成計數(shù)循環(huán)， 遇10-M狀態(tài)清0。 2) 反饋預置法構成M進制計數(shù)器 74192構成的兩種八進制加法計數(shù)器(a) 使用前面8個狀態(tài)； (b) 使用后面8個狀態(tài)74192QDQCQBCPUQACOBOLDCLRDCBACPD1CP10000074192QDQCQBCPUQACOBOLDCLRDCBACPD&CP100010(a)(b)Y = 10k-M-1 級聯(lián)擴展級聯(lián)擴展一百進制可逆計數(shù)器電路

17、74192CPUCOBOLDCLRDCBACPD0174192CPUCOBOLDCLRDCBACPD0111CP1XQDQCQBQAQDQCQBQA計數(shù)器的應用計數(shù)器的應用1、分頻 2、計時3、脈沖分配4、產生周期序列信號分頻 8分頻器電路74163TPCPLDCLR1100011Z125 kHz(1 MHz)1CPQDQCQBCOQADCBA脈沖分配8路脈沖分配器電路及工作波形 (a) 電路； (b) 工作波形74163QDQCQBTPCPCOQALDCLRDCBA111CP741381A2A1A0SABSCS1007Y6Y5Y3Y4Y2Y1Y0Y(a)CPQAQBQC7Y6Y5Y3Y4Y2

18、Y1Y0Y(b)產生周期序列信號7位巴克碼產生器電路74161QDQCQBTPCPCOQALDCLR111CP74151A2A1A0ST0D7D0D6D5D4D3D2D11010011YZ0000&DCBA設計一個(周期性)巴克碼序列1110010產生器。 5-3 MSI移位寄存器及應用移位寄存器及應用4 4位雙向移位寄存器位雙向移位寄存器7419474194移位寄存器的應用移位寄存器的應用1. 功能描述 4位雙向移位寄存器位雙向移位寄存器7419474194雙向移位寄存器74LS194邏輯符號CLR：異步置零端；S1、S0：工作方式控制端；A、B、C、D：并行數(shù)據(jù)輸入端；QA、QB、

19、QC、QD：并行數(shù)據(jù)輸出端；SR：右移串行數(shù)據(jù)輸入端；SL：左移串行數(shù)據(jù)輸入端；CP：移位脈沖輸入端74194功能表 結論：清零功能最優(yōu)先（異步方式）。計數(shù)、移位、并行輸入都需CP的到來（同步方式）工作方式控制端S1S0區(qū)分四種功能。 S1S0=11 并行置數(shù)S1S0=01 右移S1S0=10 左移S1S0=00 保持原態(tài)2. 移位寄存器的應用 （1）實現(xiàn)數(shù)據(jù)格式的串/并和并/串變換 （1）7位串/并變換電路（2）7位并/串變換電路（2）構成序列檢測器 用74194實現(xiàn)“1101”序列檢測器，允許輸入序列碼重疊。 “1101”序列檢測序列檢測器器74194QAQBQCS1CPQDCLRABCD

20、SRSLS01CPX10 1&Z（3）構成移位型計數(shù)器 移位型計數(shù)器的三種類型：環(huán)形計數(shù)器移位型計數(shù)器的三種類型：環(huán)形計數(shù)器-模模n 扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器-模模2n 變形扭環(huán)形計數(shù)器變形扭環(huán)形計數(shù)器-模模2n-1 移位型計數(shù)器的基本結構(a) 環(huán)形； (b) 扭環(huán)形； (c) 變形扭環(huán)形Qn1Qn2 Q2Q1Q0Qn1Qn2 Q2Q1Q01(a)(b)Qn1Qn2 Q2Q1Q0&(c)用74194實現(xiàn) 八進制扭環(huán)形計數(shù)器，并畫出它們的全狀態(tài)圖。 八進制扭環(huán)形計數(shù)器(a) 電路； (b) 全狀態(tài)圖74194QAQBQCS1CPQDCLRABCDSRSLS010CP11(a)0

21、000000100111000110011101111011100100101101110010100101011010110(b)用74194實現(xiàn) 七進制變扭環(huán)形計數(shù)器，并畫出它們的全狀態(tài)圖。 七進制變形扭環(huán)形計數(shù)器 (a) 電路； (b) 全狀態(tài)圖74194S1CPCLRABCDSRSLS001CP1&(a)000000010011100011001110111101111001110101100010010001011011(b)1010QAQBQCQD用74194實現(xiàn) 自啟動八進制扭環(huán)形計數(shù)器，并畫出它們的全狀態(tài)圖。 自啟動八進制扭環(huán)形計數(shù)器 (a) 電路； (b) 全狀態(tài)圖74194QAQBQCS1CPQDCLRABCDSRSLS001CP 1(a)000000010011100011001110111101110010010110111001010011010110(b)101011半導體存儲器的分類固定ROM(不可編程)PROM (可一