組成原理期末試題B卷_第1頁
組成原理期末試題B卷_第2頁
組成原理期末試題B卷_第3頁
組成原理期末試題B卷_第4頁
組成原理期末試題B卷_第5頁
已閱讀5頁,還剩4頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、學(xué) 號: 姓 名: 所屬學(xué)院: 年 級: 專 業(yè): 裝訂密封線考生答題不得出現(xiàn)紅色字跡,除畫圖外,不能使用鉛筆答題;答題留空不足時,可寫到試卷背面;請注意保持試卷完整。廣西師范大學(xué)全日制普通本科課程考核試卷( 學(xué)年第一學(xué)期) 課程名稱:計算機組成原理 開課學(xué)院:計信學(xué)院 任課教師:陸遙 年級、專業(yè): 試卷序號:B卷 考試時間:120分鐘 考核方式:閉卷 R 開卷 實驗操作 一、選擇題1.在機器數(shù)( B C  )中,零的表示形式是唯一的。A  原碼    B  補碼    C  移碼 &

2、#160;  D  反碼2.主存貯器和CPU之間增加cache的目的是( A )。A  解決CPU和主存之間的速度匹配問題B  擴大主存貯器容量C  擴大CPU中通用寄存器的數(shù)量D  既擴大主存貯器容量,又擴大CPU中通用寄存器的數(shù)量(虛擬存儲器的作用)3.算術(shù) / 邏輯運算單元74181ALU可完成( C )。A 16種算術(shù)運算功能B 16種邏輯運算功能C 16種算術(shù)運算功能和16種邏輯運算功能D 4位乘法運算和除法運算功能.存儲單元是指( )。(一個二進制的代碼位為最小的存儲單位,即存儲位元。若干個存儲位元組成一個存儲單

3、元)A 存放一個二進制信息位的存貯元B 存放一個機器字的所有存貯元集合C 存放一個字節(jié)的所有存貯元集合D 存放兩個字節(jié)的所有存貯元集合;5. CPU中跟蹤指令后繼地址的寄存器是(BC  )。A  地址寄存器(AR作用:保存CPU訪數(shù)據(jù)cache存儲器單元中的地址)    B  指令計數(shù)器 C  程序計數(shù)器(PC作用:確定下一指令的地址又稱指令計數(shù)器)    D  指令寄存器(IR作用:保存當(dāng)前正在執(zhí)行的一條指令)6.EEPROM是指( D )。(EPROM為光擦除可編程只讀存

4、儲器出廠時都是全1狀態(tài),PROM為一次性編程)A  讀寫存儲器    B  只讀存儲器C  閃速存儲器(flash存儲器)    D  電擦除可編程只讀存儲器7.常用的虛擬存儲系統(tǒng)由( B )兩級存儲器組成,其中輔存是大容量的磁表面存儲器。A cache-主存 B 主存-輔存 C  cache-輔存 D  通用寄存器-cache8.變址尋址方式中,操作數(shù)的有效地址等于( A )。A 基值寄存器內(nèi)容加上形式地址(位移量)B 堆棧

5、指示器內(nèi)容加上形式地址(位移量)C 變址寄存器內(nèi)容加上形式地址(位移量)D 程序記數(shù)器內(nèi)容加上形式地址(位移量)9.當(dāng)前的CPU由( B )組成。A  控制器    B  控制器、運算器、cacheC  運算器、主存    D  控制器、ALU、主存10.以下敘述中正確描述的句子是:( AD )。A 同一個CPU周期中,可以并行執(zhí)行的微操作叫相容性微操作B 同一個CPU周期中,不可以并行執(zhí)行的微操作叫相容性微操作C 同一個CPU周期中,可以并行執(zhí)行的微操作叫相斥性微操作D 同一個CPU

6、周期中,不可以并行執(zhí)行的微操作叫相斥性微操作11.寄存器間接尋址方式中,操作數(shù)在( B )。(寄存器裝的是操作數(shù)在主存中的地址)A  通用寄存器    B  主存單元    C  程序計數(shù)器    D  堆棧12. 機器指令與微指令之間的關(guān)系是(A )。A  用若干條微指令實現(xiàn)一條機器指令    B  用若干條機器指令實現(xiàn)一條微指令C  用一條微指令實現(xiàn)一條機器指令D  用一條機器指令實

7、現(xiàn)一條微指令13.微程序控制器中,機器指令與微指令的關(guān)系是( B )。    A  每一條機器指令由一條微指令來執(zhí)行    B  每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行    C  一段機器指令組成的程序可由一條微指令來執(zhí)行D  一條微指令由若干條機器指令組成. 虛擬存儲器中段頁式存儲管理方案的特性為(  )。A  空間浪費大,存儲共享不易,存儲保護容易,不能動態(tài)連接    B  空間

8、浪費小,存儲共享容易,存儲保護不易,不能動態(tài)連接C  空間浪費大,存儲共享不易,存儲保護容易,能動態(tài)連接D  空間浪費小,存儲共享容易,存儲保護容易,能動態(tài)連接17. 虛擬存儲技術(shù)主要解決存儲器的( D )問題。A  速度    B  擴大存儲容量    C  成本    D  前三者兼顧18. 運算器的核心功能部件是( B )。A  數(shù)據(jù)總線    B  ALU &

9、#160;  C  狀態(tài)條件寄存器    D  通用寄存器 19. X=+122,X原= 01111010 、X反= 01111010 、X補= 01111010 、X移 1,1111010 ;Y=-127,Y原= 11111111 、 Y 反= 10000000 、 Y 補= 10000001 、 Y 移 0,0000001 ; X - Y補= 11111001 ; X + Y補= 11111011 。20.浮點數(shù)的溢出是由于_ 階碼_的溢出造成的。21.某機器基址寄存器為32位,基址尋址的偏移量為16位,則基址尋址的最大尋址空間為

10、_2的32次方_單元 22.所謂系列計算機,是指 基本指令系統(tǒng) 相同、基本體系結(jié)構(gòu)相同的系列計算機。 23.總線的信息傳送方式有:并行傳送,串行傳送,分時傳送 。 24通道使用_通道指令_控制設(shè)備控制器進行數(shù)據(jù)庫傳送操作。 .設(shè)微指令采用多路轉(zhuǎn)移方式形成微地址。若在做P1判別測試時要求用指令操作碼的IRi修改微地址寄存器的uAd,做P2判別時用IRi修改uAd,微地址修改均在T4節(jié)拍脈沖期間進行,則uAd=_。 .有一個字長為32的浮點數(shù),符號位1位,階碼11位,用移碼表示,尾數(shù)為20位,用補碼表示,基數(shù)為2,則最小數(shù)的二進制數(shù)表示形成為:_。 .設(shè)一個全加器的兩個數(shù)據(jù)輸入為Ai和Bi,一個進

11、位輸入為Ci,則產(chǎn)生的進位輸出為 Ci+1=_。 .某機字長為32位,采用DRAM存儲器,CPU能按8位,16位或32位訪存,設(shè)DRAM芯片 經(jīng)字、位擴展后形成4組,則相應(yīng)的DRAM控制器應(yīng)能產(chǎn)生_個_信號。 29.根據(jù)外設(shè)供求的方式不同,只與系統(tǒng)總線的接口分為:串行接口 和 并行接口 兩大類。二、填空題1.浮點數(shù)的規(guī)格化目的是為了提高數(shù)據(jù)的表示精度,使同一個浮點數(shù)的表示是唯一的。2. 外設(shè)與計算機系統(tǒng)總線相連接需要適配器,它保證了外設(shè)能用計算機系統(tǒng)特征所需要的形式發(fā)送或接收信息,它使得 主機 與 外圍設(shè)備 并行協(xié)調(diào)工作。3. 虛擬存儲器分為頁式、 段式 式、 段頁式 式三種。4. 浮點加、減

12、法運算的步驟是 求階差并對階 、 尾數(shù)運算 、 規(guī)格化處、理 、 舍入處理 、 判溢出 。. 一個組相聯(lián)映射的Cache,有128塊,每組4塊,主存共有16384塊,每塊64個字,則主存地址共 位,其中主存字塊標(biāo)記應(yīng)為 位,組地址應(yīng)為 位,Cache地址共 位。6. 在計算機系統(tǒng)中,多個系統(tǒng)部件之間信息傳送的公共通路稱為 總線系統(tǒng) 。就其所傳送信息的性質(zhì)而言,在公共通路上傳送的信息包括 數(shù)據(jù) 、 地址 、 控制信號 。7. 在虛存系統(tǒng)中,通常采用頁表保護、段表保護和鍵保護方法實現(xiàn) 存儲區(qū)域 保護。 8. 一個較完善的指令系統(tǒng),應(yīng)當(dāng)有 數(shù)據(jù)處理 、 數(shù)據(jù)存儲 、 數(shù)據(jù)傳送 、 程序控制 四大類指

13、令。9. CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是 IR指令寄存器 ,指示下一條指令地址的寄存器是 程序計數(shù)器/指令計數(shù)器 ,保存算術(shù)邏輯運算結(jié)果的寄存器是 數(shù)據(jù)緩沖寄存器DR 和 數(shù)據(jù)地址寄存器 。10. 指令周期是指 取出一條指令,并且執(zhí)行這條指令的時間 。11. CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時間稱為_指令周期_,它常用若干個_CPU周期_來表示。12. 形成指令地址的方法稱為指令尋址,通常是_順序_尋址,遇到轉(zhuǎn)移指令時_跳躍_尋址。13. 一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同,定點數(shù)有_純小數(shù)_和_純整數(shù)_兩種表示方法。14. 總線帶寬:指總線本身所能達到的最

14、高傳輸速率。15.時鐘周期是處理操作的最基本單位。16.DMA方式:一種在數(shù)據(jù)交換過程中完全由硬件(DMA控制器)實現(xiàn)外設(shè)與內(nèi)存直接交換數(shù)據(jù)的工作方式。三、簡答題:1精簡指令系統(tǒng)的最大特點是什么?(1)選取使用頻率最高的一些指令,指令條數(shù)少;(2)指令長度固定,指令格式種類少,尋址方式種類少;(3)只有取數(shù)/存數(shù)指令訪問存儲器,其余指令的操作都在寄存器之間進行。(4)采用硬布線控制器(5)設(shè)置大量通用寄存器(6)采用流水線技術(shù)2. 動態(tài)存儲器為什么需要定時刷新?CPU能否在刷新期間訪問存儲器?如何進行控制?DRAM存儲位元是基于電容器上的電荷量存儲,這個電荷隨著時間和溫度而減少,因此需要定期的

15、刷新,以保持他們原來記憶的正確信息。對于集中式刷新,CPU不能在刷新期間訪問存儲器,對于分散式刷新,可以對存儲器中沒有正在刷新的行進行訪問。集中式刷新:有固定的刷新周期,當(dāng)刷新時間到來時,數(shù)據(jù)線輸出被封鎖,等刷新結(jié)束后再開始正常的讀、寫操作,分散式刷新:有固定的刷新周期,但是每次刷新單位為行,沒有被刷新到的行可以讓CPU訪問,刷新控制使用DRAM內(nèi)部的刷新計數(shù)器,當(dāng)計數(shù)器加1則產(chǎn)生下一個需要刷新的地址。3. 計算機系統(tǒng)中使用cache存儲器的目的是什么?主存與cache的地址映射有哪幾種方式,優(yōu)缺點?Cache是一種高速緩沖存儲器,是為了解決CPU和主存之間速度不匹配而采用的一項重要技術(shù),為了

16、提高CPU訪問存儲器的平均速度。A全相聯(lián)映射方式,優(yōu):cache 空間利用率高;cache 的命中率高。缺:相聯(lián)存儲器的比較器電路復(fù)雜,工作速度較慢;只適用于小容量 cache。B直接映射方式,優(yōu):比較器的電路簡單,工作速度快;適用于較大容量的 cache,缺:cache中的塊沖突較多,塊的替換較頻繁;cache 空間利用率不高,命中率也不高。C組相聯(lián)映射方式,組相聯(lián)方式的優(yōu)點介于全相聯(lián)方式和直接方式之間,缺點也不如后二者突出,是一種比較平衡的方法。4. 比較cache與虛存的相同點和不同點。 相同點:都是為了提高程序執(zhí)行速度,在兩個存取速度相差比較大的的設(shè)備之間做一個緩沖作用。 不同點:ca

17、che利用寄存器來實現(xiàn),而虛存是虛擬的使用硬件和軟件共同來實現(xiàn);cache提升CPU和主存交換信息的速度,而虛存主要是擴大主存的容量。5. 總線的集中式仲裁有哪幾種方式?各有什么優(yōu)缺點? 有三種方式:鏈式查詢方式 優(yōu)點:只用很少幾根線就能按一定的優(yōu)先次序?qū)崿F(xiàn)總線仲裁,容易擴充設(shè)備;缺點:對詢問鏈的電路故障很敏感,如果第i個設(shè)備的接口中有關(guān)鏈的電路有故障,那么這個以后的設(shè)備都不能進行工作了,而且優(yōu)先級比較固定,如果優(yōu)先級高的設(shè)備出現(xiàn)頻繁請求 那么低優(yōu)先級的設(shè)備可能長期不能使用總線。計數(shù)器定時查詢方式:優(yōu):優(yōu)先級可以變動,比較靈活。缺:增加了線數(shù),所以增加了成本。獨立請求方式:優(yōu)點:相應(yīng)時間快,確

18、定優(yōu)先響應(yīng)話費的時間少,控制優(yōu)先次序比較靈活, 缺點:比較復(fù)雜,實現(xiàn)比較困難。6. 一個完善的指令系統(tǒng)包括哪些類型的指令? 數(shù)據(jù)傳送,算術(shù)運算,邏輯運算,程序控制,輸入輸出,字符串,系統(tǒng)控制7. 外設(shè)與計算機系統(tǒng)總線相連接為什么需要適配器?它保證了外設(shè)能用計算機系統(tǒng)特征所需要的形式發(fā)送或接收信息,它使得外設(shè)與計算機系統(tǒng)并行協(xié)調(diào)工作。8.總線一次信息傳送過程分為哪幾個階段?為何要對信息傳遞過程制定定時協(xié)議?在同步定時協(xié)議和異步定時協(xié)議中,事件在總線上出現(xiàn)的時刻各是如何確定的?分為五個階段:請求總線,總線仲裁,尋址,信息傳送,狀態(tài)返回。 為了同步主方,從方的操作必須制訂定時協(xié)議。在同步協(xié)議中出現(xiàn)在

19、總線上的時刻由總線時鐘信號來確定,在異步中,后一事件出現(xiàn)在總線上的時刻取決于前一事件的出現(xiàn)。9.微程序控制的基本思想是什么? 微程序控制的基本思想是:仿照通常的解題程序的方法,把操作控制信號編成所謂的“微指令”,存放到一個只讀存儲器里,當(dāng)機器運行時,一條又一條地讀出這些微指令,從而產(chǎn)生全機所需要的各種操作控制信號,使相應(yīng)部件執(zhí)行所規(guī)定的操作。10.微程序控制器主要由哪幾部分組成?各部分的作用是什么?主要由:控制存儲器 ,微指令寄存器,地址轉(zhuǎn)移邏輯三部分組成控制存儲器:存放實現(xiàn)全部指令系統(tǒng)的微程序微指令寄存器:存放由控制存儲器讀出的一條微指令信息地址轉(zhuǎn)移邏輯:承擔(dān)自動修改微地址的任務(wù)11.簡述兩

20、種CPU與外設(shè)交換信息的方式:程序查詢方式,程序中斷方式的特點.程序查詢方式:程序中斷方式:12.簡述串行傳送和并行傳送的特點。系統(tǒng)總線上的信息傳送應(yīng)采用什么方式?串行:只有一條線傳送,采用脈沖信號,按順序每次只能傳送一位,通常第一個脈沖信號表示數(shù)碼最低有效位。并行:對每個數(shù)據(jù)位有單獨一條傳輸線,信息有多少二進制位,就需要多少條傳輸線,一般采用電位傳送。系統(tǒng)總線上的信息傳送應(yīng)采用并行傳送方式。四、名詞解釋。(20分左右)1.水平型微指令、垂直型微指令:水平型微指令:一次能定義并執(zhí)行多個并行操作微命令的微指令垂直型微指令:微指令中設(shè)置微操作碼字段,采用微操作編譯法,由微操作碼規(guī)定微指令的功能。2

21、.中斷向量:當(dāng)CPU相應(yīng)中斷時,由硬件直接產(chǎn)生一個固定的地址,有向量地址指出每個中斷中斷服務(wù)程序的入口地址3.接口/適配器:通過適配器可以實現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步,并完成計算機和外設(shè)之間所有數(shù)據(jù)傳送和控制。4. RR、SS、RS型指令: (SS)型指令-存儲器存儲器型指令,為訪問存儲器的指令格式; (RR)型指令-寄存器寄存器型指令,為訪問寄存器的指令格式; (RS)型指令-寄存器存儲器型指令,用于存儲器與寄存器交換信息。5.總線仲裁:系統(tǒng)中多個設(shè)備或模塊可能同時申請對總線的使用權(quán),為避免產(chǎn)生總線沖突,需由總線仲裁機構(gòu)合理地控制和管理系統(tǒng)中需要占用總線的申請者,在多個

22、申請者同時提出總線請求時,以一定的優(yōu)先算法仲裁哪個應(yīng)獲得對總線的使用權(quán)。 6.虛擬存儲器6在具有層次結(jié)構(gòu)存儲器的計算機系統(tǒng)中,自動實現(xiàn)部分裝入和部分替換功能, 能從邏輯上為用戶提供一個比物理貯存容量大得多,可尋址的“主存儲器”。 7.等長指令字結(jié)構(gòu)在一個指令系統(tǒng)中,如果各種指令字長度是相等的,稱為等長指令字結(jié)構(gòu)。 優(yōu)點:指令字結(jié)構(gòu)簡單:取指快、譯碼簡單。 8RISC的三個基本要素: a、一個有限 的簡單的指令集 b、CPU匹配大量的通用寄存器 c、強調(diào)讀指令流水線的優(yōu)化 五、計算題:基本題型:(1浮點數(shù)運算題 2cache的平均周期、命中率 3 LRU算法的計算題 4 對存儲器進行位擴展和容量

23、擴展,并 且記得電路圖 5 設(shè)置機器指令格式,多種地址訪問方式0.1.2 6. 給出數(shù)據(jù)通路和機器指令,設(shè)計微操作指令 7.給出虛地址格式,分析虛存1 設(shè) x = 2010×0.11011011,y = 2100×(-0.10101100),按浮點運算步驟,求 x + y 。(舍入采用“0 舍 1 入”法。)2設(shè) x=2100×(-0.11001101),y=2101×(-0.01011010),按浮點運算步驟,求 x + y 。(舍入采用“0 舍 1 入”法。)解:為方便人工計算,設(shè)浮點數(shù)格式為:階碼 5 位,用雙符號補碼(即變形補碼)表示,以便判斷階

24、碼是否溢出;尾數(shù) 8 位,用雙符號補碼表示,便于規(guī)格化處理。 由于 y 未規(guī)格化,將其規(guī)格化為: y=2100×(-0.10110100)。 于是有x浮 = 00100,11.00110011y浮 = 00100,11.01001100 求階差并對階 由于 Ex補 = Ey補,所以無需對階。 尾數(shù)相加 1 1 . 0 0 1 1 0 0 1 1 + 1 1 . 0 1 0 0 1 1 0 0 1 0 . 0 1 1 1 1 1 1 1 規(guī)格化處理 尾數(shù)運算結(jié)果未規(guī)格化,應(yīng)向右規(guī)格化處理,即尾數(shù)右移 1 位,階碼加 1,得00101,11.00111111(1) 舍入處理 由于尾數(shù)是負

25、數(shù)的補碼,且保護位為 1 ,按“0 舍 1 入”法,應(yīng)作舍去處理,結(jié)果為00101,11.00111111 判溢出 由于階碼兩個符號位相同(為 00),所以階碼未溢出,運算結(jié)果正確,即x + y浮 = 00101,11.00111111x + y = 2101×(-0.11000001)3設(shè) x = 2-011×0.100101,y = 2-010×(-0.011110),按浮點運算步驟,求 x + y 和x y。(舍入采用“0 舍 1 入”法。)4設(shè) x=2-101×(-0.010110),y=2-100×0.010110,按浮點運算步驟,求 x + y和x y。(舍入采用“0 舍 1 入”法。)5.P102 第9題 第10題五、分析設(shè)計題1.設(shè)有一個 32 位CPU,可按 16 位和 32 位兩種字長訪存。存儲器按16位單元編址。試用256K×16 位的SRAM芯片構(gòu)造1024K×32 位的存儲器,并實現(xiàn)與CPU的連接。2.P125 9.3.設(shè)某機采用段式虛擬存儲器,其虛地址格式如下: 4位 10位 18位 基 號 段 號 段內(nèi)字號則該機最多可允許2416個用戶程序投入運行;每個用戶程序最多可包含2101024個段;每個段最多可包含2182

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論