計(jì)算機(jī)組成原理課程設(shè)計(jì)-位同步時(shí)鐘提取電路設(shè)計(jì)與實(shí)現(xiàn)

1、沈陽(yáng)航空航天大學(xué)課課 程程 設(shè)設(shè) 計(jì)計(jì) 報(bào)報(bào) 告告課程設(shè)計(jì)名稱：計(jì)算機(jī)組成原理課程設(shè)計(jì)計(jì)算機(jī)組成原理課程設(shè)計(jì)課程設(shè)計(jì)題目：位同步時(shí)鐘提取電路設(shè)計(jì)與實(shí)現(xiàn)位同步時(shí)鐘提取電路設(shè)計(jì)與實(shí)現(xiàn)院（系）：計(jì)算機(jī)學(xué)院專 業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)班 級(jí)：34010101學(xué) 號(hào)：2012040101017姓 名：金福鵬指導(dǎo)教師：胡光元完成日期：2015年1月16日沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -目目 錄錄第第 1 章章 總體設(shè)計(jì)方案總體設(shè)計(jì)方案.11.1 設(shè)計(jì)原理.11.2 設(shè)計(jì)思路.21.3 設(shè)計(jì)環(huán)境.2第第 2 章章 詳細(xì)設(shè)計(jì)方案詳細(xì)設(shè)計(jì)方案.52.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn) .52.1.1 位同步提取電路的設(shè)計(jì)與

2、實(shí)現(xiàn).52.1.2 器件的選擇與引腳鎖定.62.1.3 十六進(jìn)制計(jì)數(shù)器和鑒相器.92.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn) .92.2.1 十六進(jìn)制計(jì)數(shù)器模塊的設(shè)計(jì)與實(shí)現(xiàn).92.2.2 鑒相器模塊的設(shè)計(jì)與實(shí)現(xiàn).102.3 仿真調(diào)試 .11第第 3 章章 編程下載與硬件測(cè)試編程下載與硬件測(cè)試.123.1 編程下載 .123.2 硬件測(cè)試及結(jié)果分析 .13參考文獻(xiàn)參考文獻(xiàn).14附錄附錄.15沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -0-第 1 章 總體設(shè)計(jì)方案1.1 設(shè)計(jì)原理設(shè)計(jì)原理1 位同步時(shí)鐘提取方案的原理本文設(shè)計(jì)的方案可以從異步串行碼流中提取位同步時(shí)鐘信號(hào)，設(shè)計(jì)思想的基本出發(fā)點(diǎn)是在外部碼流（code_in）的上升

3、沿和本地時(shí)鐘(clk)上跳沿相比較無(wú)非兩種情況，如圖 1 和圖 2 所示： 圖圖 1 碼流滯后于本地時(shí)鐘碼流滯后于本地時(shí)鐘T 示意圖示意圖 圖圖 2 碼流超前于本地時(shí)鐘碼流超前于本地時(shí)鐘T 示意圖示意圖從碼流上跳沿的角度來(lái)看,若將碼流 code_in 與本地時(shí)鐘 clk 進(jìn)行邏輯相與，若相與結(jié)果為“1”則說(shuō)明碼流滯后于本地時(shí)鐘，若為“0”則說(shuō)明碼流超前于本地時(shí)鐘。2 本設(shè)計(jì)方案的系統(tǒng)框圖如圖 3 所示： 圖圖 3 系統(tǒng)功能框圖系統(tǒng)功能框圖沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -1- 1.2 設(shè)計(jì)思路設(shè)計(jì)思路根據(jù)題目要求，設(shè)計(jì)位同步時(shí)鐘提取電路，主要采用自上而下地方法，頂層設(shè)計(jì)為原理圖設(shè)計(jì)輸入方式，底層

4、設(shè)計(jì)為自定義，設(shè)計(jì)的電路有門電路和觸發(fā)器等邏輯部件組成，電路主要有分頻器，相位選擇調(diào)整模式，鑒相器，和控制計(jì)數(shù)器組成，分頻器的功能是把一個(gè)周期分成了十六份，即一個(gè)周期內(nèi)產(chǎn)生十六個(gè)數(shù)字，分別分配給十六路電路，放在移位寄存器當(dāng)中（它當(dāng)中的數(shù)字始終在發(fā)生變化） ，然后由多路選擇器選擇一路輸出。鑒相器的功能是判斷碼元信號(hào)和本地時(shí)鐘信號(hào)的相位，如果碼元信號(hào)相對(duì)于本地信號(hào)是滯后的，則輸出 q 為 1，計(jì)數(shù)器的一個(gè)數(shù)字由初始相位的值加 1，如果碼元信號(hào)相對(duì)于本地信號(hào)是超前的，則輸出 q 為 0，計(jì)數(shù)器的一個(gè)數(shù)字由初始相位的值減 1，直到兩個(gè)數(shù)字的值相等穩(wěn)定，最后把該數(shù)字傳給多路選擇器用來(lái)控制移位寄存器當(dāng)中某

5、一路數(shù)字的輸出。設(shè)計(jì)電路經(jīng)編譯、調(diào)試后形成*.bit 文件并下載到 XCV200 可編程邏輯芯片中，經(jīng)硬件測(cè)試驗(yàn)證設(shè)計(jì)的正確性。1.3 設(shè)計(jì)環(huán)境設(shè)計(jì)環(huán)境（1）硬件環(huán)境硬件環(huán)境：偉福偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀COP2000 計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)由實(shí)驗(yàn)平臺(tái)、開(kāi)關(guān)電源、軟件三大部分組成實(shí)驗(yàn)平臺(tái)上有寄存器組 R0-R3、運(yùn)算單元、累加器 A、暫存器 B、直通/左移/右移單元、地址寄存器、程序計(jì)數(shù)器、堆棧、中斷源、輸入/輸出單元、存儲(chǔ)器單元、微地址寄存器、指令寄存器、微程序控制器、組合邏輯控制器、擴(kuò)展座、總線插孔區(qū)、微動(dòng)開(kāi)關(guān)/指示燈、邏輯筆、脈沖源、20 個(gè)按鍵

6、、字符式 LCD、RS232 口。COP2000 計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)各單元部件都以計(jì)算機(jī)結(jié)構(gòu)模型布局，清晰明了，系統(tǒng)在實(shí)驗(yàn)時(shí)即使不借助 PC 機(jī)，也可實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)流狀態(tài)及正確與否, 實(shí)驗(yàn)系統(tǒng)的軟硬件對(duì)用戶的實(shí)驗(yàn)設(shè)計(jì)具有完全的開(kāi)放特性，系統(tǒng)提供了微程序控制器和組合邏輯控制器兩種控制器方式， 系統(tǒng)還支持手動(dòng)方式、聯(lián)機(jī)方式、模沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -2-擬方式三種工作方式，系統(tǒng)具備完善的尋址方式、指令系統(tǒng)和強(qiáng)大的模擬調(diào)試功能。 （2）EDA 環(huán)境：環(huán)境：Xilinx foundation f3.1 設(shè)計(jì)軟件設(shè)計(jì)軟件Xilinx foundation f3.1 是 Xilinx 公司的可編

7、程期間開(kāi)發(fā)工具，該平臺(tái)（如圖 7所示）功能強(qiáng)大，主要用于百萬(wàn)邏輯門設(shè)計(jì)。該系統(tǒng)由設(shè)計(jì)入口工具、設(shè)計(jì)實(shí)現(xiàn)工具、設(shè)計(jì)驗(yàn)證工具三大部分組成。設(shè)計(jì)入口工具包括原理圖編輯器、有限狀態(tài)機(jī)編輯器、硬件描述語(yǔ)言（HDL）編輯器、LogiBLOX 模塊生成器、Xilinx 內(nèi)核生成器等軟件。其功能是：接收各種圖形或文字的設(shè)計(jì)輸入，并最終生成網(wǎng)絡(luò)表文件。設(shè)計(jì)實(shí)現(xiàn)工具包括流程引擎、限制編輯器、基片規(guī)劃器、FPGA 編輯器、FPGA 寫入器等軟件。設(shè)計(jì)實(shí)現(xiàn)工具用于將網(wǎng)絡(luò)表轉(zhuǎn)化為配置比特流，并下載到器件。設(shè)計(jì)驗(yàn)證工具包括功能和時(shí)序仿真器、靜態(tài)時(shí)序分析器等，可用來(lái)對(duì)設(shè)計(jì)中的邏輯關(guān)系及輸出結(jié)果進(jìn)行檢驗(yàn)，并詳盡分析各個(gè)時(shí)序限

8、制的滿足情況。圖圖 4 Xilinx foundation f3.1 設(shè)計(jì)平臺(tái)設(shè)計(jì)平臺(tái)COP2000 集成調(diào)試軟件集成調(diào)試軟件COP2000 集成開(kāi)發(fā)環(huán)境是為 COP2000 實(shí)驗(yàn)儀與 PC 機(jī)相連進(jìn)行高層次實(shí)驗(yàn)的配套軟件，它通過(guò)實(shí)驗(yàn)儀的串行接口和 PC 機(jī)的串行接口相連，提供匯編、反匯編、編輯、修改指令、文件傳送、調(diào)試 FPGA 實(shí)驗(yàn)等功能，該軟件在 Windows 下運(yùn)行。COP2000 集成開(kāi)發(fā)環(huán)境界面如圖 5 所示。沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -3-圖圖 5 COP2000 計(jì)算機(jī)組成原理集成調(diào)試軟件計(jì)算機(jī)組成原理集成調(diào)試軟件沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -4-第 2 章 詳細(xì)設(shè)計(jì)方

9、案2.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖實(shí)現(xiàn)位同步時(shí)鐘提取電路的設(shè)計(jì)與實(shí)現(xiàn)的邏輯功能，采用原理圖設(shè)計(jì)輸入方式完成，電路實(shí)現(xiàn)基于 XCV200 可編程邏輯芯片。在完成原理圖的功能設(shè)計(jì)后，把輸入/輸出信號(hào)安排到 XCV200 指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定，如圖 6 所示： 圖圖 6 位同步始時(shí)鐘取電路設(shè)計(jì)與實(shí)現(xiàn)的頂層設(shè)計(jì)方案圖位同步始時(shí)鐘取電路設(shè)計(jì)與實(shí)現(xiàn)的頂層設(shè)計(jì)方案圖2.1.1 位同步時(shí)鐘提取電路設(shè)計(jì)與實(shí)現(xiàn)位同步時(shí)鐘提取電路設(shè)計(jì)與實(shí)現(xiàn)位同步時(shí)鐘提取電路的設(shè)計(jì)與實(shí)現(xiàn)由分頻器、相位選擇調(diào)整模式，鑒相器，和控制計(jì)數(shù)器組成（1）分頻器由 4 個(gè) FD 芯片組成，它的的功能是

10、把一個(gè)周期分成了十六份，即一個(gè)周期內(nèi)產(chǎn)生十六個(gè)數(shù)字，分別分配給十六路電路。（2）相位選擇調(diào)整模式由移位寄存器和多路選擇器組成。移位寄存器是把分頻器傳過(guò)來(lái)的數(shù)據(jù)放在它當(dāng)中（它當(dāng)中的數(shù)字始終在發(fā)生變化） ，然后由多路選擇器選擇一路輸出。沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -5-（3）鑒相器的功能是判斷碼元信號(hào)和本地時(shí)鐘信號(hào)的相位，如果碼元信號(hào)相對(duì)于本地信號(hào)是滯后的，則輸出 q 為 1，如果碼元信號(hào)相對(duì)于本地信號(hào)是超前的，則輸出 q 為 0。(4)計(jì)數(shù)器的功能是一個(gè)數(shù)字由初始相位的值加 1，如果碼元信號(hào)相對(duì)于本地信號(hào)是超前的，則輸出 q 為 0，計(jì)數(shù)器的一個(gè)數(shù)字由初始相位的值減 1，直到兩個(gè)數(shù)字的值相等穩(wěn)

11、定，最后把該數(shù)字傳給多路選擇器用來(lái)控制移位寄存器當(dāng)中某一路數(shù)字的輸出。2.1.2 器件的選擇與引腳鎖定器件的選擇與引腳鎖定（1）器件的選擇由于硬件設(shè)計(jì)環(huán)境是基于偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀和 XCV200實(shí)驗(yàn)板，故采用的目標(biāo)芯片為 Xilinx XCV200 可編程邏輯芯片。所選的主要芯片圖及其功能如下所述。38 譯碼器芯片如圖所示：圖圖 7 38 譯碼器芯片譯碼器芯片沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -6-其功能如表 2.1.1 所示：表表 1 3-8 譯碼器功能表譯碼器功能表A0 A1 A2ED7 D6 D5 D4 D3 D2 D1D00 0 010 0 0 0 0 0 0 1

12、0 0 110 0 0 0 0 0 1 00 1 010 0 0 0 0 1 0 00 1 110 0 0 0 1 0 0 01 0 010 0 0 1 0 0 0 01 0 110 0 1 0 0 0 0 01 1 010 1 0 0 0 0 0 01 1 111 0 0 0 0 0 0 0X X X00 0 0 0 0 0 0 0FD8CE 寄存器如圖所示：圖圖 8 寄存器寄存器 FD8CE 功能表功能表其功能如表 2.1.2 所示：表表 2 寄存器寄存器 FD8CE 功能表功能表CECPCLRQ7：01上升沿0Q7：0=D7：00上升沿0不變XX1Q7：0=00H沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)

13、報(bào)告 -7-比較器芯片如圖所示：圖圖 9 比較器芯片圖比較器芯片圖其功能如表 2.1.3 所示：表表 3 比較器比較器 COMP8 功能表功能表A7：0=B7：0EQ=1A7：0！=B7：0EQ=0（2）引腳鎖定把頂層圖形文件中的輸入/輸出信號(hào)安排到 Xilinx XCV200 芯片指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定，各信號(hào)及 Xilinx XCV200 芯片引腳對(duì)應(yīng)關(guān)系如表 2.1所示。表表 4 信號(hào)和芯片引腳對(duì)應(yīng)關(guān)系信號(hào)和芯片引腳對(duì)應(yīng)關(guān)系相聯(lián)存儲(chǔ)器內(nèi)部信號(hào)圖形文件中的輸入/輸出信號(hào)XCV200芯片引腳A7：0A7：0P94.P95.P96.P97P100.P101.P102.P103B7：

14、0B7：0P79.P80.P81.P82P84.P85.P86.P87CLKCLKP213Q7：0Q7：0P17.P18.P19沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -8-2.1.3 編譯、綜合、適配編譯、綜合、適配利用 Xilinx foundation f3.1 的原理圖編輯器對(duì)頂層圖形文件進(jìn)行編譯，并最終生成網(wǎng)絡(luò)表文件，利用設(shè)計(jì)實(shí)現(xiàn)工具經(jīng)綜合、優(yōu)化、適配，生成可供時(shí)序仿真的文件和器件下載編程文件。2.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn)功能模塊的設(shè)計(jì)與實(shí)現(xiàn)位同步時(shí)鐘提取電路的設(shè)計(jì)與實(shí)現(xiàn)由分頻器、相位選擇調(diào)整模式，鑒相器，和控制計(jì)數(shù)器組成。2.2.1 十六進(jìn)制電路的設(shè)計(jì)與實(shí)現(xiàn)十六進(jìn)制電路的設(shè)計(jì)與實(shí)現(xiàn)十六進(jìn)制計(jì)

15、數(shù)器通過(guò) 4 個(gè) T 觸發(fā)器和幾個(gè)與門和非門電路實(shí)現(xiàn)編址功能，此方法是采用了控制時(shí)鐘信號(hào)方式構(gòu)成 4 位同步二進(jìn)制計(jì)數(shù)器，由于每個(gè)觸法的 T輸入恒定為 1，所以只要在每個(gè)觸發(fā)器的時(shí)鐘輸入端加一個(gè)時(shí)鐘脈沖，這個(gè)觸發(fā)器就要翻轉(zhuǎn)一次，由此可知，對(duì)于除 FF0 以外的每個(gè)觸發(fā)器，只有在低位觸發(fā)器全部為 1 時(shí)，計(jì)數(shù)脈沖才能通過(guò)與門送到這些觸發(fā)器的輸入端而發(fā)生翻轉(zhuǎn)。十六進(jìn)制電路模塊的設(shè)計(jì)如圖 10 所示：圖圖 10. 十六進(jìn)制電路設(shè)計(jì)圖十六進(jìn)制電路設(shè)計(jì)圖沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -9-2.2.2 鑒相器的設(shè)計(jì)與實(shí)現(xiàn)鑒相器的設(shè)計(jì)與實(shí)現(xiàn)本設(shè)計(jì)方案的鑒相器原理相對(duì)簡(jiǎn)單，不需要用 VHDL 語(yǔ)言設(shè)計(jì)，僅用與

16、門和一個(gè) D 觸發(fā)器就可以實(shí)現(xiàn)，如圖 4 所示。圖中的的第二個(gè)與門(inst23)是為了實(shí)現(xiàn) D 觸發(fā)器的時(shí)鐘輸入端與數(shù)據(jù)輸入端同步。下面給出分頻器的 VHDL 語(yǔ)言關(guān)鍵描述語(yǔ)句if(clkevent and clk=1) thenif(count=N-1)then -計(jì)數(shù)周期count=0;else count=count+1; if count(integer(N/2) then -產(chǎn)生分頻脈沖 outclk=0;elseoutclk=1;end if;end if;end i鑒相器模塊的設(shè)計(jì)如圖 11 所示圖圖 11 比較器模塊設(shè)計(jì)圖比較器模塊設(shè)計(jì)圖沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -10-

17、2.3 仿真調(diào)試仿真調(diào)試仿真調(diào)試主要驗(yàn)證設(shè)計(jì)電路邏輯功能、時(shí)序的正確性，本設(shè)計(jì)中主要采用功能仿真方法對(duì)設(shè)計(jì)的電路進(jìn)行仿真。（1）建立仿真波形文件及仿真信號(hào)選擇功能仿真時(shí)，首先建立仿真波形文件，選擇仿真信號(hào)，對(duì)選定的輸入信號(hào)設(shè)置參數(shù)。清零端 CLR 清零，CS 置高電平，然后依次輸入數(shù)據(jù) 0-7（十進(jìn)制） ，脈沖手動(dòng)打入即可。選定的仿真信號(hào)和設(shè)置的參數(shù)如圖 12 所示。圖圖 12 仿真信號(hào)和參數(shù)設(shè)置圖仿真信號(hào)和參數(shù)設(shè)置圖（2）功能仿真結(jié)果與分析仿真數(shù)據(jù)結(jié)果如圖 2.3.2 所示。檢索到相同的數(shù)據(jù)后，輸出該數(shù)據(jù)的存儲(chǔ)單元地址，否則輸出為零，查找信號(hào)為低電平，即沒(méi)有找到該數(shù)據(jù)。可以看出功能仿真結(jié)果是

18、正確的，進(jìn)而說(shuō)明電路設(shè)計(jì)的正確性。沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 -11-第 3 章 編程下載與硬件測(cè)試3.1 編程下載編程下載利用 COP2000 仿真軟件的編程下載功能，將得到.bit 文件下載到 XCV200 實(shí)驗(yàn)板的 XCV200 可編程邏輯芯片中。3.2 硬件測(cè)試及結(jié)果分析硬件測(cè)試及結(jié)果分析利用 XCV200 實(shí)驗(yàn)板進(jìn)行硬件功能測(cè)試。相聯(lián)存儲(chǔ)器的輸入數(shù)據(jù)通過(guò)XCV200 實(shí)驗(yàn)板的輸入開(kāi)關(guān)實(shí)現(xiàn)，輸出數(shù)據(jù)通過(guò) XCV200 實(shí)驗(yàn)板的 LED 指示燈實(shí)現(xiàn)，其對(duì)應(yīng)關(guān)系如表 5 所示。 表表 5 XCV200 實(shí)驗(yàn)板信號(hào)對(duì)應(yīng)關(guān)系實(shí)驗(yàn)板信號(hào)對(duì)應(yīng)關(guān)系XCV200芯片引腳信號(hào)芯片引腳信號(hào)XCV200實(shí)

19、驗(yàn)板實(shí)驗(yàn)板P102K0：1P213P213P110A0首先，清零端 CLR 清零，控制開(kāi)關(guān) K2：1 打開(kāi)，脈沖手動(dòng)打入，結(jié)果如圖 13圖圖 13 硬件結(jié)果測(cè)試圖硬件結(jié)果測(cè)試圖 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告-12-參考文獻(xiàn)1 曹昕燕. EDA 技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)M.北京：清華大學(xué)出版社，20062 范延濱.微型計(jì)算機(jī)系統(tǒng)原理、接口與 EDA 設(shè)計(jì)技術(shù)M.北京：北京郵電大學(xué)出版社，20063 王愛(ài)英.計(jì)算機(jī)組成與結(jié)構(gòu)(第 4 版)M.北京：清華大學(xué)出版社，20064 Rorber D. Thompson . 數(shù)字電路簡(jiǎn)明教程 電子工業(yè)出版社5 高富平，張楚 . 電子商務(wù)法M. 北京：北京大學(xué)出版社，20026 Huang S C，Huang Y M，Shieh S MVibration and stability of a rotating shaft containing