直接數(shù)字合成電路在雷達信號設(shè)計中的應(yīng)用

1、直接數(shù)字合成電路在雷達信號設(shè)計中的應(yīng)用隨著科學(xué)技術(shù)的進展，雷達對信號的要求越來越高。雷達信號必需具有頻率捷變、波形參數(shù)捷變和自適應(yīng)跳頻的能力。傳統(tǒng)的模擬辦法只能產(chǎn)生單一的雷達信號，而利用挺直數(shù)字合成（dds）是解決這一問題的最好途徑。專用ddsad9854可以產(chǎn)生點頻、線性調(diào)頻、fsk、bpsk等各種信號形式，其幅度和相位全都性好，還有電路控制容易、便利靈便、牢靠性高等優(yōu)點。2 ad9854 的結(jié)構(gòu)特點ad9854是analog devices公司推出的專用dds電路，主要特點如下：（1）工作速度高達300mhz，單電源3.3v供 電，最大功耗1.2w（利用節(jié)能方式降低），窄帶雜散83db，寬

2、帶56db，寬帶雜散隨著頻率的提高降至48db。（2）包含兩個12位高速、高性能d/a轉(zhuǎn)換器和，還有兩個48位可編程頻率寄存器、兩個14位可編程相位寄存器、12位幅度調(diào)制器和可編程的波形開關(guān)鍵以準(zhǔn)時鐘可編程。3 基于ad9854 的原理框圖普通dds輸出頻率范圍從直流到40fc,相對帶寬很寬，但目前時鐘頻率fc較低，使dds挺直輸出頻率上限較低，實際工作頻帶較窄。為了擴展帶寬，提高dds頻率上限，我們常采納倍頻、數(shù)字上變頻、混頻等辦法。下面主要介紹用dds加其他合成技術(shù)產(chǎn)生寬帶雷達信號的兩種計劃。分離1和圖2所示。圖1 dds+倍頻擴展頻帶計劃的原理框圖圖2 dds+pll 擴展頻帶計劃的原理

3、框圖計劃1采納開環(huán)系統(tǒng)結(jié)構(gòu)，使得該系統(tǒng)具有很快的頻率捷變速度，結(jié)構(gòu)容易，低雜散、低諧波性能簡單實現(xiàn)。計劃1的相位噪聲和雜散性能主要受dds特性的影響，表現(xiàn)在相位截斷誤差、幅度量化誤差以及非線性引起的誤差。 計劃2除了受dds特性的影響，還受lf、vco的影響。計劃2采納閉環(huán)系統(tǒng)結(jié)構(gòu)，故頻率轉(zhuǎn)換時光較長，因為采納了鎖相倍頻環(huán)，具有很高的工作頻率、寬的頻帶及純的頻譜。 因為采納了專用dds電路，故兩者都具有頻率穩(wěn)定度高、可編程控制等優(yōu)點。4 ad9854 的軟件編程ad9854有5種可編程的工作模式，可以在控制寄存器中設(shè)置，分離為:（ 1） single- tone （ mode 000） ；（

4、2） unramped fsk （ mode 001） ；（ 3） ramp fsk（ mode 010） ；（ 4） chirp （ mode 011） ；（ 5） bpsk （ mode 100） 。下面就（4）、（5）兩種工作模式的軟件編程作一具體介紹。4.1 fmchirp 的基本編程步驟將1個初始頻率f0寫進ftw1中（frequencytuneword1,并行寄存器地址04h09h）,ftw1由ftw1=（期望輸出頻率×2） /系統(tǒng)時鐘確定，其中n為相位累加器辨別率。 frequency word,并行寄存器地址10h15h）。 rate clock，并行寄存器地址1ah

5、1ch）。當(dāng)編程完成后，觸發(fā)引腳20上的i/o更新脈沖。例程1：（ 采納analog devices公司的ad21065l） 長 脈沖 純 線 性調(diào) 頻 chirp_100: m0=0x04 ；f0=16mhz r8=0x14 dm（ m0,i0） =r8 m0=0x1e ；system clk="40m"× 5=dm（ m0,i0） =r8m0=0x05r8=0x80dm（ m0,i0） =r8m0=0x1f ; 工 作 模 式 =011r8=0x86dm（ m0,i0） =r8m0=0x1c ； ramp clk="0".1 sr8=0x1

6、3;dm（ m0,i0） =r8m0=0x11 ； delta frequency="8khz"r8=0x01dm（ m0,i0） =r8m0=0x12r8=0xdc;dm（ m0,i0） =r8m0=0x13r8=0xe0；200mhzr8=0x45dm（ m0,i0） =r8m0=0x1f ；acc2 置 1r8=0xc6dm（ m0,i0） =r8bit set astat astat_flg2；產(chǎn) 生 一個 update clknop bit clr astat astat_flg2chirp_100_end bit set mode1 irpten rti nop

7、 nop4.2 bpsk 的基本編程步驟將載頻f0寫進frequencytuningword1。 adjust register 1和2中。 銜接bpsk數(shù)據(jù)源到引腳29。 當(dāng)編程完成后，觸發(fā)引腳20上的i/o更新脈沖。例程2：（dsp采納analogdevices公司的ad21065l）二相碼子程序bpsk_100: m0=0x04 ;f0=20mhz r8=0x19 dm（ m0,i0） =r8 m0=0x05 r8=0x80 dm（ m0,i0） =r8 m0=0x1e ;system clk="40m"× 5=:200mhzr8=0x45dm（ m0,i0

8、） =r8m0=0x1f ;工 作 模 式 =100r8=0x08 dm（ m0,i0） =r8 m0=0x1f ;acc2 置 1r8=0xc6 dm（ m0,i0） =r8 m0=0x00 ;初 相 為 90°r8=0x10 dm（ m0,i0） =r8 m0=0x02 ;初 相 為 270°r8=0x30 dm（ m0,i0） =r8 bit set astat astat_flg2;產(chǎn) 生 一 個 update clknop bit clr astat astat_flg2bpsk_100_end: bit set mode1 irpten rtinop nop5 結(jié) 論因為采納全數(shù)字結(jié)構(gòu)，dds具有極高的頻率辨別率(達hz、m