匹配濾波器組與FFT結(jié)合的偽碼快速捕獲方案研究

1、26卷 第2期2009年2月微電子學(xué)與計(jì)算機(jī)M ICROELECTRONICS &COM PUTERVol.26 No.2F ebruary 2009收稿日期:2008-04-21基金項(xiàng)目:國(guó)家/八六三0計(jì)劃項(xiàng)目匹配濾波器組與FFT 結(jié)合的偽碼快速捕獲方案研究許 諾,陳 培,王 云,李 健,巴曉輝,陳 杰(中國(guó)科學(xué)院微電子研究所通信與多媒體SoC 研究室,北京100029摘 要:文中提出了部分匹配濾波器組與F FT 相結(jié)合的偽碼快速捕獲的一種實(shí)現(xiàn)方案.該方案采用部分匹配濾波器組完成時(shí)域內(nèi)完全并行搜索,同時(shí)采用128點(diǎn)F FT 以實(shí)現(xiàn)頻域的部分或完全并行搜索,以增加移位寄存器長(zhǎng)度的較小代

2、價(jià)去除大規(guī)模用以相干累加的SRA M ,并且有效降低了F FT 的工作時(shí)鐘頻率,便于硬件實(shí)現(xiàn).該方案在一塊FPGA 上驗(yàn)證通過,并在0.18L m 的CM OS 的工藝下綜合,電路規(guī)模是約合150.2萬個(gè)晶體管,最高工作時(shí)鐘頻率是103M Hz.該捕獲方案最終等效于13.1萬個(gè)串行相關(guān)器,極大提高了偽碼的捕獲速度.關(guān)鍵詞:部分匹配濾波器組;快速傅立葉變換;偽碼快速捕獲;硬件實(shí)現(xiàn)中圖分類號(hào):T N 47 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1000-7180(200902-0084-05Implementation of Rapid PN Code Acquisition Based onPartial

3、Matched Filter Bank and FFTXU Nuo,CHEN Pei,WANG Yun,LI Jian,BA Xiao -hui,CHEN Jie(Department of Communication &M ultimedia SoC,Institute of M icr oelectronicsof Chinese Academy of Sciences,Beijing 100029,ChinaAbstract:An Implementation of rapid PN code acquisition based on par tial matched filte

4、r (PM Fbank and Fast Four ier T ransform (FFT is presented.T he PM F Bank and the 128-point FF T ar e used fo r parallel acquisition in time domain and frequency domain respectively.T he SRA M for coherent integ ration is replaced by the shifter w hich is smaller in ar ea,and the working frequency o

5、f the FF T module is also lowered by utilizing the character istic of the coherent integration t imes.T he r apid Pseudo N oise (PN code real-time acquisition cir cuit is implemented on A Filed Prog rammable Gate A rray (F PGAand synthesized using 0.18L m CM O S cell library.T he max frequency of th

6、e circuit is 103M Hz,and the scale of the circuit is 1.502million transistors.T he per for mance of the acquisitio n circuit equals to 0.131million correla -tors in ser ial acquisitio n circuit.Key words:partial matched filter bank;FF T ;rapid code acquisit ion;hardware implementation1 引言直接序列擴(kuò)頻1-3(D

7、irect Sequence SpreadSpectrum,DSSS信號(hào)的載波同步和偽碼同步過程一般分為捕獲(粗同步和跟蹤(精同步兩個(gè)階段.捕獲過程是對(duì)信號(hào)在頻率域和時(shí)間域(偽碼相位進(jìn)行二維搜索,將本地產(chǎn)生的參考序列的偽碼相位與接收信號(hào)碼相位初步對(duì)齊的過程.早期的直接序列擴(kuò)頻系統(tǒng)由于受到集成電路工藝水平的影響,多采用串行捕獲方式,目前文獻(xiàn)中時(shí)頻域同時(shí)并行搜索的實(shí)現(xiàn)方案幾乎都是以較小的頻域并行度換取可接受的硬件規(guī)模.文獻(xiàn)7中提出了較小規(guī)模硬件與數(shù)字信號(hào)處理器DSP 協(xié)同實(shí)現(xiàn)時(shí)頻域同時(shí)并行搜索的方案,該方案的頻域并行搜索在DSP 中實(shí)現(xiàn),但是頻域并行度較小、DSP 處理有一定的延時(shí)且處理時(shí)需要將相

8、干累加結(jié)果存儲(chǔ)在較大的相干累加SRAM 中.文獻(xiàn)8中提出了大規(guī)模硬件實(shí)現(xiàn)時(shí)頻域同時(shí)并行搜索的方案,但是僅使用 了32點(diǎn)FFT,頻域并行度較小,并且不進(jìn)行相干累加以節(jié)省相干累加SRAM.文獻(xiàn)7-8中的原理如圖1所示.文中提出以增加移位寄存器長(zhǎng)度的較小代價(jià),去除大規(guī)模用以相干累加的SRAM,并采用相干累加與非相干累加相結(jié)合的方法實(shí)現(xiàn)低信噪比下的長(zhǎng)序列偽碼的快速捕獲,通過設(shè)計(jì)優(yōu)化,在實(shí)現(xiàn)時(shí)頻域同時(shí)并行搜索的情況下,硬件規(guī)模增加不多.圖1 部分匹配濾波器組與F FT 相結(jié)合的偽碼快速捕獲原理框圖2 部分匹配濾波器組與FFT 結(jié)合的捕獲算法基本原理在接收機(jī)端,偽碼信號(hào)需要通過預(yù)檢測(cè)積分器進(jìn)行預(yù)處理以提高

9、信噪比,把整個(gè)預(yù)檢測(cè)積分時(shí)間(prediction integration time,PIT分成M 段,每段的積分時(shí)間為T p ,則M =PIT /T p ,偽碼信號(hào)的接收模型為:r (t=2P s d (tc(t +S cos (X 0t +X d t +U +n (t(1式中,P s 是信號(hào)接收功率,d (t代表數(shù)據(jù)調(diào)制,c(t +S 是有一定延時(shí)的偽碼,X 0是中頻載波頻率,X d 是載波多普勒頻移,n(t 是均值為零,方差為R 2的高斯白噪聲.碼速率為f c ,奈奎斯特采樣率為f s =2f c ,可以證明以該采樣率采樣時(shí)噪聲樣點(diǎn)相互獨(dú)立,以下分析中均認(rèn)為噪聲相互獨(dú)立.第i 個(gè)PIT

10、內(nèi),第n 段部分匹配濾波的結(jié)果為:I i (n =2P s 2R n (S sin (P f d T p sin (P f d T s cos (n X d T p +<+N t (n , n =0,M -1(2Q i (n =2P s 2R n (S sin (P f d T p sin (P f d T s sin (n X d T p +<+N Q (n, n =0,M -1(3式中,T s 為采樣間隔,R n (S 是積分時(shí)間T p 內(nèi)偽碼的部分相關(guān),令T p /T s =L ,則N I (nN (0,L R 2/2,N Q (nN (0,L R 2/2.令Z i (n =

11、I i (n+j Q i (n ,進(jìn)行N (N M 點(diǎn)的復(fù)數(shù)FFT 運(yùn)算,即FFT i (k =EN -1n=0Z i (n ex p (-j 2P nk /N (4把式(2、(3中的X d =2P f d 代入式(4中,經(jīng)過代數(shù)運(yùn)算得FFT 結(jié)果的實(shí)部(I和虛部(Q 分別為:I i (k=2P s 2sin (P f d T p sin (P f d T s sin (P f d T p M -k P M /N sin (P f d T p -k P /N R n (S cos (7+N I (k ,k =0,N -1(5Q i (k =2P s 2sin (P f d T p sin (P

12、 f d T s sin (P f d T p M -k P M /N sin (P f d T p -k P /N R n (S sin (7+N Q (k,k =0,N -1(6式(5、(6中,W =<+(X d L -2P k /N (N -1,N I (k N (0,L M R 2/2,N Q (k N (0,L M R 2/2當(dāng)本地產(chǎn)生的偽碼與接收信號(hào)的碼對(duì)齊時(shí),即R n (S =1,從式(5、(6可得系統(tǒng)增益為:G P =sin (P f d T p sin (P f d T s m axk sin (P f d PIT -k P M /N sin (P f d T p -k

13、 P /N (7從式(7中得,當(dāng)多普勒f d =0,或者f d 在FFT 譜線的覆蓋范圍內(nèi)時(shí),G P 有最大值,在其他位置,增益G P 最小,因此該算法可以完成碼/多普勒二維空間的搜索,增益最大所在的位置即是捕獲到的信號(hào).3 捕獲方案詳細(xì)設(shè)計(jì)文中以典型的直接序列擴(kuò)頻系統(tǒng)為例來介紹部分匹配濾波器組與FFT 相結(jié)合的偽碼快速捕獲方案設(shè)計(jì).該擴(kuò)頻系統(tǒng)偽碼長(zhǎng)為1023,偽碼頻率為f c =1.023MH z ,偽碼周期為T =1ms ,多普勒頻移為$f d =?5KH z 1.設(shè)計(jì)要求FFT 頻率覆蓋整個(gè)多普勒頻移,捕獲精度達(dá)到?0.25碼片.3.1 電路參數(shù)的選擇預(yù)檢測(cè)積分時(shí)間(相干累加時(shí)間為PIT

14、 =cT ,其中c 為相干累加次數(shù)T 為偽碼周期,分成M 段,每段的積分時(shí)間為T p =PIT /M =cT /M ,扣除sinc 包絡(luò)衰減的影響后,FFT 的可用頻率覆蓋范圍為f P =12T P =M 2cT ,有f P$f d(8扣除sinc 包絡(luò)衰減的影響后,要求FFT 的頻率第2期許諾,等:匹配濾波器組與FF分辨率不大于$f max =12cT.若FFT 的點(diǎn)數(shù)為N ,則f PN$f max (9由式(8、(9得N M 20c (10在硬件實(shí)現(xiàn)的時(shí)候,需要兼顧系統(tǒng)性能與硬件復(fù)雜度.根據(jù)系統(tǒng)性能要求和本節(jié)提出的電路參數(shù)選擇準(zhǔn)則,本方案采用的電路參數(shù)為:相干累加時(shí)間4ms,128點(diǎn)FFT

15、,部分匹配濾波器每段數(shù)據(jù)長(zhǎng)度為93.3.2 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)文中根據(jù)設(shè)計(jì)要求確定了電路結(jié)構(gòu)的參數(shù),用硬件實(shí)現(xiàn)128點(diǎn)FFT 頻率覆蓋?5KHz 的多普勒頻移,并利用偽碼的循環(huán)特性將FFT 的工作時(shí)鐘降低了4倍;優(yōu)化處理后去掉了相干累加SRAM;實(shí)現(xiàn)硬件捕獲實(shí)時(shí)處理,電路結(jié)構(gòu)如圖2所示 .圖2 部分匹配濾波器組與F FT 相結(jié)合的偽碼快速捕獲電路結(jié)構(gòu)框圖圖2的工作過程如下:采樣的中頻信號(hào)與本地載波正弦信號(hào)相乘得到信號(hào)I,與本地載波余弦信號(hào)相乘得到信號(hào)Q.I/Q 兩路信號(hào)經(jīng)過抽取器輸入到I/Q 移位寄存器中,經(jīng)過部分匹配濾波器組后將結(jié)果輸入到128點(diǎn)復(fù)數(shù)FFT 電路中.將FFT 輸出取模的平方進(jìn)行非相

16、干累加并將結(jié)果儲(chǔ)存在非相干累加SRAM 中.同時(shí)根據(jù)相干累加次數(shù)判斷是否計(jì)算門限.在每一次非相干累加結(jié)束時(shí),將最大值與門限做比較,完成一次判決.如圖2所示,整個(gè)電路結(jié)構(gòu)包括多個(gè)控制模塊和計(jì)算模塊以及相應(yīng)的存儲(chǔ)單元.文中僅重點(diǎn)介紹部分匹配濾波器組模塊、FFT 模塊、多普勒補(bǔ)償模塊和門限計(jì)算模塊.3.3 部分匹配濾波器組模塊設(shè)計(jì)設(shè)計(jì)采用了4ms 相干累加,如果按照?qǐng)D1的結(jié)構(gòu),則需要長(zhǎng)度為2046的I/Q 移位寄存器和2046(碼相位*22(每2046個(gè)碼相位分成22段*3(相干累加w ord 的相干累加SRAM,在第4ms 相干累加時(shí)完成每個(gè)碼相位的FFT 運(yùn)算;或者將相干累加SRAM 增大為20

17、46*22*4*2w ord(兩塊SRAM 乒乓操作交替使用,則FFT 運(yùn)算的工作時(shí)鐘頻率可以降低為原來的1/4.文中按照?qǐng)D2的結(jié)構(gòu),僅需要長(zhǎng)度為8184的I/Q 移位寄存器,并不需要相干累加SRAM,并且FFT 運(yùn)算的工作時(shí)鐘頻率還能降低為圖1方案的1/4.三種方案的對(duì)比如表1所示,文中所使用方案的面積為文獻(xiàn)方案1面積的12.8%.表1 在0.18L m CM OS 的工藝條件下三種方案的對(duì)比方案文獻(xiàn)方案1文獻(xiàn)方案2文中方案I/Q 移位寄存器長(zhǎng)度204620468184I/Q 移位寄存器面積(L m 2436207.2436207.21744828.8相干累加SRA M 面積(L m 214

18、724402380235240完成128點(diǎn)FFT 可用的時(shí)間(L s0.488 1.953 1.953F FT 內(nèi)部寄存器面積(L m 2225139.20225139.2面積總計(jì)(L m 215385748.438459731.21969968.0每個(gè)部分匹配濾波器單元如圖3所示,由多個(gè)部分匹配濾波器單元構(gòu)成文中的部分匹配濾波器組.部分匹配濾波器的工作過程如下,I/Q 數(shù)據(jù)輸入到分段的I/Q 移位寄存器中,與預(yù)先存儲(chǔ)的偽碼寄存器對(duì)應(yīng)位相乘,之后將相乘的結(jié)果全部相加.相加在硬件實(shí)現(xiàn)時(shí)采用加法樹結(jié)構(gòu)實(shí)現(xiàn).在0.18L m CM OS 的工藝下用Synopsys 的De -sign Compile

19、r 對(duì)匹配濾波器組電路進(jìn)行綜合,該電 路的最高工作頻率為103MHz,滿足捕獲引擎工作時(shí)鐘的要求.圖3 部分匹配濾波器單元結(jié)構(gòu)3.4 FFT 模塊設(shè)計(jì)捕獲引擎設(shè)計(jì)要求FFT 模塊要在1.953L s 的86微電子學(xué)與計(jì)算機(jī)2009年時(shí)間內(nèi)完成一次128點(diǎn)FFT 運(yùn)算,所以該模塊采用流水線FFT 的結(jié)構(gòu),提高數(shù)據(jù)的吞吐率.FFT 的硬件實(shí)現(xiàn)多采用基2和基4的單元結(jié)構(gòu),而128=2*43,所以文中采用基2和基4混合的結(jié)構(gòu).基4結(jié)構(gòu)與基2結(jié)構(gòu)相比優(yōu)點(diǎn)是減少了復(fù)數(shù)乘法運(yùn)算,128點(diǎn)FFT 采用基2和基4混合結(jié)構(gòu)需要計(jì)算204次復(fù)數(shù)乘法,采用全基2結(jié)構(gòu)需要計(jì)算258次復(fù)數(shù)乘法,計(jì)算量少了54次復(fù)數(shù)乘法.

20、在硬件實(shí)現(xiàn)時(shí),一般采用復(fù)用模塊的方法,復(fù)用模塊后,為了結(jié)構(gòu)的規(guī)整性,簡(jiǎn)單的復(fù)數(shù)乘法例如乘以?j ,也需要使用復(fù)數(shù)乘法模塊,所以在硬件實(shí)現(xiàn)128點(diǎn)FFT 時(shí)使用混合結(jié)構(gòu)比使用單純的基2結(jié)構(gòu)復(fù)數(shù)乘法要減少更多.如圖4所示,文中的128點(diǎn)FFT 采用基2和基4混合、按時(shí)間抽取的結(jié)構(gòu),共分為四級(jí),第一級(jí)使用了一個(gè)基2的FFT 單元和寄存器堆1,第二級(jí)使用了一個(gè)復(fù)數(shù)乘法單元、基4的FFT 單元和寄存器堆2,第三級(jí)使用了一個(gè)復(fù)數(shù)乘法單元、基4的FFT 單元和寄存器堆3,第四級(jí)使用了一個(gè)復(fù)數(shù)乘法單元、基4的FFT 單元,最后的結(jié)果順序輸出.每一級(jí)內(nèi)的單元都復(fù)用,計(jì)算結(jié)果寄存在每級(jí)的寄存器堆內(nèi),寄存器堆填滿后

21、就啟動(dòng)下一級(jí)的計(jì)算.整個(gè)FFT 模塊數(shù)據(jù)是順序進(jìn)入,經(jīng)過流水線計(jì)算后又順序輸出,從FFT 的第一個(gè)數(shù)據(jù)輸入到本次計(jì)算最后一個(gè)結(jié)果輸出總共需要262個(gè)時(shí)鐘周期,雖然結(jié)果延遲了262個(gè)時(shí)鐘周期,但是由于使用了流水線的結(jié)構(gòu),每個(gè)周期都會(huì)有計(jì)算結(jié)果輸出,所以該FFT 模塊的數(shù)據(jù)吞吐率高于完全串行的FFT 結(jié)構(gòu),平均計(jì)算一次128點(diǎn)FFT 需要128個(gè)時(shí)鐘周期.在0.18L m CMOS 的工藝下用Synopsys 的Design Com -piler 對(duì)該電路進(jìn)行綜合,最高工作頻率為104MHz,面積為577810.7L m 2,約合23.1萬個(gè)晶體管 .圖4 128點(diǎn)FFT 電路結(jié)構(gòu)3.5 多普勒補(bǔ)

22、償模塊設(shè)計(jì)為了在低信噪比下實(shí)現(xiàn)快速捕獲,就需要長(zhǎng)時(shí)間的非相干累加以提高信號(hào)的信噪比,而長(zhǎng)時(shí)間的非相干累加將導(dǎo)致本地偽碼與輸入偽碼間的相位誤差加大,降低累加帶來的信噪比增益,所以電路設(shè)計(jì)時(shí)加入了多普勒補(bǔ)償模塊.多普勒補(bǔ)償模塊的原理如圖5所示,模塊實(shí)時(shí)計(jì)算每次非相干累加的64個(gè)相位的補(bǔ)償量,然后對(duì)非相干SRAM 的地址進(jìn)行補(bǔ)償 .圖5 多普勒補(bǔ)償示意圖3.6 門限計(jì)算模塊設(shè)計(jì)文中根據(jù)恒虛警準(zhǔn)則,使用的門限如式(11所示:Th =R 0#Q -11-10T s #lg (1-P f a /N T p +m 0(11式中,T s 表示半偽碼周期,P f a 表示恒虛警概率,N 表示FFT 點(diǎn)數(shù),T p

23、 部分積分時(shí)間,m 0表示統(tǒng)計(jì)均值,R 0表示統(tǒng)計(jì)方差,Th 表示門限.文中,T s =0.489L s ,P f d =10-10,N =128,T p=0.045ms ,m 0和R 0均由電路計(jì)算得出.4 硬件測(cè)試結(jié)果在0.18L m 的CMOS 的工藝下用Synopsys 的Design Compiler 對(duì)該設(shè)計(jì)進(jìn)行綜合,捕獲引擎最高工作頻率是103MH z,電路規(guī)模是3.755mm 2,約合150.2萬個(gè)晶體管,非相干累加SRAM 的面積是8.514mm 2,總共12.269mm 2.捕獲引擎電路的峰值功耗是543.7mW,實(shí)際工作的平均功耗遠(yuǎn)低于該值.文中硬件設(shè)計(jì)在Altera 的

24、FPGA Stratix II EP2S180F1020C3上功能驗(yàn)證通過,FPGA 的工作時(shí)鐘96MH z,采樣率6MH z,在設(shè)定恒虛警概率為10-10,發(fā)現(xiàn)概率為90%,信號(hào)輸入信噪比為-172dBW 時(shí),文中方法需要80ms 的搜索,測(cè)試結(jié)果表明文中設(shè)計(jì)的電路等效于13.1萬個(gè)串行捕獲相關(guān)器,捕獲速度得到極大提高.87第2期許諾,等:匹配濾波器組與FF T 結(jié)合的偽碼快速捕獲方案研究5結(jié)束語文中在部分匹配濾波器組與FFT相結(jié)合的算法基礎(chǔ)上,根據(jù)系統(tǒng)要求,提出一種優(yōu)化的高速偽碼捕獲電路設(shè)計(jì)方案.該方案具有捕獲時(shí)間短、平均功耗低、硬件資源少等特點(diǎn).整個(gè)方案測(cè)試結(jié)果表明該設(shè)計(jì)完全滿足設(shè)計(jì)要求

25、.參考文獻(xiàn):1James Bao-Y en T sui.Fundamentals of g lobal positioningsystem receivers:a softw ar e appr oachM.2nd ed.N ew York:Hoboken,N ew Jersey:Jo hn Wiley&Sons,Inc., 2005:130-131.2金璐,廉保旺.雙向大步進(jìn)法實(shí)現(xiàn)P碼快速捕獲J.微電子學(xué)與計(jì)算機(jī),2006,23(5:157-159.3Van N ee D J R,Coenen A J.N ew fast GPS code-acquis-it ion techniqu

26、e using F FTJ.Electronics Letter,1991(2:158-160.4L i Jin-hai,Ba X iao-hui,Sheraz A njum,et al.An adap-t ive alg orithm for fast acqui sition of GP S signalsJ.Elec-tr on Device,2007,30(4:1440-1443.5Sascha M S,I ain S,Stephen M,et al.A n FFT-basedapproach for fast acquisition in spread spectrum co mmun-icatio n systemsJ.Wireless Personal Communications, 2000(13:27-56.6A kopian D.Fast F FT based GPS satellite acquisit ion meth-odsJ.Radar,Sonar and Navig ation,2005,152(4:277 -286.7趙民建.用于