組合邏輯電路習(xí)題解答資料

1、3組合邏輯電路習(xí)題解答71有些題答案錯(cuò)了自我檢測(cè)題1組合邏輯電路任何時(shí)刻的輸出信號(hào)，與該時(shí)刻的輸入信號(hào)有關(guān)，與以前的輸入信號(hào) 無(wú)關(guān) 。2. 在組合邏輯電路中，當(dāng)輸入信號(hào)改變狀態(tài)時(shí)，輸出端可能出現(xiàn)瞬間干擾窄脈沖的現(xiàn)象稱(chēng)為競(jìng)爭(zhēng)冒險(xiǎn)。3. 8線一3線優(yōu)先編碼器74LS148的優(yōu)先編碼順序是 匚、I6、辱、I0，輸出為 Y2 Y0。輸入輸出均為低電平有效。 當(dāng)輸入I7 Is IsIo為11010101時(shí)，輸出Y2 Y0為 010 。4. 3線一8線譯碼器74HC138處于譯碼狀態(tài)時(shí)，當(dāng)輸入A2AiAo=OO1時(shí)，輸出Y7 Y0 = 11111101 。5 實(shí)現(xiàn)將公共數(shù)據(jù)上的數(shù)字信號(hào)按要求分配到不同電路

2、中去的電路叫數(shù)據(jù)分配器6 根據(jù)需要選擇一路信號(hào)送到公共數(shù)據(jù)線上的電路叫數(shù)據(jù)選擇器。7一位數(shù)值比較器，輸入信號(hào)為兩個(gè)要比較的一位二進(jìn)制數(shù)，用A、B表示，輸出信號(hào)為比較結(jié)果：Y（a>b）、Y（a= b）和Y（a<b），則Y（a>b）的邏輯表達(dá)式為 AB。&能完成兩個(gè)一位二進(jìn)制數(shù)相加，并考慮到低位進(jìn)位的器件稱(chēng)為全加器9 多位加法器采用超前進(jìn)位的目的是簡(jiǎn)化電路結(jié)構(gòu)。（V,x ）10組合邏輯電路中的冒險(xiǎn)是由于 引起的。A .電路未達(dá)到最簡(jiǎn)B .電路有多個(gè)輸出C .電路中的時(shí)延D .邏輯門(mén)類(lèi)型不同11. 用取樣法消除兩級(jí) 與非門(mén)電路中可能出現(xiàn)的冒險(xiǎn)，以下說(shuō)法哪一種是正確并優(yōu)先 考

3、慮的？A .在輸出級(jí)加正取樣脈沖B .在輸入級(jí)加正取樣脈沖C .在輸出級(jí)加負(fù)取樣脈沖D.在輸入級(jí)加負(fù)取樣脈沖D . 11t 0112. 當(dāng)二輸入 與非門(mén)輸入為 變化時(shí)，輸出可能有競(jìng)爭(zhēng)冒險(xiǎn)。A . 01t 10B . OOt 10C. 1O 1113譯碼器74HC138的使能端E1E2E3取值為時(shí)，處于允許譯碼狀態(tài)。A . 011B. 100C. 101D. 01014 .數(shù)據(jù)分配器和 有著相同的基本電路結(jié)構(gòu)形式。A.加法器B .編碼器C.數(shù)據(jù)選擇器D .譯碼器15 .在二進(jìn)制譯碼器中，若輸入有4位代碼，則輸出有 個(gè)信號(hào)。C. 8D. 16oA . F =A1&1B . F = A1 A

4、0 B1 B016 .比較兩位二進(jìn)制數(shù)A=A 1A0和B=B1Bo,當(dāng)A > B時(shí)輸出F= 1，則F表達(dá)式是C . F 二 A1B1 二 B1A0 BoD . F 二 A）B1 A° B°17 .集成4位數(shù)值比較器74LS85級(jí)聯(lián)輸入Ia< b、Ia=b、Ia >b分別接001，當(dāng)輸入二個(gè) 相等的4位數(shù)據(jù)時(shí)，輸出Fa<b、Fa=b、Fa>b分別為。141312111098匚匚1234567+5VACB F(a)AFBC74LS138100CBA(c)FA.電路 (a)B .電路（b）(b)圖 T3.20C.電路（c） D.者E不是A .8B .

5、9C . 10D . 1119 .設(shè)計(jì)-個(gè)四位-1進(jìn)制碼的奇偶位發(fā)生器（假定米用偶檢驗(yàn)碼），需<門(mén)。A . 2B.3C . 4D . 5A. 010B. 001C . 100D . 01118 .實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相乘的組合電路，應(yīng)有 個(gè)輸出函數(shù)。個(gè)異或20 .在圖T3.20中，能實(shí)現(xiàn)函數(shù) F =Ab - BC的電路為 1.分析圖P3.1所示組合邏輯電路的功能，要求寫(xiě)出與-或邏輯表達(dá)式，列出其真值表,并說(shuō)明電路的邏輯功能。A B CCO圖 P3.1解：CO=AB+BC+ACS =ABC （A B C）CO =ABC（ABC）AB BC AC=ABC（ A B C）AB BCAc =AB

6、C AAB BC AC BABBC AC CAB BCAC=ABC ABBCC BAC AC CABB A二 ABC ABC ABC ABC真值表ABCSCOABCSCO0000010010001101010101010110010110111111電路功能：一位全加器，A、B為兩個(gè)加數(shù)，C為來(lái)自低位的進(jìn)位（似乎錯(cuò)了），S是相加的和，CO是進(jìn)位。2已知邏輯電路如圖 P3.2所示，試分析其邏輯功能。ABC圖 P3.2解：(1)邏輯表達(dá)式P)= ABC , P2 = BP| =BABC , P3 =AP)=AABC , P4 =CP)=CABCF =P2P3P4 = B ABC A ABC C A

7、BC 二 B ABC A ABC C ABC= ABC (A B C)=(A B - C)( A - B - C)BC ABC ABC ABC ABC AB C(2) 真值表ABCFABCF0 0 001 0 010 0 111 0 110 1 011 1 010 1 111 1 10(3) 功能從真值表看出，ABC=000或ABC=111時(shí)，F(xiàn)=0,而A、B、C取值不完全相同時(shí)，F(xiàn)=1。 故這種電路稱(chēng)為“不一致”電路。3試用與非門(mén)設(shè)計(jì)一組合邏輯電路，其輸入為3位二進(jìn)制數(shù)，當(dāng)輸入中有奇數(shù)個(gè)1時(shí)輸出為1，否則輸出為0。解：(1)真值表ABCFABCF0 0 001 0 010 0 111 0 1

8、00 1 011 1 000 1 101 1 11(2) F 二ABC ABC ABC ABC 二ABC ABC ABC ABC (無(wú)法用卡諾圖化簡(jiǎn))(3)邏輯圖4.4位無(wú)符號(hào)二進(jìn)制數(shù) A ( A3A2A1A0),請(qǐng)?jiān)O(shè)計(jì)一個(gè)組合邏輯電路實(shí)現(xiàn)：當(dāng)OW A V 8或12W A V 15時(shí)，F(xiàn)輸出1,否則，F(xiàn)輸出0。解：(1 )真值表：F =代 A2A1 A2A0A3AiA2AoA3A2AiAoFA3A2AiAoF00001100000001110010001011010000111101100100111001010111101101101111010111111110(2)表達(dá)式(3)電路圖(4

9、) 如果要求用 與非門(mén)實(shí)現(xiàn)，則:FA2A1A2 A0= A3A2A1AA3A2 AiA0=A3 A2 A1A0邏輯圖:AiAoA2A5 約翰和簡(jiǎn)妮夫婦有兩個(gè)孩子喬和蘇，全家外出吃飯一般要么去漢堡店，要么去 炸雞店。每次出去吃飯前，全家要表決以決定去哪家餐廳。表決的規(guī)則是如果約翰和簡(jiǎn) 妮都同意，或多數(shù)同意吃炸雞，則他們?nèi)フu店，否則就去漢堡店。試設(shè)計(jì)一組合邏輯 電路實(shí)現(xiàn)上述表決電路。解：(1)邏輯定義：A、B、C、D分別代表約翰、簡(jiǎn)妮、喬和蘇。F= 1表示去炸雞店,F= 0表示去漢堡店。(3)用卡諾圖化簡(jiǎn)000000000G11)00001111000 01 11 10F(2) 真值表ABCDF

10、ABCDF00000100000001010010001001010000110101110100011001010101101101100111010111111111(4)邏輯圖F=AB+ACD+BCD6試設(shè)計(jì)一個(gè)全減器組合邏輯電路。全減器是可以計(jì)算三個(gè)數(shù)X、Y、BI的差，即D=X-Y-CI。當(dāng)XV Y+BI時(shí)，借位輸出 BO置位。解：設(shè)被減數(shù)為X,減數(shù)為Y,從低位來(lái)的借位為 BI,則1位全減器的真值表如圖(a)所示，其中D為全減差，BO為向高位發(fā)出的借位輸出。(1) 真值表XYBIDBOXYBIDBO0000010010001111010001011110000110111111由卡諾圖

11、得D = X 二丫二 B|BO =YBI XBI XY 電路圖=1=1BI&&> 1&XY&BO7 設(shè)計(jì)組合邏輯電路，將 4位無(wú)符號(hào)二進(jìn)制數(shù)轉(zhuǎn)換成格雷碼。 解：（1）列出4位二進(jìn)制碼t 4位格雷碼的轉(zhuǎn)換真值表，如表所示。輸入輸岀輸入輸岀B3B2B1B0G3G2G1G0B3B2B1B0G3G2G1G000000000100011000001000110011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000(2)

12、 根據(jù)真值表分別畫(huà)出輸出變量G3, G2, Gi, Go的卡諾圖，如圖4.1.2-12所示?；?jiǎn)后，得G3=B3， G2=B3 二 B2，B3B2000000G11000011011110G2 B1 B0_ 2 00 01 11 10G1= B2 二 Bi ， G 0 =Bi 二 BoGB1BOb3bX 000111100000可010101110101100l1丿0(3) 由邏輯表達(dá)式得電路實(shí)現(xiàn)，如圖所示。B3B2BoBoG3G2GoGo&請(qǐng)用最少器件設(shè)計(jì)一個(gè)健身房照明燈的控制電路，該健身房有東門(mén)、南門(mén)、西門(mén)， 在各個(gè)門(mén)旁裝有一個(gè)開(kāi)關(guān)，每個(gè)開(kāi)關(guān)都能獨(dú)立控制燈的亮暗，控制電路具有以下功

13、能：(1 )某一門(mén)開(kāi)關(guān)接通，燈即亮，開(kāi)關(guān)斷，燈暗；(2)當(dāng)某一門(mén)開(kāi)關(guān)接通，燈亮，接著接通另一門(mén)開(kāi)關(guān)，則燈暗；(3 )當(dāng)三個(gè)門(mén)開(kāi)關(guān)都接通時(shí)，燈亮。解：設(shè)東門(mén)開(kāi)關(guān)為 A，南門(mén)開(kāi)關(guān)為B，西門(mén)開(kāi)關(guān)為C。開(kāi)關(guān)閉合為1，開(kāi)關(guān)斷開(kāi)為0。 燈為Z,等暗為0,燈亮為1。根據(jù)題意列真值表如下：ABCZABCZ0 0 001 0 010 0 111 0 100 1 011 1 000 1 101 1 11(2)畫(huà)出卡諾圖如圖所示。BZ"二 B二 C(3) 根據(jù)邏輯函數(shù)表達(dá)式，可畫(huà)出邏輯電路圖如圖所示。9.設(shè)計(jì)一個(gè)能被2或3整除的邏輯電路， 其中被除數(shù)A、B、C、D是8421BCD編碼。 規(guī)定能整除時(shí)，輸出

14、L為高電平，否則，輸出L為低電平。要求用最少的 與非門(mén)實(shí)現(xiàn)。(設(shè) 0能被任何數(shù)整除)解：(1)真值表ABCDLABCDL00001100010001010011001011010X001111011X010011100X010101101X011011110X011101111XL CDL =A BC D =A BC D =ABCDABC(2)用卡諾圖化簡(jiǎn)(3)邏輯圖10.如圖P3.10所示為一工業(yè)用水容器示意圖，圖中虛線表示水位，A、B、C電極被水浸沒(méi)時(shí)會(huì)有高電平信號(hào)輸出， 試用與非門(mén)構(gòu)成的電路來(lái)實(shí)現(xiàn)下述控制作用： 水面在A、B 間，為正常狀態(tài)，亮綠燈 G;水面在B、C間或在A以上為異常狀態(tài)

15、，點(diǎn)亮黃燈 Y;面在C以下為危險(xiǎn)狀態(tài)，點(diǎn)亮紅燈ABCY =BC A = BC A00011110100廣X.厶X0JR 二 CGYR解：(1)真值表ABCGYRABCGYR0 0 00 0 11 0 0XXX0 0 10 1 01 0 1XXX0 1 0XXX1 1 0XXX0 1 11 0 01 1 10 1 0(2)卡諾圖化簡(jiǎn)(3)邏輯圖11 試用卡諾圖法判斷邏輯函數(shù)式Y(jié) (A, B, C, D) =Em (0, 1, 4, 5, 12, 13, 14, 15)是否存在邏輯險(xiǎn)象，若有，則采用增加冗余項(xiàng)的方法消除，并用與非門(mén)構(gòu)成相應(yīng)的電 路。解：卡諾圖如圖(a)所示。最簡(jiǎn)邏輯函數(shù)式為：Y =

16、AC AB此函數(shù)存在邏輯險(xiǎn)象。只要如圖所示增加冗余項(xiàng)BC即可，邏輯式變?yōu)?丫 =AC ab bC = AC AB bC用與非門(mén)構(gòu)成的相應(yīng)電路如圖（b）所示。(a)ABCL2(b)12.已知 Y(A,B,C,D)» m(0,3,7,8,9,10,11,12,13) ' d(1,2,14),求 Y 的無(wú)競(jìng)爭(zhēng)冒險(xiǎn)的最 簡(jiǎn)與-或式。解：卡諾圖如圖所示:Y =AC B D ACD A BC上式中ABc為冗余項(xiàng)，以消除競(jìng)爭(zhēng)冒險(xiǎn)。13. 某一組合電路如圖 P3.13所示，輸入變量（A, B, D）的取值不可能發(fā)生（0, 1, 0）的輸入組合。分析它的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，如存在，則用最簡(jiǎn)單的電路改

17、動(dòng)來(lái)消除之。CADF解：解法1從邏輯圖得到以下表達(dá)式:F 二ABC BC D AC根據(jù)表達(dá)式得到卡諾圖:、CD011110AB0000etD0001i000110卩(7j1000但由于從卡諾圖可見(jiàn)，包圍圈有兩處相切，因此存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象?？梢酝ㄟ^(guò)相切點(diǎn)位置增加一個(gè)乘積項(xiàng)，得 F =ABC - BCD AC ACD - ABD進(jìn)一步分析，當(dāng) ACD = 000時(shí)，F(xiàn) =B B，由于輸入變量（A，B，D）的取值不可能 發(fā)生（0, 1, 0）的輸入組合，因此，當(dāng) ACD=000時(shí)，B必然為0,不會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。因此，ACD這一項(xiàng)不需要增加，只需要增加ABD。電路圖為:CADF解法二：如果邏輯表達(dá)式在

18、某種取值下，出現(xiàn)F =A A、 F =B B、 F =C C、F D，就有可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。根據(jù)邏輯表達(dá)式 F =ABC - BCD AC， F A A和F =D D不會(huì)出現(xiàn)。當(dāng)A=C=D=0，出現(xiàn)F = B B，但由于輸入變量（A，B，D）的取值不可能發(fā)生（0，1，0）的輸入組合，因此，當(dāng)ACD=000時(shí)，B必然為0,因此也不會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。只有當(dāng)A=B=1，D=0，出現(xiàn)F =C -C，存在競(jìng)爭(zhēng)冒險(xiǎn)問(wèn)題，加冗余項(xiàng)ABD可消除競(jìng)爭(zhēng)冒險(xiǎn)。14. 電路如圖P3.14所示，圖中均為2線一4線譯碼器。（1） 欲分別使譯碼器 處于工作狀態(tài)，對(duì)應(yīng)的C、D應(yīng)輸入何種狀態(tài)（填表P3.12-1）;（2） 試分析

19、當(dāng)譯碼器工作時(shí)，請(qǐng)對(duì)應(yīng)A、B的狀態(tài)寫(xiě)出Y0Y3的狀態(tài)（填表P3.12-2）;（3）說(shuō)明圖P3.14的邏輯功能。表 P3.14-1表 P3.14-2Y0 Y1 不 Y3Y0 Y1 史 Y3Y0 Y1 監(jiān) Y3Y0 Y；乓 Y；CDA B圖 P3.14解:處于工作狀態(tài)的譯碼器C、D應(yīng)輸入的狀態(tài)CD00011011ABY0Y2000111011011101101111110邏輯功能：由74LS139構(gòu)成的4線一16線譯碼器15. 圖P3.15所示電路是由3線-8線譯碼器74HC138及門(mén)電路構(gòu)成的地址譯碼電路。 試列出此譯碼電路每個(gè)輸出對(duì)應(yīng)的地址，要求輸入地址A7A6A5A4A3A2A1A0用十六進(jìn)

20、制表示。A3A4A5A6A7A 1A oYoA1Y1A 2Y2Y3E1Y4E2Y5Y6E3Y7圖 P3.15Ao Ai A 解：由圖可見(jiàn)，74HC138的功能擴(kuò)展輸入端必須滿(mǎn)足E1= 1、E2二E3=0才能正常譯 碼，因此 E1 = A3= 1； E2 = A4A5 ,即 A4= 1, A5= 1 ； E 3 = A6 A7 =0，即 A6= 0, A7= 0。所以，該地址譯碼器的譯碼地址范圍為A7A6A5A4A3A2A1A0 = 00111A2AiAo= 0011100000111111，用十六進(jìn)制表示即為 38H3FH。輸入、輸出真值表如表1所示。表1地址譯碼器的真值表LC A0Y0BAi

21、YiAA2Y2丫3Y41EiY50 cE2Y60CE3丫7圖 P3.16解：由圖（a）寫(xiě)出邏輯函數(shù)并化簡(jiǎn)，得L 二丫0Y2Y4Y6 =Y0 丫2 £ 丫6=ABC AbC ABC ABC =C17 試用一片3線-8線譯碼器74HC138和最少的門(mén)電路設(shè)計(jì)一個(gè)奇偶校驗(yàn)器，要求當(dāng)輸入變量ABCD中有偶數(shù)個(gè)1時(shí)輸出為1，否則為0。（ ABCD為0000時(shí)視作偶數(shù)個(gè)1）。解：F =ABCD A BCD ABCD ABCD aBCd ABCD ABC D ABCD 二ABCD ABCD ABCD ABC D ABCD ABCD ABCD ABCD = (ABC ABC ABC ABC) D -

22、 (ABC ABC ABC ABC) D(ABC ABC ABC ABC) D (ABC - ABC ABC ABC) D(ABC ABC ABC ABC)二 D(ABC ABC ABC ABC)二 D連接圖CA 0YoB A iYiA _A 2丫2丫3丫41 Ei丫50 CE2丫60CE3丫774LS138D18 .用一個(gè)8線-3線優(yōu)先編碼器 74HC148和一個(gè)3線-8線譯碼器74HC138實(shí)現(xiàn)3位 格雷碼f 3位二進(jìn)制的轉(zhuǎn)換。解：根據(jù)下表可得到連線圖：G2GiGoy1B2B1B0000moT7000001m1001011m3f010010m2f011110m6f100111m7f匚101

23、101m5f110100m4f111BoBiB2Z的最簡(jiǎn)與-或表達(dá)式。19 根據(jù)圖P3.19所示4選1數(shù)據(jù)選擇器，寫(xiě)出輸出解：Z =AB ABC AB ABC =B AC ACP3.20所示，試寫(xiě)出輸出20 由4選1數(shù)據(jù)選擇器和門(mén)電路構(gòu)成的組合邏輯電路如圖 E的最簡(jiǎn)邏輯函數(shù)表達(dá)式。解：e =AbCD AbCD abcd abcD =AC cdZAoYAt 74LS153 (1/2)C D C D圖 P3.20P3.21所示，請(qǐng)畫(huà)出在圖 P3.21所圖 P3.1921 由4選1數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路如圖 示輸入信號(hào)作用下，L的輸出波形。1C CABCLIIII!|n ri nLrIIIIF

24、圖 P3.21解：4選1數(shù)據(jù)選擇器的邏輯表達(dá)式為:Y 二 A AqDq 'A AqD A Aq D2 A AoD3將 Ai=A， Aq= B， Dq=1， D1=C， D2 =C， D3 = C 代入得丫二AB ABC ABC ABC 二 ABC ABC ABC ABC ABC根據(jù)表達(dá)式可畫(huà)出波形圖:22. 已知用8選1數(shù)據(jù)選擇器74LS151構(gòu)成的邏輯電路如圖 P3.22所示，請(qǐng)寫(xiě)出輸出L的邏輯函數(shù)表達(dá)式，并將它化成最簡(jiǎn) 與-或表達(dá)式。aq74LS151A1A2E Do D1 D2 D3 D4 D5 D6 D7圖 P3.22解：（1）寫(xiě)出邏輯函數(shù)表達(dá)式:L =ABC ABC ABC

25、ABC ABC(2)用卡諾圖化簡(jiǎn)0L BC0010L0010101 11L=C AB23. 用一個(gè)8選1數(shù)據(jù)選擇器74LS151和非門(mén)實(shí)現(xiàn)：Y =E (A B C)(A C BF)(B C AD)(A C B F)解: Y=E(ABc aC BF BCAD ACB F)= E(m1 m4 m4 F m6 F m7 m3 D m7 D m2 m0 F m2 F)= E(m0F m1 m2 mj D m4 m6 F m7)1JC BAE cAoA1A2EYY74LS151D0 D1 D2 D3 D4 D5 D6 D7111YFD 0 F1Z與輸入24. 圖P3.24所示是用二個(gè)4選1數(shù)據(jù)選擇器組成

26、的邏輯電路，試寫(xiě)出輸出 M、N、P、Q之間的邏輯函數(shù)式。0 Q P M N圖 P3.24解；Z (NMQ NMQ)P (N MQ NMQ) P= NMQP NMQP N MQP -NMQP=NQP NQP25. 用二個(gè)4選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) L,允許使用反相器。L =E ABCDE A BCDE ABCDE ABDEF BCE 解：L ABCDE ABCDE ABCDE ABDEF BCE B E BE BE(ACD ACD ACD ADF) BEC BE BE(ADC ADC ADC ADF) BE BEC電路圖AYYDA0EA0AA14 選 1MUXBA14 選 1MUXE Do D1

27、D2 D3LE DoD1 D2D3L1CC C C F26 個(gè)組合邏輯電路有兩個(gè)控制信號(hào)(1) C2Ci=00 時(shí)，F(xiàn) =A 二 B(2) C2Ci=01 時(shí)，F(xiàn) =ABCi和C2，要求:(3) C2C1=10 時(shí)，F(xiàn) =A B(4) C2Ci=11 時(shí)，F(xiàn) =AB試設(shè)計(jì)符合上述要求的邏輯電路(器件不限) 解：方法一：真值表t卡諾圖化簡(jiǎn)t邏輯圖 真值表C2CiABFC2CiABF00000100010001110010001011010000110101100100111000010111101001101111000111011111卡諾圖化簡(jiǎn)0000(1vJ0u00©000000

28、0011110011110F =C2C1 A C2 AB C2 AB C2 C1 AB C2C1 AB邏輯圖C 2CiABABC1C2F方法二：利用數(shù)據(jù)選擇器和少量門(mén)電路實(shí)現(xiàn)A BCiC227 .試用 4選1數(shù)據(jù)選擇器74LS153 ( 1/2 )和最少量的 與非門(mén)實(shí)現(xiàn)邏輯函數(shù)F 二AC CD BCD。解：F 二 AC CD BCD 二 AC(D D) CD BCD=AC D ACD CD BC D = ABCD ACD CD CD 0令 Ai=C, Ao=D, Do = AB ,= A , D2=1, D3=0連線圖：DCrFA B A28. P ( P2P1P0)和Q ( Q2Q1Q0)為

29、兩個(gè)三位無(wú)符號(hào)二進(jìn)制數(shù)，試用一個(gè)74LS138和一個(gè)74LS151和盡可能少的門(mén)電路設(shè)計(jì)如下組合電路：當(dāng)P=Q時(shí)輸出F=1，否則F=0。解：F29 .試用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù) L=AB+AC。解：L =AB AC = ABC ABC ABC ABC =m7 m6 m530.用8選1數(shù)據(jù)選擇器74LS151設(shè)計(jì)一個(gè)組合電路。該電路有 3個(gè)輸入A、B、C 和一個(gè)工作模式控制變量 M，當(dāng)M=0時(shí)，電路實(shí)現(xiàn)“意見(jiàn)一致”功能（ A, B, C狀態(tài)一 致時(shí)輸出為1,否則輸出為0）,而M=1時(shí)，電路實(shí)現(xiàn)“多數(shù)表決”功能，即輸出與 A, B, C中多數(shù)的狀態(tài)一致。解:MABCF0 0 0

30、 010 0 0 100 0 1000 0 1100 10 000 10 100 11000 1111MABCF10 0 0010 0 1010 10010 111110 00110 111110111111F 二M ABC M ABC M ABC MABC MABC MABC二M ABC ABC MABC MABC MABC電路圖F31 已知8選1數(shù)據(jù)選擇器74LS151芯片的選擇輸入端 A的引腳折斷，無(wú)法輸入信 號(hào)，但芯片內(nèi)部功能完好。試問(wèn)如何利用它來(lái)實(shí)現(xiàn)函數(shù)F(A,B,C) = E m(1,2,4,7)。要求寫(xiě)出實(shí)現(xiàn)過(guò)程，畫(huà)出邏輯圖。解：對(duì)于LSTTL集成芯片，某個(gè)輸入引腳折斷后該腳懸空

31、，相當(dāng)于輸入高電平1。74LS151的高位地址端 A2折斷后，輸出不再響應(yīng) D。,D?, D3輸入，8選1數(shù)據(jù)選擇器只相當(dāng)于一個(gè)4選1，此時(shí)地址輸入為 A1A0,數(shù)據(jù)輸入為D4, D5, D6, D7,輸出Y等于Y 二 A? A1 A0D4 ' A? A1 A。D5 ' A? A A 0D6 ' A? A A。D7 二A1A0D4 亠A1A0D5 亠AAoD6 亠A1A0D7 與函數(shù)F相比較F (代 B,C) = v m(1,24,7)二 A Be Abc aBC abc不難看出，只要令 AB為地址，則D4= C, D5= C , D6 = C , D7= C。邏輯圖如

32、圖所示。AoA1A274LS151E Do D1 D2 D3 D4 D5 D6 D7E DoD1D? D3D4 D5D6 D7III I I I-e e圖A42?-5 題4.?.?-11的電路實(shí)現(xiàn)3?.用三片四位數(shù)值比較器74LS85實(shí)現(xiàn)兩個(gè)代位二進(jìn)制數(shù)比較。解:74LS85 (片 0)74LS85 (片 1)74LS85 (片 2)W3V3W2V2Wi Vi Wo Vo 010B3B2A 1BiA 0BoI ( A> B)1 ( A = B)I ( AV B)Y(A > B)丫 (A=B)Y(Av B)W7V7W6V6W5V5W4V4A3B3A2B2A1BiAoBoY (A &g

33、t; B)丫(A=B)丫 (A V B)I (A> B)1 ( A = B)I ( AV B )W11ViiW10v10W9V9W8V83 3 2 2 1 ABABA丫 (A > B)丫(A=B)丫 (A V B)1 ( A > B)I ( A=B)I ( A V B)W> VW=VWv V33用一片4位數(shù)值比較器74HC85和適量的門(mén)電路實(shí)現(xiàn)兩個(gè) 5位數(shù)值的比較。 解：高4位加到比較器數(shù)值輸入端，最低位產(chǎn)生級(jí)聯(lián)輸入。WoVoI(A> B)I(AV B)l(A=B)00001010101010011001l( a> B) =Wq Vq , I (av B)

34、=W°V0 , I(A=B)=W°O VqWW2WAoAiA2W4V2 -V3V4WoT'VoA3BoBiB2B3丫 (A >B )丫 (A=B ) 丫 (AVB)I (A >B)I (A=B)I(AVB)W> VW=VWV V34 用兩個(gè)四位加法器 74283和適量門(mén)電路設(shè)計(jì)三個(gè) 4位二進(jìn)制數(shù)相加電路。解：三個(gè)4位二進(jìn)制數(shù)相加，其和應(yīng)為6位?；倦娐啡鐖D所示。 兩個(gè)加法器產(chǎn)生的進(jìn) 位通過(guò)一定的邏輯生成和的高兩位。COiCO2S5S40000010110011110S4 =COi 二 CO2 , S5 =COi CO2XoX1AoA1XA oA1yX2A2SoA2So2 1X3A3S1A 3S1YoBoS2Zo BoS2Y1 B1S3Z1 B1S3Y2 一B2Z2B2丫3B3CoCo1Z3B3CojjCIorCIo50515253C02C01C02S5S474LS283、非門(mén)和一個(gè)其它類(lèi)