數(shù)電試驗(yàn)最后修訂

1、湖南師范大學(xué)樹(shù)達(dá)學(xué)院數(shù)子電子技術(shù)樹(shù)達(dá)學(xué)院實(shí)驗(yàn)實(shí)習(xí)管理中心基礎(chǔ)實(shí)驗(yàn)室目錄（已修改）1實(shí)驗(yàn)須知 22實(shí)驗(yàn)一基本門(mén)電路和觸發(fā)器的邏輯功能測(cè)試33實(shí)驗(yàn)二 常用集成組合邏輯電路（MSI）的功能測(cè)試及應(yīng)用64實(shí)驗(yàn)三 組合邏輯電路的設(shè)計(jì) 95 實(shí)驗(yàn)四 常用中規(guī)模集成時(shí)序邏輯電路的功能及應(yīng)用106 實(shí)驗(yàn)五 時(shí)序邏輯電路的設(shè)計(jì)137 附錄 功能常用芯片引腳圖1425實(shí)驗(yàn)須知、前數(shù)字電子技術(shù)實(shí)驗(yàn) 是電子、 通訊等專(zhuān)業(yè)學(xué)生的一門(mén)技術(shù)基礎(chǔ)課。 通過(guò)這 門(mén)課程的學(xué)習(xí)， 學(xué)生可將電子技術(shù)基礎(chǔ)理論與實(shí)際操作有機(jī)地聯(lián)系起來(lái)， 加深對(duì) 所學(xué)理論課程的理解， 通過(guò)實(shí)驗(yàn)方案的設(shè)計(jì)與實(shí)現(xiàn)、 實(shí)驗(yàn)結(jié)果的分析和實(shí)驗(yàn)故障 的排除等環(huán)節(jié)，

2、培養(yǎng)學(xué)生面向電子工程實(shí)際的分析問(wèn)題、 解決問(wèn)題的能力； 理論 聯(lián)系實(shí)際、 學(xué)以致用的能力； 電子工程技術(shù)人員應(yīng)該具備的動(dòng)手能力、 實(shí)踐能力 和創(chuàng)造能力。本實(shí)驗(yàn)講義是為我院電子、通訊等專(zhuān)業(yè)而編寫(xiě)的。所選實(shí)驗(yàn)內(nèi)容根據(jù)數(shù)字 電子技術(shù)實(shí)驗(yàn)教學(xué)大綱的基本要求，力求與理論課教材 電子技術(shù)基礎(chǔ)數(shù) 字部分（第五版）康華光主編 高等教育出版社 配套，同時(shí)亦考慮了我院實(shí)驗(yàn) 室設(shè)備條件的實(shí)際情況。不足之處，懇請(qǐng)諸位同行和讀者斧正！實(shí)驗(yàn)要求1、實(shí)驗(yàn)前必須充分的預(yù)習(xí)，完成指定的預(yù)習(xí)任務(wù)。2、實(shí)驗(yàn)課是必修課，必須按規(guī)定時(shí)間進(jìn)入實(shí)驗(yàn)室，若有特殊情況，可找同 學(xué)一對(duì)一互換組別，但必須報(bào)告指導(dǎo)老師。3、使用儀器必須了解操作方法

3、及注意事項(xiàng)，在使用時(shí)嚴(yán)格遵守操作規(guī)程， 不按操作規(guī)程，不聽(tīng)從指導(dǎo)教師指揮蠻干者損壞儀器照價(jià)賠償。4、由于實(shí)驗(yàn)箱采用分立元件，連線時(shí)應(yīng)關(guān)斷電源后才能拆、接連線。必須 經(jīng)仔細(xì)檢查無(wú)誤后方可通電實(shí)驗(yàn)，如發(fā)現(xiàn)異?，F(xiàn)象（冒煙、發(fā)燙或有異味）應(yīng)立 即關(guān)斷電源，然后報(bào)告指導(dǎo)教師。找到原因、排除故障后方可繼續(xù)實(shí)驗(yàn)。5、轉(zhuǎn)動(dòng)電位器時(shí)切勿用力過(guò)猛，以免造成元器件損壞。更不可用力推、拉、 搖、壓元器件以免造成損壞。6、實(shí)驗(yàn)過(guò)程中應(yīng)仔細(xì)觀察實(shí)驗(yàn)現(xiàn)象，認(rèn)真記錄實(shí)驗(yàn)結(jié)果，經(jīng)指導(dǎo)教師審閱 同意后，先切斷電源再拆除實(shí)驗(yàn)連接導(dǎo)線，整理好桌面儀器后方可離開(kāi)實(shí)驗(yàn)室。樹(shù)達(dá)學(xué)院實(shí)驗(yàn)實(shí)習(xí)管理中心2010年 3 月 19日實(shí)驗(yàn)一基本門(mén)電路

4、和觸發(fā)器的邏輯功能測(cè)試一、實(shí)驗(yàn)?zāi)康?、掌握集成芯片管腳識(shí)別方法。2、掌握門(mén)電路邏輯功能的測(cè)試方法。3、掌握RS觸發(fā)器、JK觸發(fā)器的工作原理和功能測(cè)試方法 二、實(shí)驗(yàn)設(shè)備與器件1、數(shù)字電路實(shí)驗(yàn)箱2、萬(wàn)用表3、雙列直插式組件74LS00:四一2輸入與非門(mén)（14腳）1塊74LS86:四一2輸入異或門(mén)（14腳）1塊74LS112:雙J-K觸發(fā)器（16腳）1塊 三、實(shí)驗(yàn)原理與內(nèi)容1、測(cè)試與非門(mén)的邏輯功能74LS00為四一2輸入與非門(mén)，在一個(gè)雙列直插14引腳的芯片里封裝了四個(gè)2輸 入與非門(mén)，引腳圖見(jiàn)附錄。14腳為電源端，工作時(shí)接5V,7腳為接地端，1A, 1B 和1Y組成一個(gè)與非門(mén)，1Y 1A 1B。剩余三

5、個(gè)與非門(mén)類(lèi)似。按圖1 1連接實(shí)驗(yàn) 電路。改變輸入信號(hào)，測(cè)量對(duì)應(yīng)輸出，填入表 1 1中，驗(yàn)證其邏輯功能。VCC 5V14邏輯電平1A&1B31YA測(cè)量顯示GND圖1 1 74LS00測(cè)試電路表1 174LS00測(cè)試結(jié)果1A1B1Y00011r 0112、測(cè)試基本RS觸發(fā)器功能兩個(gè)與非門(mén)相接可構(gòu)成基本 RS觸發(fā)器，R、S為觸發(fā)器的清0和置1輸入端。 輸入低電平有效。R、S同時(shí)為1時(shí)，清0置1都無(wú)效，維持原狀。當(dāng)R、S同 時(shí)為0時(shí)。Q和Q端都輸出1,并沒(méi)有不確定輸出，但不滿(mǎn)足互補(bǔ)的關(guān)系。當(dāng) R， S同時(shí)由0變成1以后，Q端和Q的輸出滿(mǎn)足互補(bǔ)條件，但 Q端可能有不確定 的輸出產(chǎn)生?；綬S觸發(fā)

6、器的測(cè)試電路如圖1 2所示。邏 輯 電 平測(cè)量 顯 示圖1 2基本RS觸發(fā)器測(cè)試電路RSQQ功能說(shuō)明01111011表1 2基本RS觸發(fā)器測(cè)試結(jié)果RSQQ功能說(shuō)明00110011表1 3基本RS觸發(fā)器測(cè)試結(jié)果續(xù)(1) 按表12的順序在R和S端輸入信號(hào)，觀察并記錄Q,Q端輸出，并說(shuō)明 觸發(fā)器執(zhí)行的是什么操作(2) 重新連接電路將R和S并聯(lián)，按表1 3控制輸入信號(hào)即控制R和S同時(shí) 由0變成1，多次重復(fù)，觀察R和S為1時(shí)Q和Q端的狀態(tài)，是否有不同的組 合，以正確理解不定狀態(tài)的含義。3、JK觸發(fā)器功能測(cè)試74LS112為雙JK觸發(fā)器，該器件為16腳芯片，16腳為電源端，8腳為接地端， 標(biāo)號(hào)帶1的信號(hào)端

7、組成一個(gè)JK觸發(fā)器，剩余為另一個(gè)JK觸發(fā)器。例如：1CP、1J、1K為第一個(gè)JK觸發(fā)器的CP端J端和K端。相應(yīng)輸出為1Q 和1Q，Rd和1Sd分別是其直接清0和直接置1端，JK觸發(fā)器的特性方程是 Qn1 JQn KQn，圖1 3是其測(cè)試電路，按表1 4順序測(cè)試其功能。邏輯電平VCC 5V16SdJQ74LS112CP測(cè)量顯示RdGND圖1 374LS112測(cè)試電路表1 474LS112測(cè)試結(jié)果SdRdCPJKQnQn 1功能說(shuō)明01XXXX10XXXX1r 1v0001100111v0101r 1v01111v10011v1011p 1v11011v1114、自行安排測(cè)試電路。測(cè)試74LS86

8、四一2輸入異或門(mén)的功能。74LS86的原理和 引腳請(qǐng)參閱附錄。四、實(shí)驗(yàn)報(bào)告要求1、 按照實(shí)驗(yàn)內(nèi)容的要求記錄其對(duì)應(yīng)的結(jié)果，畫(huà)出其邏輯圖，寫(xiě)出其對(duì)應(yīng)表達(dá)式。 并且解釋實(shí)驗(yàn)結(jié)果。2、簡(jiǎn)要說(shuō)明測(cè)試過(guò)程的注意事項(xiàng)。3、回答思考題。五、思考題1、如何判別你所測(cè)試的邏輯門(mén)電路的功能是否正確？2、如果測(cè)試的邏輯門(mén)電路的功能不對(duì)，你如何查找原因？實(shí)驗(yàn)二常用集成組合邏輯電路（MSI）的功能測(cè)試及應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握常用中規(guī)模集成組合邏輯電路的功能。2、掌握常用中規(guī)模集成組合邏輯電路的測(cè)試方法3、掌握常用中規(guī)模集成組合邏輯電路的應(yīng)用。二、實(shí)驗(yàn)設(shè)備與器件1、數(shù)字電路實(shí)驗(yàn)箱2、萬(wàn)用表3、雙列直插式組件74LS138

9、三線一八線譯碼器（16腳）1塊74LS151八選一數(shù)據(jù)選擇器（16腳）1塊74LS20二一 4輸入與非門(mén)（14腳）1塊 三、實(shí)驗(yàn)原理及內(nèi)容1、譯碼器基本功能的測(cè)試74LS138為三線一八線二進(jìn)制譯碼器。C、B A為代碼輸入端，C是高位，G、Ga、 G2b為使能端，當(dāng)G為咼G2a、G2b為低時(shí)，使能有效。C、B、A三位代碼的每種組 合有相應(yīng)的Y譯碼輸出。例如CBA為10時(shí)，丫6有效輸出0。其余Y無(wú)效輸出1. 對(duì)應(yīng)值為輸出丫的邏輯式為：丫 G1G2aG2b m,，m是變量C, B，A的最小項(xiàng)。 按圖2 1連接測(cè)試電路。并按表2 1測(cè)試其基本功能。邏輯電Hill圖2 174LS138 測(cè)試電路表2

10、1 74LS138功能測(cè)試表輸入輸出使能端選擇端丫0Y丫2丫3丫4丫5丫5GGaGbCBAX10XXXX01 1XXX0XXXXX100 :000100 1001100010100 :0111001001001011001101001112、數(shù)據(jù)選擇器的功能測(cè)試74LS151為八選一數(shù)據(jù)選擇器，C, B, A為通道信號(hào)，G為低有效的使能端，D0 D7為數(shù)據(jù)輸入端，丫為輸出端，Y是其互補(bǔ)輸出，當(dāng)G為低時(shí)器件根據(jù)C, B， A的值從D0 D7中選擇一個(gè)送到丫端輸出。例如，CBA為011時(shí)，Y=D, 丫的邏輯7式為：丫mi Di 式中mi為CBA勺最小項(xiàng)。表22是74LS151的功能表。自行安排實(shí)驗(yàn)

11、電路和數(shù)據(jù)表格測(cè)試其基本功能。表22 74LS151的功能表輸入輸出使能GC選擇BA丫yHXXXLHLLLLDbDeLLLHDD1LLHLD2D2LLHHD3D3LHLLD4D4LHLHD5DsLHHLD6DeLHHHDD73、圖22是以74LS138為基礎(chǔ)構(gòu)成的組合電路，連接電路并測(cè)試和記錄其輸入、 輸出關(guān)系。說(shuō)明實(shí)現(xiàn)了何種邏輯功能。圖2274LS138 應(yīng)用電路4、圖2 3是以74LS151為基礎(chǔ)構(gòu)成的組合電路。連接電路并測(cè)試和記錄，其輸 入輸出關(guān)系。并說(shuō)明實(shí)現(xiàn)了何種功能。C1B0B1FA丫B74LS151CD0D1D2D3D4D5D6D7GC0圖2374LS151 應(yīng)用電路四、實(shí)驗(yàn)報(bào)告要

12、求1、按實(shí)驗(yàn)步驟記錄所要求的數(shù)據(jù)，完成各功能表，解釋實(shí)驗(yàn)結(jié)果2、簡(jiǎn)要說(shuō)明譯碼器和數(shù)據(jù)選擇器的邏輯功能測(cè)試方法。3、若發(fā)生故障，試給出原因分析。4、回答思考題。五、思考題1、中規(guī)模集成芯片的使能端具有什么作用？舉例說(shuō)明。2、什么是低電平有效？舉例說(shuō)明。3、三線八線譯碼器能實(shí)現(xiàn)幾個(gè)輸入變量、幾個(gè)輸出變量的邏輯函數(shù)？4、八選一數(shù)據(jù)選擇器能實(shí)現(xiàn)幾個(gè)輸入變量、幾個(gè)輸出變量的邏輯函數(shù)?實(shí)驗(yàn)三組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)?zāi)康?、掌握組合邏輯電路的設(shè)計(jì)方法。2、熟悉集成電路74LS86 74LS138、74LS151的使用方法。3、通過(guò)設(shè)計(jì)電路的功能驗(yàn)證鍛煉解決實(shí)際問(wèn)題的能力。實(shí)驗(yàn)儀器與元器件眾友數(shù)字電路實(shí)驗(yàn)箱、74

13、LS20 74LS86、74LS138、74LS151各一塊。實(shí)驗(yàn)原理1. 組合邏輯電路的設(shè)計(jì)方法(1) 首先根據(jù)給出的問(wèn)題進(jìn)行邏輯抽象，確定輸入變量和輸出變量，定義邏輯狀態(tài)的含義，再按照要求給出事件的因果關(guān)系，列出真值表。(2 )根據(jù)真值表寫(xiě)出相對(duì)應(yīng)的邏輯表達(dá)式，用代數(shù)法或卡諾圖化簡(jiǎn)，求出最簡(jiǎn)的邏輯表達(dá)式，并轉(zhuǎn)化成適合給定條件的形式。(3) 根據(jù)最終選定的邏輯表達(dá)式，畫(huà)出其邏輯電路圖。(4) 在邏輯電路圖上標(biāo)出對(duì)應(yīng)器件的引腳號(hào)，然后實(shí)驗(yàn)箱上進(jìn)行接線，驗(yàn)證其設(shè)計(jì)電路功 能是否符合真值表，并經(jīng)分析、比較得出設(shè)計(jì)結(jié)論。2. 主要芯片功能說(shuō)明(1) 譯碼器 74LS1383-8線譯碼器74LS138

14、中有8個(gè)輸出端，它包含了 3個(gè)輸入變量的全部最小項(xiàng)的譯碼。 用n變量譯碼器加上與非門(mén)電路，就能獲得任何形式的輸入變量不大于n的組合邏輯電路。注意：74LS138有3個(gè)附加的使能控制端 G1、G?a和G?b。當(dāng)G1 = 1、G2a= G?b= 0時(shí)，譯碼 器處于工作狀態(tài)，否則譯碼器被禁止，所有輸出端被封鎖為高電平。(2) 數(shù)據(jù)選擇器74LS151在數(shù)字信號(hào)的傳輸過(guò)程中，有時(shí)需要從一組輸入數(shù)據(jù)中選出某一個(gè)來(lái)，這時(shí)就要用到數(shù)據(jù)選擇器(或稱(chēng)為多路開(kāi)關(guān))。3 設(shè)計(jì)范例例一：設(shè)計(jì)一個(gè)三人表決電路。執(zhí)行功能是：少數(shù)服從多數(shù)，多數(shù)贊成時(shí)決議通過(guò)生效。要 求用與非門(mén)實(shí)現(xiàn)。解：(1)據(jù)題意進(jìn)行邏輯分析、設(shè)計(jì)，并列

15、出真值表。邏輯分析：在此邏輯問(wèn)題中，設(shè) A、B、C為三個(gè)輸入變量，分別代表參加表決的邏輯變 量，變量為1表示贊成，為0表示反對(duì)；設(shè)F為輸出變量，表示表決結(jié)果，為1表示通過(guò)，為0表示反對(duì)通過(guò)。列出真值表如表3-1所示。表3-1三人表決電路的真值表ABCF00000010010001111000101111011111（2）根據(jù)真值表3-1寫(xiě)出F的與或表達(dá)式。即：F = BC + AC + AB + ABC式經(jīng)化簡(jiǎn)得： F = AC + AB + BC由于題意要求用與非門(mén)實(shí)現(xiàn)，所以要對(duì)進(jìn)行變換為“與非門(mén)”形式。即: F = AC+AB+BC =AC?AB?BC（3）根據(jù)式畫(huà)出其邏輯電路圖（附有引腳

16、編號(hào)），如圖 3-1所示。圖3-1（4）在實(shí)驗(yàn)箱上搭成邏輯電路，并進(jìn)行驗(yàn)證。結(jié)論：該設(shè)計(jì)電路的邏輯功能完全符合三人 表決功能的需要。實(shí)驗(yàn)任務(wù)及要求1、設(shè)計(jì)一個(gè)一位全減器電路。解：（1）據(jù)題意進(jìn)行邏輯分析、設(shè)計(jì)，并列出真值表。邏輯分析：在全減器電路中，設(shè)定A為被減數(shù)，B為減數(shù)，G為來(lái)自低位的借位， D為輸出兩數(shù)之差，C為向高位的借位。列出真值表如表3-1所示。表3-1 一位全減器真值表結(jié)果A （被減數(shù)）B （減數(shù)）G1 （低位的借位）D （差）C （高位的借位）0000000101 001 1100101110111（2）根據(jù)真值表寫(xiě)出 D、與或式邏輯表達(dá)式。 并要求將表達(dá)式轉(zhuǎn)化為用74LS13

17、8和與非門(mén)實(shí)現(xiàn)的形式，C =(3) 畫(huà)出邏輯電路圖。(4) 在實(shí)驗(yàn)箱上搭成設(shè)計(jì)電路，然后驗(yàn)證其邏輯功能，得出設(shè)計(jì)結(jié)論。2、設(shè)計(jì)一個(gè)用三個(gè)開(kāi)關(guān)控制一盞燈的邏輯電路。電路要求任何一個(gè)開(kāi)關(guān)都能控制燈的亮滅。方法一：用74LS86實(shí)現(xiàn)。方法二：用 74LS138和74LS20實(shí)現(xiàn)。方法三：用74LS151數(shù)據(jù)選擇器實(shí)現(xiàn)。解：(1)據(jù)題意進(jìn)行邏輯分析、設(shè)計(jì)，并列出真值表。邏輯分析：用變量 A B、C表示三個(gè)開(kāi)關(guān)，開(kāi)關(guān)閉合用“1”表示，開(kāi)關(guān)斷開(kāi)用“ 0”表示；燈亮用F=1表示，燈滅用 F=0表示。列出真值表如表 3-2所示。表3-2三個(gè)開(kāi)關(guān)控制一盞燈的真值表結(jié)果開(kāi)關(guān)A開(kāi)關(guān)B開(kāi)關(guān)C燈F00000010100

18、11100101110111方法一：用74LS86實(shí)現(xiàn)。74LS86實(shí)現(xiàn)的形式,(2) 根據(jù)真值表寫(xiě)出邏輯表達(dá)式。并按要求將表達(dá)式轉(zhuǎn)化為用(3) 畫(huà)出邏輯電路圖。(4) 在實(shí)驗(yàn)箱上搭成設(shè)計(jì)電路，然后驗(yàn)證其邏輯功能，得出設(shè)計(jì)結(jié)論: 方法二：用 74LS138和74LS20實(shí)現(xiàn)。（2）根據(jù)真值表寫(xiě)出邏輯表達(dá)式。并要求將表達(dá)式轉(zhuǎn)化為用74LS138和與非門(mén)實(shí)現(xiàn)的形式,（3）畫(huà)出邏輯電路圖。（4）在實(shí)驗(yàn)箱上搭成設(shè)計(jì)電路，然后驗(yàn)證其邏輯功能，得出設(shè)計(jì)結(jié)論。方法三：用74LS151數(shù)據(jù)選擇器實(shí)現(xiàn)。實(shí)驗(yàn)步驟同方法三中（2）、（ 3）、（ 4）.提示：輸入變量 A、B C分別接到74LS151的數(shù)據(jù)輸入端作為

19、選擇變量，把F的值放在對(duì)應(yīng)的待選擇數(shù)據(jù)上，Y0.Y7分別接1001 0110。思考題1、總結(jié)用MSI和SSI設(shè)計(jì)組合邏輯電路的方法與兩種方法的異同。2、 完成同一邏輯功能是否用MSI器件一定比用SSI器件簡(jiǎn)單？舉例說(shuō)明。3、你在設(shè)計(jì)電路與實(shí)驗(yàn)調(diào)試電路中遇到哪些問(wèn)題？你是如何分析和解決這些問(wèn) 題的？實(shí)驗(yàn)四 常用中規(guī)模集成時(shí)序邏輯電路的功能及應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握常用中規(guī)模集成時(shí)序邏輯電路的測(cè)試方法。2、掌握常用中規(guī)模集成計(jì)數(shù)器，寄存器的邏輯功能。3、掌握常用中規(guī)模集成時(shí)序邏輯電路的應(yīng)用及功能擴(kuò)展。二、實(shí)驗(yàn)設(shè)備與器件1、數(shù)字電路實(shí)驗(yàn)箱。2、萬(wàn)用表。3、雙列直插式組件74LS194四位雙向移位寄存

20、器（16腳）一片74LS161同步四位二進(jìn)制加法計(jì)數(shù)器（16腳）一片74LS90異步二一五一進(jìn)制計(jì)數(shù)器（14腳）一片74LS00四一2輸入與非門(mén)（14腳）一片三、實(shí)驗(yàn)原理和內(nèi)容1、二進(jìn)制計(jì)數(shù)器功能測(cè)試74LS161是四位二進(jìn)制同步加法計(jì)數(shù)器，帶有異步清零和同步預(yù)置及使能功能，Rd為異前清0輸入端，LD為同步預(yù)置輸入端，S1, S為使能端。D Db為預(yù)置輸 入數(shù)據(jù)端。Q3 Q0為計(jì)數(shù)輸出，C為進(jìn)位輸出端。表3 1為74LS161的功能表。清零預(yù)置RDLD使能S1S2時(shí)鐘CP預(yù)置數(shù)據(jù)輸入DoDiDD輸出Q0QQQLXXXXXXXXLLLLHLXXDoDiD2D3DODiD2D3HHLXXXXXX保

21、持HHXLXXXXX保持HHHHXXXX計(jì)數(shù)表3-1 74LS161的功能表151112I10RdQ3LDQ2SIQIS2goCPD3D2D1D074L5161 C214 T?8測(cè)a顯示Tcc C-H5T)GND圖3 174LS161 基本測(cè)試電路按圖31連接測(cè)試電路，并按以下步驟進(jìn)行測(cè)量。(1) Rd=0測(cè)量其輸出Q3 Q2 Qi Qo及C ,說(shuō)明其功能。(2) Rd=1,LD=0,CPT;測(cè)量輸出，說(shuō)明其功能。(3) Rd=1,LD=1,EP=1,ET=0,CR ;測(cè)量輸出，說(shuō)明其功能。(4) Rd=1,LD=1,EP=0,ET=1,CP ;測(cè)量輸出，說(shuō)明其功能。(5) Rd=1,LD=1

22、,EP=1,ET=1,CPt;測(cè)量輸出，并畫(huà)出狀態(tài)轉(zhuǎn)換圖，說(shuō)明其功能。2、十進(jìn)制計(jì)數(shù)器的功能測(cè)試74LS90為二五十進(jìn)制計(jì)數(shù)器，S9 (1)，S)(2)為置九輸入端，Rm 1), Rm2)為清零輸入 端，CP為二進(jìn)制數(shù)器輸入端，對(duì)應(yīng)輸出為 Q, CP為五進(jìn)制計(jì)數(shù)器的輸入端，對(duì) 應(yīng)的輸入為Q，Q，Q。表3 2是74LS90的功能表。自行安排測(cè)試電路，測(cè)試 其置九、清零和二進(jìn)制，五進(jìn)制及十進(jìn)制計(jì)數(shù)功能。表32 74LS90功能表復(fù)位輸入R0 (1)R)(2)置位輸入S9 (1)S (2)時(shí)鐘CP輸出QQQQ3HHLXXLLLLHHXLXLLLLXXHHXHLLHLXLXCPoJ一位二進(jìn)制計(jì)數(shù)(Q)

23、LXXLCP1J三位五進(jìn)制計(jì)數(shù)(Q3QQ)XLLXCP0J四位十進(jìn)制計(jì)數(shù)(Q3QQQ)XLXL計(jì)數(shù)3、任意進(jìn)制計(jì)數(shù)器圖32為74LS161加上反饋清零后構(gòu)成的十二進(jìn)制計(jì)數(shù)器(1) 連接電路測(cè)試其計(jì)數(shù)狀態(tài)轉(zhuǎn)換關(guān)系。(2) 自行修改電路用反饋預(yù)置實(shí)現(xiàn)相同狀態(tài)轉(zhuǎn)換關(guān)系。圖3274LS161 應(yīng)用電路4、移位寄存器功能測(cè)試74LS194為四位雙向移位寄存器，Rd為異步清定輸入端，S1, SO為功能控制端， 配合CP正沿可實(shí)現(xiàn)保持、左移、右移和并行輸入的功能。表 33 74LS194的 功能表。自行設(shè)計(jì)測(cè)試電路，測(cè)試其功能。33 74LS194的功能表序 號(hào)清零輸入輸出控制信號(hào)串行輸入時(shí)鐘脈沖CP并行輸

24、入QDQQBQS1So左移DSl右移DsrA B C D1LXXXXXX X X XLLLL2HXXXXH(L)X X X XqDQC qb qA3HHHXXD C B ADCBA4HHLHXX X X XHqD QCqB5HHLLXX X X XL qD QC qB6HLHXHfX X X XqC qB qah7HLHXLfX X X XQC qB qAl8HLLXXXX X X XqD QC QB QA四、實(shí)驗(yàn)報(bào)告要求1、按實(shí)驗(yàn)內(nèi)容要求記錄實(shí)驗(yàn)數(shù)據(jù)，說(shuō)明其邏輯功能。2、若發(fā)生故障，試給出原因分析。3、總結(jié)中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法。4、回答思考題。五、思考題 1、同步預(yù)置與異

25、步預(yù)置，在設(shè)計(jì)應(yīng)用電路時(shí)有何不同實(shí)驗(yàn)五 時(shí)序邏輯電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、掌握時(shí)序邏輯電路的一般設(shè)計(jì)方法。2、掌握用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法。3、掌握中規(guī)模集成計(jì)數(shù)器的擴(kuò)展。二、設(shè)計(jì)要求1、試分別用74LS161、74LS90設(shè)計(jì)一個(gè)七進(jìn)制計(jì)數(shù)器。2、試選用合適器件實(shí)現(xiàn)下列狀態(tài)轉(zhuǎn)換圖。00010010 00110100 01010110 011100013、 試用兩片74LS90設(shè)計(jì)一個(gè)100進(jìn)制計(jì)數(shù)器，再將其轉(zhuǎn)化為60進(jìn)制計(jì)數(shù)器4、試用兩片74LS161采用三種不同的方法設(shè)計(jì)一個(gè)24進(jìn)制計(jì)數(shù)器。三、實(shí)驗(yàn)報(bào)告要求1、要求有詳細(xì)的設(shè)計(jì)過(guò)程及設(shè)計(jì)原理電路圖。2、要求列出詳細(xì)的設(shè)備及

26、元器件清單。3、要求擬定實(shí)驗(yàn)測(cè)試方法、步驟及數(shù)據(jù)測(cè)試表格。4、要求畫(huà)出電路接線圖，列出電路測(cè)試數(shù)據(jù)表。5、回答思考題。四、思考題1、總結(jié)用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法？2、總結(jié)時(shí)序邏輯電路的自啟動(dòng)設(shè)計(jì)方法？并舉例說(shuō)明。3、你在設(shè)計(jì)電路與實(shí)驗(yàn)調(diào)試電路中遇到哪些問(wèn)題？你是如何分析和解決這些問(wèn) 題的？附錄常用芯片引腳圖74LS00R F>A 6Y 5A 5Y 4A 4Y iTJilJiiLjtLTaLJK-.74LS041 曲 rT： iVcc 4B 4A 4Y 3B 3A 3Y冨冨西円回£| 1J21A IB 1Y 2A 2B 2Y GND1A 1Y 2A 2Y 3A

27、3Y GND74LS00 四2輸入與非門(mén)74LS04 六反相器74LS90二-五-十進(jìn)制異步加計(jì)數(shù)器Vcc 1Rd 2Rd 2CP 2K 2J 2Sd 2Q.161514131211109.74LS1126_781CP 1K 1J1Sd 1Q 1Q 2Q GND74LS112 雙負(fù)沿觸發(fā)JK觸發(fā)器74LS148 八線三線優(yōu)先編碼器Vcc 2D 2C MC 2E 2A 2YJ 74LS20o丨 1|2 |丨3 | |5 丨|& |E1A IB NC IC ID 1Y GND74LS20 雙4輸入與非門(mén)Vcc 4E 4A +Y 3E 3A 3Y1101121 Til iQir9irsiJ74L：n-1j 1戶(hù)>G6r&lLUL2J13JL4J5JI£|LLI1A IE 1Y 2A 2B 2T 目ND74LS86 四2輸入異或門(mén)VCCVo Y1 的 V3 ¥4 約 Ye 同冋阿呵! ITT而1Vcc I)4 6 D6 Dy A B C 苗 冋冋 冋回TT1回丙174LS15174LS138LUL2JI3J14J15J16JL7JHJA E CG1 ¥7 &a