基于CycloneII和MSP430的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)

1、基于cycloneii和msp430的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)隨著信息技術(shù)和網(wǎng)絡(luò)化進(jìn)程的進(jìn)展，網(wǎng)絡(luò)通信平安問題日益突出。現(xiàn)場可編程門陣列()以其自身設(shè)計(jì)靈便、牢靠性高的優(yōu)點(diǎn)廣泛應(yīng)用于加密領(lǐng)域。硬件實(shí)現(xiàn)的加密算法不占用計(jì)算機(jī)資源加密過程徹低與外部隔離，具有較高的數(shù)據(jù)庇護(hù)能力。算法可靈便轉(zhuǎn)變，具有較強(qiáng)的自立性。加密機(jī)由，fpga和el通信接口組成。fpga內(nèi)部算法由語言編寫。該系統(tǒng)適用于要求數(shù)據(jù)平安較高的場合，其終端可為計(jì)算機(jī)，銀行pos機(jī)等，提供數(shù)據(jù)傳輸?shù)钠桨残院捅Ｃ苄浴? 流加密解密原理及算法21 流加密解密原理流密碼由密鑰和密碼算法兩部分組成，密鑰普通存儲在加解密設(shè)備內(nèi)部，在數(shù)據(jù)傳輸前已設(shè)置完成。密

2、碼算法在較長時(shí)光內(nèi)是不變的。在同步流密碼中，只要發(fā)送端和接收端有相同的密鑰和內(nèi)部狀態(tài)，就能產(chǎn)生相同的密鑰流。數(shù)據(jù)傳輸時(shí)，加密端和解密端用法同一個(gè)初始密鑰，加密時(shí)密碼流與明文相異或得到密文，同時(shí)每隔一定時(shí)光加入同步數(shù)據(jù)；解密時(shí)以同步模式產(chǎn)生的密文與密碼流舉行異或得到明文，同步模式采納63位gold碼。囫圇加解密過程與發(fā)送數(shù)據(jù)格式1所示。在發(fā)送密文中加入初始同步碼，接收端利用gold碼的三值特性檢測gold碼實(shí)現(xiàn)同步數(shù)據(jù)。對接收數(shù)據(jù)流和gold碼做相互關(guān)運(yùn)算，相關(guān)結(jié)果滿足gold碼的三值特性，解釋當(dāng)前數(shù)據(jù)流是發(fā)送端加入的同步gold碼標(biāo)記為密文的起始，然后調(diào)用解密算法對后續(xù)的密文解密，復(fù)原傳輸?shù)臄?shù)

3、據(jù)。22 a5/1算法原理a51引是gsm移動通信中數(shù)據(jù)傳輸?shù)牧髅艽a加密算法。a51密碼流產(chǎn)生器生成的密碼與明文數(shù)據(jù)幀的每一位相異或得到密文序列。a51算法由3個(gè)不同長度的線性反饋移位寄存器r1，r2，r3組成，其長度分離為19，22，23位，其反饋特征方程分離為：x18+x17+x16+x13+1,x22+x21+x20+x7+1。算法的初始密鑰是64位向量。密碼流輸出位為3個(gè)移位寄存器的異或輸出。移位寄存器的使能由多數(shù)函數(shù)控制。rl的第8位、r2的第10位、r3的第10位為多數(shù)函數(shù)數(shù)據(jù)輸入，它們打算3個(gè)移位寄存器的移位情況。在這3個(gè)數(shù)據(jù)位中，假如有兩個(gè)或兩個(gè)以上的都為0，多數(shù)函數(shù)值就為0；

4、假如有兩個(gè)或兩個(gè)以上的都為1，多數(shù)函數(shù)值就為1。多數(shù)函數(shù)輸入的3個(gè)數(shù)據(jù)位中與多數(shù)函數(shù)值相同，相應(yīng)的移位寄存器就移位。a51的硬件實(shí)現(xiàn)原理2所示。密碼流的產(chǎn)生分兩個(gè)階段第一階段給寄存器裝人64位初始值；其次階段則按照時(shí)鐘節(jié)拍和使能控制產(chǎn)生密碼流。23 w7算法原理w7h算法與a51算法在結(jié)構(gòu)原理上有相像之處。w7算法由8個(gè)類似于a51算法硬件結(jié)構(gòu)模塊并行組成，每一個(gè)模塊都包含3個(gè)線性反饋移位寄存器和多數(shù)函數(shù)。不同的是w7算法是128位的初始密鑰，線性反饋移位寄存器的長度圖2 a51算法的硬件實(shí)現(xiàn)原理和反饋結(jié)構(gòu)都不同于a51算法。3個(gè)線性反饋移位寄存器長度分離為38、43、47位。8個(gè)并行模塊采納

5、同一初始密鑰。但反饋結(jié)構(gòu)和多數(shù)函數(shù)的輸入位均各不相同。8個(gè)模塊的輸出組成8位密碼流，加密效率更高。各線性移位寄存器由固定數(shù)據(jù)位通過規(guī)律與產(chǎn)生1位數(shù)據(jù)，再將該位數(shù)據(jù)與最高位輸出異或，最后將3個(gè)移位寄存器輸出再異或輸出作為本并行塊的密碼位輸出。因?yàn)橛?個(gè)并行塊，最后總的輸出8 bit，即1字節(jié)。設(shè)計(jì)時(shí)，每隔8個(gè)時(shí)鐘周期輸出一次，保證數(shù)據(jù)速率的全都性。3 系統(tǒng)硬件設(shè)計(jì)該系統(tǒng)硬件設(shè)計(jì)由單片機(jī)，fpga和el接121等組成，3所示。單片機(jī)用于輸入用戶初始密鑰；fpga負(fù)責(zé)密鑰流產(chǎn)生以及加解密；e1接口實(shí)現(xiàn)數(shù)據(jù)流的發(fā)送和接收，完成hdb3碼和ttl電平之間的轉(zhuǎn)換，實(shí)現(xiàn)通信接口單元和協(xié)議數(shù)據(jù)處理單元之間的全

6、雙工通信。因?yàn)橥ㄐ沛溌凡杉{e1標(biāo)準(zhǔn)，該系統(tǒng)設(shè)計(jì)的外部數(shù)據(jù)鏈路接121采納e1接口，選用接口器件ds21348。ds21348支持el和t1線接口單元，通過寄存器設(shè)置挑選e1線接口單元。ds21348可配置為硬件模式，完成hdb3到ttl、ttl到hdb3的電平轉(zhuǎn)換，時(shí)鐘同步、數(shù)據(jù)信號格式轉(zhuǎn)換以及數(shù)據(jù)幀處理。該系統(tǒng)可并行處理兩路數(shù)據(jù)，一路加密，一路解密，實(shí)現(xiàn)全雙工通信。因?yàn)閠i公司的系列微處理器平臺具有低功耗和小體積等特點(diǎn)，適合便攜式應(yīng)用場合，所以單片機(jī)采納msp430系列，并通過spi接口實(shí)現(xiàn)與fpga的數(shù)據(jù)通信。單片機(jī)外接一鍵盤，用于輸入初始密鑰。考慮到用戶輸入密鑰位數(shù)不能無數(shù)，可設(shè)置簡短的

7、密鑰，并在單片機(jī)內(nèi)部擴(kuò)展至算法所需的位數(shù)，然后通過單片機(jī)spi接口傳送至fgpa。spi接口共4條信號線：串行時(shí)鐘(sck)，主機(jī)輸出從機(jī)輸入(mosi)，主機(jī)輸入從機(jī)輸出(miso)，從機(jī)片選(ss)。spi接口可配置為主或從模式。設(shè)計(jì)配置為主模式。當(dāng)單片機(jī)向fpga傳輸指令或數(shù)據(jù)時(shí)，應(yīng)用spio模式。當(dāng)片選信號丙拉低，在每個(gè)時(shí)鐘(sck)的升高沿發(fā)送數(shù)據(jù)，無需fpga向單片機(jī)輸人數(shù)據(jù)，所以不用法miso數(shù)據(jù)線。片選信號ss與fp-ca的ram的使能相連，控制數(shù)據(jù)讀入。當(dāng)用戶輸人初始密鑰后，經(jīng)過數(shù)據(jù)擴(kuò)展，與算法挑選數(shù)據(jù)通過spi接口傳送至fpga。spi接口時(shí)序4所示。fpga采納cyclo

8、neii系列中的ep20f256c6，該器件是低成本架構(gòu)fpga，可提供多達(dá)18 752個(gè)規(guī)律單元152個(gè)用戶io，239 616 bit的存儲位，密度超過cyclonei fpga的3倍，徹低滿足系統(tǒng)設(shè)計(jì)需要。cycloneii fpga內(nèi)部的規(guī)律資源可實(shí)現(xiàn)復(fù)雜應(yīng)用。cycloneii器件采納的低成本串行配置器件，這種串行配置器件最大可提供64 mbit的nash存儲器。所以，采納ep20f256c6可高效完成系統(tǒng)核心算法，有效節(jié)省成本。其內(nèi)部算法由vhdl語言編程實(shí)現(xiàn)。主要程序模塊：加解密算法模塊(a51和w7)、數(shù)據(jù)存儲模塊、同步產(chǎn)生模塊、同步檢測模塊。加密和解密各有一套自立的模塊集合。

9、其中a51算法模塊的vhdl代碼如下：fpga的模塊控制由兩個(gè)自立的狀態(tài)機(jī)組成，用于處理加密算法和解密算法，其狀態(tài)轉(zhuǎn)換5所示。系統(tǒng)上電初始化后，由用戶向單片機(jī)輸入初始密鑰和算法挑選數(shù)據(jù)，通過spi接口送入fpga，fpga接收到密鑰后將初始密鑰傳給算法模塊，算法模塊初始化后產(chǎn)生同步gold碼，并等待數(shù)據(jù)，當(dāng)待加密數(shù)據(jù)有效時(shí)，啟動加密算法；當(dāng)數(shù)據(jù)無效時(shí)，再次進(jìn)入等待數(shù)據(jù)狀態(tài)。相應(yīng)地，解密模塊先檢測起始的同步gold碼，檢測到后，當(dāng)待解密數(shù)據(jù)有效時(shí)，啟動解密算法，當(dāng)待解密數(shù)據(jù)無效時(shí)，再次進(jìn)入等待數(shù)據(jù)狀態(tài)。如此往復(fù)，完成數(shù)據(jù)的加密解密過程。在密鑰傳輸過程中，因?yàn)閮煞N算法所需的初始密鑰位數(shù)不同，當(dāng)用法w7算法時(shí)，初始密鑰在送入fpga中后還需二次擴(kuò)展達(dá)到所需的位數(shù)。4 與分析采納li 80軟件仿真fpga功能。共用4 865個(gè)規(guī)律單元，1 024 bit的片上存儲位，時(shí)序分析得到最大工作頻率為9579 m