√半導體存儲器——分類、結構和性能

1、半導體存儲器（解說）分類、結構和性能作者：Xie M. X.（UESTC,成都市）計算機等許多系統(tǒng)中都離不開存儲器。 以讀出其中數據的一種器件。存儲器有兩大類：（1）半導體存儲器的分類和基本結構：半導體存儲器是一種大規(guī)模集成電路， 它的分類如圖1 斷電源以后能否保存數據的特性，可區(qū)分為 不揮發(fā)性存儲器 存儲器也都是不揮發(fā)性存儲器。半導體存儲器也可根據其存儲數據的方式不同，區(qū)分為讀存儲器（ROM ）兩大類。RAM可以對任意一個存儲單元、存儲器就是能夠存儲數據、并且根據地址碼還可 磁存儲器和半導體存儲器。所示。半導體存儲器根據其在切 和易揮發(fā)性存儲器兩大類。磁隨機存取存儲器 （RAM ）和只 以任

2、意的次序來存 /?。醋x4ROM ）。出/寫入）數據，并且存/取的時間都相等。 ROM則是在制造時即已經存儲好了數據，一般 不具備寫入功能，只能讀出數據（現在已經發(fā)展出了多種既可讀出、又可寫入的半導體存儲器還可以根據其所采用工藝技術的不同，區(qū)分為MOS存儲器和雙極型存儲器兩種。采用MOS工藝制造的稱為 MOS存儲器；MOS存儲器具有密度高、功耗低、輸入 阻抗高和價格便宜等優(yōu)點，用得最多。采用雙極型工藝制造的，稱為雙極型存儲器；雙極型 存儲器的優(yōu)點就是工作速度高。圖1半導體存儲器的分類memory array）是半導體存儲器的基本結構就是存儲器陣列及其它電路。存儲器陣列（ 半導體存儲器的主體，用

3、以存儲數據；其他就是輸入端的地址碼緩存器、行譯碼器、讀出放 大器、列譯碼器和輸出緩沖器等組成。各個存儲單元處在字線（ WL，word line ）與位線（BL, bit line ）的交點上。如果存儲 器有N個地址碼輸入端，則該存儲器就具有2N比特的存儲容量；若存儲器陣列有2n根字線, 那么相應的就有2N n條位線（相互交叉排列）。在存儲器讀出其中的數據時，首先需通過地址碼緩存器把地址碼信號送入到行譯碼器、 并進入到字線，再由行譯碼器選出一個WL，然后把一個位線上得到的數據（微小信號）通過讀出放大器進行放大，并由列譯碼器選出其中一個讀出放大器，把放大了的信號通過多路輸出緩沖器而輸出。在寫入數據

4、時，首先需要把數據送給由列譯碼器選出的位線，然后再存入到位線與字線相交的存儲單元中。當然，對于不必寫入數據的ROM （只讀存儲器）而言，就不需要寫入電路。（2）RAM和ROM的比較：RAM （隨機存取存儲器）中的每一個單元都有 x-y地址，這不同于其他串行存儲器 磁存儲器）。RAM大體上可分為 SRAM （靜態(tài)RAM ）和DRAM （動態(tài)RAM）兩種， 是能夠長期保留數據的存儲器（只要不斷開電源），而DRAM則是需要不斷“刷新”斷進行存儲動作）的存儲器。ROM （只讀存儲器）的體系結構與RAM類似，則ROM也具有隨機存取的能力； 又稱為讀寫存儲器。RAM和ROM的讀出過程完全相同， 但是其讀出

5、（?。┖蛯懭耄ù妫┑念l率不同： 的讀/寫機會幾乎相等；而 ROM的讀出頻率一般要遠高于其寫入頻率。ROM具有定向寫入能力（可從沒有任何寫入能力的純ROM寫入到EEPROM）；的壽命（寫入/擦除的次數）在104次以上。此外，ROM比RAM 此，只要是沒有繁瑣寫入時都可采用（如SRAM（即不ROMRAMROM 因ROM，例如查表（代碼轉換、字符發(fā)生、三角函數等）；的尺寸小、性價比高。也可用于存儲邏輯功能（如可編程邏輯器件）和例行程序。（3）典型的半導體存儲器： SRAM （靜態(tài) RAM）:“靜態(tài)”即表示只要電源不斷，就能夠穩(wěn)定地保存數據。 穩(wěn)態(tài)的觸發(fā)器。在圖2中示出了由雙穩(wěn)態(tài)觸發(fā)器構成的一種 示互

6、補。SRAM在實質上就是一個雙SRAM陣列。BL上面的橫線表為負載管，因為該負載管的電流大小不是關鍵因素，故可 來代替，也可以采用電阻來代替。若采用電阻負載的存儲（或稱為4T存儲單元）；實際上這里的電阻負載往往采存儲單元的構成：在圖2的每一個單元中都包含有兩個反向并聯的倒相器和兩個傳輸門晶體管，即為六個晶體管的單元（6T存儲單元）。這里采用了 CMOS器件，故這種6T存儲單元也稱為 CMOS 型存儲單元。6T存儲單元中的 P-MOSFET 用面積較小的TFT （薄膜晶體管） 單元，則稱為高阻負載型存儲單元 用耗盡型MOS二極管來代替。兩種存儲單元的比較：CMOS型存儲單元包括兩個反相器和兩個傳

7、輸門，共有兩種型式（ 晶體管，因此結構較復雜。但是，CMOS型存儲單元的功耗?。ㄖ绷麟娏鲊蠛凸ぷ鳒囟确秶鷮挘瑥亩?SRAM存儲單元的周圍電路中也都采用 待機時的耗電<0.1 pA，所以在利用電池工作時可以保存數據達十年以上。高阻負載型存儲單元的結構較簡單，其負載電阻可以采用堆積在晶體管上的多晶硅布線層來構成，因此是一種立體結構。通過加大負載電阻，可以把存儲單元消耗的電流降低到 1pA數量級，并且通過采用CMOS的周圍電路可以獲得待機時的耗電為1卩A數量級；因此，利用電池可以把數據保存兩年左右。然而由于負載電阻較大，則這種雙穩(wěn)態(tài)電路難以確保在保持和讀出數據時的穩(wěn)定性。SRAM的特點和應

8、用：與DRAM相比，雖然SRAM存儲單元所需要的晶體管數目較多（ 6T或者4T）,故不 利于大規(guī)模集成。但是SRAM讀出數據的速度較快（因為在讀出時不會破壞存儲單元本身的數據），并且保存數據所需要的耗電也較小，所以SRAM通常用作為與高速處理器之間傳遞數據的存儲器一一超高速緩沖存儲器 （cache memory）或者攜帶式電子設備的存儲器。 DRAM （動態(tài) RAM ）:DRAM的存儲單元由一個電容器和一個晶體管（1Tr/1Cap）組成，這里的電容器用以存儲數據電荷，而晶體管起著電荷傳輸門的作用（晶體管采用共柵接法，速度較快）。圖3示出的是由單管單元構成的DRAM陣列。工作原理和基本特性：DR

9、AM的工作：當電容器與晶體管連接的記憶節(jié)點上的電位為電源電壓（ 儲單元的數據即對應于“ 1 ”，當記憶節(jié)點上的電位為地 電位（0V）時，存儲單元的數據即對應于“0”。力口在電容器多晶硅電極上的電壓為恒定值（即設定為記憶節(jié)點 上的最大電位的一半，大約為 Vcc/2）,以使得作用在電 容器氧化層上的電場盡量小。存儲電荷數量的估算（以1Mbit的DRAM為例）：為了防止存儲器集成電路發(fā)生因a粒子的電離作用而引 起的軟擊穿（soft-error）,往往就要求電容器存儲有一定 數量的電荷，即要求電容器具有一定的電容量（大約為 30fF）。因此，可設電容器的有效面積為A=6卩m2，氧化層厚度為tox=7n

10、m,則電容器的電容量為Cs = A X （£ ox / tox） = 6 卩 m2 X （3.9 X 8.85 X 10 如果電源電壓 Vcc=5V，則得到電容器中存儲電荷的數量為p型和n型）的6個<0.1 pA ）、動態(tài)范CMOS ;于是，因Vcc ）時，存ELIt、呵丄BL：I叫廠圖3單管單元的DRAM陣列14F/cm)/7nm30 fFQc = CsX Vcc/2 =30 fF X 2.5V=75 X 10 15C （47X 104）X （1.6 X 10 19C） 即電容器中存儲有大約 47萬個電子。由于電容器總有一定的漏電流，則為了讓數據電荷保存較長的時間，好；并且還

11、要定期地刷新一一恢復數據（再生）。如果要求數據電荷保存1秒鐘，那么就必須把漏電的速度控制在=0.075pA 1個電子/2微秒以下。DRAM的讀出：因為當讀出存儲單元中的微量電荷時，將使得存儲在存儲單元中的數 據受到破壞，故 DRAM的讀出是一種破壞性的過程；并從而必須要對微小的數據電壓進行 放大之后才能實現讀出，這就需要一定的時間（讀出時間），該讀出時間至少也得要而SRAM的讀出時間很短，因為它在讀出時并不破壞存儲的數據。就要求氧化層質較Q/ t= Qc/1 秒30ns。DRAM的結構設計：雖然DRAM的單元都是1Tr/1Cap，但是其具體結構卻是多種多樣的。 因為DRAM存儲 的數據都是用電

12、荷的數量來表示的， 所以如何采用最小的硅片面積來獲得最大的電容量，這就是設計DRAM時所需要考慮的重要問題。在存儲容量小于1Mbit的DRAM中，通常采用“平 面型存儲單元”的結構，它的橫截面如圖4所示。這里采用了三層多晶硅，即晶體管柵極、電容器電極和存儲 單元的位線都采用摻雜多晶硅來制作，故稱這種結構為 三層多晶硅結構。多晶硅的使用，不僅減小了存儲單元 的面積，而且也使得存儲單元結構的改變更加自由。在存儲容量更大的 DRAM中，為了在很小面積的 存儲單元上確保具有一定的電容量，就采用了立體式的 存儲單元結構。一種就是溝槽型結構， 即是在硅片表面上首先刻出溝槽，然后再在溝槽的內表面上形成絕緣層

13、，以增大電容器極板的面積；另外一種就是堆積型結構，即是首先形成晶體管，然后再在上面覆蓋多晶硅層（作為電容器的電極）以增大電容器極板面積。數據的讀出和寫入：因為DRAM在讀出時往往會使數據信號喪失，所以需要讀出再生放大器。由于DRAM的存儲單元所需要的元器件數目較少，故適合于大規(guī)模集成，并且每一個 bit的成本較低，所以，盡管 DRAM在工作時需要不斷刷新，但它仍然是隨機存取存儲器中 用得最多的一種形式。 MROM （掩模只讀存儲器， mask ROM）：MROM的存儲單元由一個晶體管構成，如圖5所示。MROM中晶體管的狀態(tài)（“0”和“ 1 ”）由漏極和位線之間的內部連接（接通或者斷開）來決定。

14、MROM 在制作時就已經把信息固定在存儲單元中了， 所以不能重新改寫其中的數據（即不能再編程）。信息的寫入是在工藝中、通過一塊存儲有數據的掩模來實現的；可采用三種工藝方式來寫入：利用擴散或形成電極的工藝來切斷 電流通路，或者利用離子注入工藝來改變晶體管的閾值電壓 以使得成為常通的耗盡型晶體管。有時把MROM就簡稱為ROM。MROM的數據寫入時間（TAT）較長，因為需要通過掩 模和某種工藝來實現。一般，采用離子注入工藝的TAT最長，但是這種方式對應的單元面積較??；采用電極工藝的 TAT較短，但是存儲單元的面積較大。 FPROM （熔絲可編程只讀存儲器或現場可編程只讀存儲器，PROM是用戶自己可以

15、進行自由寫入數據（編程）的一種只讀存儲亦其中的FPROM則是用戶可采用熔絲技術或者反熔絲技術來實現寫入 種存儲器陣列的結構類似于圖5,所不同的是陣列之間的內部連接（即編程）由用戶自己來完成。當FPROM 一旦寫入了數據之后，該存儲器就不 能再更改其中的數據，因為寫入數據時，需要通過較 大的電流（利用雙極型技術）才能把熔絲熔斷或者熔 接起來。 EPROM （可擦除、可編程只讀存儲器，Erasable圖4平面型DRAM存儲單元BLLBL：rY_一BL1WT* 1=圖5 MROM陣列Fuse PROM）:器可編程（編程）的PROM ;這ROM。HL：圖6 FAMOS單元的EPROM陣列 4PROM

16、）:EPROM是采用帶有控制柵極的浮置柵雪崩注入 MOS晶體管（FAMOS ）來作為存儲器 件的一種PROM。EPROM的結構如圖6所示。對于EPROM，把數據存儲到 FAMOS浮空柵中去的過程也就是利用熱電子的熱發(fā)射注 入效應，因此在存儲器件的漏極（位線）和控制柵極（字線）之間就需要加上較高的電壓， 則與讀出時間（數十納秒）相比，寫入的時間就比較長（數十微秒）。同時，由于FAMOS的采用，則其數據的擦除（即把存儲在浮空柵中的電子釋放出來） 比較困難（因為周圍的氧化硅勢壘很高），即需要紫外線（或者 X射線）的照射才能實現，并且不能進行選擇性擦除。因此這種EPROM就需要封裝在留有石英玻璃窗口的

17、管殼中。也因此常把這種EPROM稱為可編程的紫外線擦除 ROM。因此 EEPROM （電可擦除、可編程只讀存儲器，Electrically Erasable PROM）:EEPROM所采用的存儲器件可以是 SAMOS， 也可以是 MNOS （金屬-氮化物-氧化物-半導體晶 體管）或者FLOTOX （浮柵隧道氧化物晶體管）， 但是現在用得最多的則是 FLOTOX。向這些晶體 管的浮空柵進行注入和取出電荷（寫入 /擦除）的 程基本上都是隧道效應。EEPROM不僅可以進行電擦EEPROM為電可改寫 ROM在圖7中示出了 EEPROM陣列的基本結構。 每一個存儲單元包含兩個晶體管，其中一個是用 于存儲

18、信息的晶體管，另一個是用于選擇地址的晶體管。除，而且也可以利用字節(jié)地址來進行選擇性地擦除，因此又稱（EAROM ）。EEPROM能夠通過柵極電壓的作用、利用隧道效應來比較容易地寫入數據，則所需要 的寫入時間（TAT）要短于EPROM。但是不管是 EPROM也好，還是EEPROM也好，因為 在寫入數據時都利用了熱電子向氧化層的注入效應，而氧化層具有很高的電阻，所以寫入的速度總是遠不如由低阻抗的有源器件（晶體管）構成的 RAM來得快。 快速EEPROM :快速EEPROM也稱為快速EPROM，與EEPROM不同的是采用了一個晶體管單元的結 構（如圖6）,則快速EEPROM的功能不如EEPROM那么

19、完備，即只能進行完全的擦除（同 時清除所有比特信息），而不能進行選擇性地擦除。因此可以說，快速EEPROM實際上就是EPROM和EEPROM的折中。作為大容量EEPROM的一種所謂"快閃存儲器”（Flash memory），由于可以改寫數據，而且數據又具有不揮發(fā)性，所以廣泛地用來記憶半固定的數據。 非易失性RAM :這種存儲器可看作為非易失性SRAM，也可看作為編程時間短、具有持續(xù)性久的EEPROM。如果能夠實現的話，這種存儲器應該是一種理想的存儲器。（4）提高半導體存儲器制造合格率的措施備份技術：備份存儲單元的必要性：半導體存儲器是一種大規(guī)模集成電路，它所包含的存儲單元數目已經多至

20、109以上，而每一個存儲單元的面積卻小于1呵2,因此在制造中要完全保證每一個存儲單元都達到要求，就較為困難。實際上，由于工藝過程中的雜質和灰塵等的影響，往往不可能做到每一個存儲單元都是合格品，從而就需要采取一些措施才能提高存儲器產品的合格率。為了提高存儲器的合格率，可以從兩個方面來考慮：一方面是提高工藝技術水平，另一 方面是采取其他的補救措施。 在設計時，有意設置一定數量的 備份存儲單元，就是一種有效 的補救措施；當有某個存儲單元不合格時，即可以采用合格的備份單元來置換之， 以達到提 高整個存儲器芯片的合格率。部分存儲單元的設計：備份存儲單元的數目需要考慮多種因素來進行選取。當采用較多的備份存

21、儲單元時，使有多個存儲單元不合格，也可以通過置換來提高產品合格率，這可以降低制造成本；但是,若備份存儲單元較多時，就會增大存儲器電路芯片的尺寸，則使得一個大圓片上的電路芯片的數量減少，這又將增加制造成本。因此，備份存儲單元的數目需要選取得適當。備份存儲單元的設置和置換方法：對于由行、列構成的存儲器陣列而言，就需要分別設置行和列的備份存儲單元； 并且在存儲器電路中設置有可以檢測出不合格單元的地址碼的器 件以及一個比較電路。當對芯片測量出不合格的存儲單元的行、列的地址碼后，即可通過比較電路來把對不合格單元地址碼的存取轉換到備份單元去，從而能夠實現所有地址碼的存儲單元都可以正常工作。用來轉換地址碼的電路有激光、電流熔斷熔絲和 PROM存儲單元等。（5）提高半導體存儲器可靠性的措施：經時退化問題：這是半