數(shù)字電子技術(shù)試題庫及答案(學霸專用,用了都說好)

1、數(shù)字電子技術(shù)期末試題庫一、選擇題：A組：1.如果采用偶校驗方式，下列接收端收到的校驗碼中,（A ）是不正確的A、 00100B、 101002、某一邏輯函數(shù)真值表確定后，A、邏輯函數(shù)的最簡與或式C、邏輯函數(shù)的最簡或與式C、 11011D、111103、在下列邏輯電路中，不是組合邏輯電路的是（A、譯碼器B、編碼器4、下列觸發(fā)器中沒有約束條件的是A、基本RS觸發(fā)器C、同步RS觸發(fā)器F面描述該函數(shù)功能的方法中，具有唯一性的是（B ）B、邏輯函數(shù)的最小項之和D、邏輯函數(shù)的最大項之和D ）C、全加器D、寄存器DB、主從D、邊沿）RS觸發(fā)器 D觸發(fā)器5、555定時器不可以組成A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)

2、器 C.施密特觸發(fā)器 D. JK觸發(fā)器6、編碼器A、有7、（ DA、基本C、同步（A ）優(yōu)先編碼功能，因而（ C ）多個輸入端同時為1。 D、不允許B、無）觸發(fā)器可以構(gòu)成移位寄存器。RS觸發(fā)器B、主從RS觸發(fā)器D、邊沿C、允許RS觸發(fā)器 D觸發(fā)器8、速度最快的 A/D轉(zhuǎn)換器是（A、并行比較型C、并一串行比較型A ）電路 B、串行比較型 D、逐次比較型9、某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器應是A. J-K觸發(fā)器B. R-S觸發(fā)器C. D觸發(fā)器D. T觸發(fā)器10、（電子專業(yè)作）對于 VHDL以下幾種說法 錯誤的是（A ）VHDL程序中是區(qū)分大小寫的。一個完整的VHDL程序總是由庫說明部分、實體

3、和結(jié)構(gòu)體等三部分構(gòu)成(C)J=jBC VHDL程序中的實體部分是對元件和外部電路之間的接口進行的描述, 元件的引腳D結(jié)構(gòu)體是描述元件內(nèi)部的結(jié)構(gòu)和邏輯功能B組：1、微型計算機和數(shù)字電子設(shè)備中最常采用的數(shù)制是 A.二進制2、十進制數(shù)A.0101B.八進制C.十進制6在8421BCD碼中表示為B.0110C. 0111D.十六進制D. 1000可以看成是定義3、在圖1所示電路中，使Y=A的電路是B.C. rn®r-|y4、5、6、 (D C.D觸發(fā)器D.多諧振蕩器 (B. 一個穩(wěn)態(tài)C.沒有穩(wěn)態(tài)D.不能確定B和輸出丫的波形如下圖所示，則對應的邏輯門電路是 (B.與非門C.或非門 D.異或門接

4、通電源電壓就能輸出矩形脈沖的電路是A.單穩(wěn)態(tài)觸發(fā)器 B.施密特觸發(fā)器 多諧振蕩器有A.兩個穩(wěn)態(tài)已知輸入A、A.與門下列電路中屬于時序邏輯電路的是 A.編碼器B.計數(shù)器C.譯碼器D.數(shù)據(jù)選擇器在某些情況下，使組合邏輯電路產(chǎn)生了競爭與冒險，這是由于信號的-A.延遲B.超前C.突變D.放大下列哪種觸發(fā)器可以方便地將所加數(shù)據(jù)存入觸發(fā)器，適用于數(shù)據(jù)存儲類型的 時序電路A. RS觸發(fā)器B. JK觸發(fā)器10、電路和波形如下圖，正確輸出的波形是7、9、B.C.C. D觸發(fā)器D. T觸發(fā)器D.C組：1. 十進制數(shù)A .1100125用8421BCD碼表示為 A oB .0010 0101D2. 當邏輯函數(shù)有n個

5、變量時，共有A. nB.3 .在何種輸入情況A .全部輸入是0 B.4 .存儲A. 25 .欲使A. J=K=18位二進制B. 3JK觸發(fā)器按Qn + 1B. J = 0, K=12n C.下，“與非” 任一輸入是0 信息要 DC. 100101D .10001個變量取值組合？n2 D. 2n運算的結(jié)果是邏輯0 o DC.僅一輸入是0 D.全部輸入是1 _個觸發(fā)器。D. 86.多諧振蕩器可產(chǎn)生C. 4=Qn工作，可使JK觸發(fā)器的輸入端 AC. J=0, K=0B_ oD. J = 1, K=0D.鋸齒波A_。D.寄存器OD. 8A.正弦波B.矩形脈沖C.三角波7 .在下列邏輯電路中，不是組合邏

6、輯電路的是A.譯碼器B.編碼器C.全加器8 .八路數(shù)據(jù)分配器，其地址輸入端有_BA. 2B. 3C. 4（X）9. 8位移位寄存器，串行輸入時經(jīng) D 個脈沖后，8位數(shù)碼全部移入 寄存器中。A. 110. 一個無符號A. 1B. 28位數(shù)字量輸入的B. 3C. 4DAC其分辨率為_DC. 4D. 8位。D. 8B )(001010000010 ) 8421BCDD、(198) 10D組：1、下列四個數(shù)中，最大的數(shù)是（A、（AF） 16BC 、 （10100000） 2 2、下列關(guān)于異或運算的式子中，不正確的是（A、A 田 A=0A © A =1C、A 田 0=AA© 1 =

7、A3、下列門電路屬于雙極型的是（A、OC門BC、NMOSPMOSD4、對于鐘控RS觸發(fā)器，若要求其輸出“CMOS0 ”狀態(tài)不變,則輸入的 RS信號應為（A ）A 、 RS=X0B RS=0XC 、 RS=X1D RS=1X5、如圖所示的電路，輸出F的狀態(tài)是aJPPA AB AD 06、AB+A在四變量卡諾圖中有（B ）B 12個小格是“ 1 ”。A 13C 6D 57、二輸入與非門當輸入變化為（AB. 00 T10A. 01T10）時，輸出可能有競爭冒險。C. 10T 11D. 11 T01& N個觸發(fā)器可以構(gòu)成A. N- 1B.能寄存（B）位二進制數(shù)碼的寄存器。C. N+1D. 2n

8、9、以下各電路中，（A.多諧振蕩器C.施密特觸發(fā)器）可以產(chǎn)生脈沖定時。B. 單穩(wěn)態(tài)觸發(fā)器D.石英晶體多諧振蕩器B. 10A. 9E組：1、下列編碼中，屬 可靠性編碼的是 C. 11D. 12A.格雷碼B. 余 3 碼 C. 8421BCD 碼 D. 2421BCD 碼2、下列電路中，不屬于時序邏輯電路的是A.計數(shù)器B .知、出興3、下列函數(shù) Y=F （A,B,C,D ）中，A. Y=A+BCB.Y =AB Cd +ABCDo加法器 C寄存器D . M序列信號發(fā)生器是最小項表達式形式的是 .Y=ABCD+ACD . Y =a?BcD +ABCD4、要實現(xiàn)Qn+ =Qn ,JK觸發(fā)器的J、K取值應

9、為J=0, K=15、用555定時器組成施密特觸發(fā)器，外接電源 壓時，回差電壓為J=0, K=0 BC . J=1, K=0 D . J=1 , K=1VCC=12V電壓，輸入控制端 CO外接10V電A. 4VB.5VC. 8V D. 10V二、判斷題：A組：1、MP 3音樂播放器含有 擬信號一一音樂。（VD/A轉(zhuǎn)換器，因為要將存儲器中的數(shù)字信號轉(zhuǎn)換成優(yōu)美動聽的模 ）2、真值表、函數(shù)式、邏輯圖、卡諾圖和時序圖，它們各具有特點又相互關(guān)聯(lián)。3、 有冒險必然存在競爭，有競爭就一定引起冒險。（X ）4、時序邏輯電路的特點是：電路任一時刻的輸出狀態(tài)與同一時刻的輸入信號有關(guān)，與原有狀態(tài)沒有任何的聯(lián)系（X

10、）5、（電子專業(yè)作）FPGA是現(xiàn)場可編程門陣列，屬于低密度可編程器件。B組：1、時序電路無記憶功能，組合邏輯電路有記憶功能。 2、在普通編碼器中，任何時刻都只允許輸入二個編碼信號，否則輸出將發(fā)生混亂。3、基本的RS觸發(fā)器是由二個與非門組成。 4、A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換為模擬量。 st( ( ( ( (XXVXV)5、 邏輯電路如下圖所示，只有當A=0 , B=0時丫=0才成立。C組：1若兩個函數(shù)具有不同的邏輯函數(shù)式, 2三態(tài)門的三種狀態(tài)分別為：高電平、3. D觸發(fā)器的特性方程為 Qn+1 = D,4. 編碼與譯碼是互逆的過程。（V5. 同步時序電路具有統(tǒng)一的時鐘CP控制。（V ）則兩個邏輯

11、函數(shù)必然不相等。 低電平、不高不低的電壓。與Qn無關(guān)，所以它沒有記憶功能。 ）(X )Qn無關(guān)，所以它沒有記憶功能。(X )X )4位。D)A組:1、2、3、4、數(shù)字 電路按照是否 有記憶功能通 ?？煞譃閮深悾?時序邏輯電路 。三態(tài)門的三種狀態(tài)是指 0_ 實現(xiàn)A/D轉(zhuǎn)換的四個主要步驟是組合邏輯電路、5、6、7、_1采樣_高阻_。 保持、量化編碼。將十進制轉(zhuǎn)換為二進制數(shù)、八進制數(shù)、十六進制數(shù)：(25.6875)D =()B =()o寄存器分為基本寄存器和移位寄存器半導體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共 陽極 共 陰極接法。與下圖真值表相對應的邏輯門應是基本寄存器兩種。接法和輸入 A B輸出 F

12、0 000 101 001 11與門已知l=aC+Bc，貝U L的反函數(shù)為F=?；綬S觸發(fā)器，若現(xiàn)態(tài)為 1, S= R=0,則觸發(fā)狀態(tài)應為 _10、(電子專業(yè)選作)ROM的存儲容量為 1K X 8,則地址碼為8_位。89、110位，數(shù)據(jù)線為B組：1、請將下列各數(shù)按從大到小的順序依次排列：(10100111) 2> (246) 8 >(165) 10 >(246) 8； (165)(A4) 1610; (10100111) 2； (A4 ) 162、3、4、5、用邏輯函數(shù)有三種表達式：邏輯表達式、真值表TTL邏輯門電路的典型高電平值是3.6V，典型低電平值是數(shù)據(jù)選擇器是一種

13、輸入單個輸出的中等規(guī)模器件。OC門能實現(xiàn)“線與 ”邏輯運算的電路連接，采用總線結(jié)構(gòu)，分時傳輸數(shù)據(jù)時，應選 三態(tài)門卡諾圖 。0.3V。單個D組：1、時序邏輯電路在某一時刻的輸出狀態(tài)與該時刻之前的輸入信號無關(guān)。2、D觸發(fā)器的特性方程為 Qn+1 = D,與3、用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。4、16位輸入的二進制編碼器，其輸出端有5、 時序電路不含有記憶功能的器件。(填空題:6、邏輯表達式為 F =BC+aC + aB ,它存在 0 冒險。7、時序邏輯電路在某一時刻的狀態(tài)不僅取決于 狀態(tài)有關(guān)。這一時刻 的輸入狀態(tài)，還與電路過夫的RS 、D、JK、T 四種觸發(fā)器。觸發(fā)翻轉(zhuǎn) 的兩大特性。量化 和編碼四

14、個過程。C組：二進制(1110.101)2轉(zhuǎn)換為十進制數(shù)為十六進制數(shù)(BE.6) 16轉(zhuǎn)換為二進制數(shù)為1、2、14.625(10111110.011)2o8、觸發(fā)器按邏輯功能可以分為9、 雙穩(wěn)態(tài)觸發(fā)器電路具有兩個穩(wěn)態(tài)，并能10、 模數(shù)轉(zhuǎn)換電路包括采樣、 保持 、16 :()8421BCD o3、4、F= ABCD+A BC+AB C+ABC=2 m(_7,10,11,12,13,14,15.F=AC+ B D 的最小項表達式為m (1,3,9,10,11,14,15).一個基本RS觸發(fā)器在正常工作時，它的約束條件是R+ S = 1 ,則它允許輸入S= 0且R= 0的信號。產(chǎn)品，為7555的是C

15、MOS產(chǎn)6.555定時器的最后數(shù)碼為555的是 TTL品。7、TTL與非門的多余輸入端懸空時，相當于輸入 高電平。8 .數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M合邏輯電路 時序邏輯電路 。電平驅(qū)動9 對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應采用 的七段顯示譯碼器。10、F=AB+ C的對偶函數(shù)是F1= (A+B ) C1、2、2 102X 8+3 X 8+4 X 8o7、8、9、將(234) 8按權(quán)展開為(10110010. 1011) 2=(262.54)8=(邏輯函數(shù) F=A+B+CD的反函數(shù)F = A B (C+D )。邏輯函數(shù)通常有真值表、代數(shù)表達式、卡諾圖等描述形式。施密特觸發(fā)器具

16、有 回差 現(xiàn)象，又稱電壓滯后特性。在數(shù)字電路中，按邏輯功能的不同，可以分為邏輯電路和時序電路。消除冒險現(xiàn)象的方法有修改邏輯設(shè)計、吸收法、 取樣法和詵擇可靠編碼。觸發(fā)器有-J個穩(wěn)態(tài)，存儲8位二進制信息要個觸發(fā)器。邏輯代數(shù)運算的優(yōu)先順序為非、與、或262.54B2.B)16O10、寄存器按照功能不同可分為兩類：移位寄存器和數(shù)碼寄存器。E組：1、 數(shù)字信號的特點是在 上和低電平常用和來表示。2、請將下列各數(shù)按從大到小的順序依次排列：上都是不連續(xù)變化的，其高電平和(123) 8； ( 82) 10; (1010100) 2； (51 )> >,以上四個數(shù)中最小數(shù)的8421BCD碼為3、除去

17、高、低電平兩種輸出狀態(tài)外，三態(tài)門的第三態(tài)輸出稱為4、 在555定時器組成的脈沖電路中，脈沖產(chǎn)生電路有_整形電路有屬于雙穩(wěn)態(tài)電路。5、存儲容量為 4KX 8的SRAM有 成容量為16KX 16的SRAM需要 _6、實現(xiàn)A/D轉(zhuǎn)換的四個主要步驟是_根地址線, 片。四、 綜合題A組：1、用代數(shù)法化簡:丫 = AB +aC+bC+AC解：Y2、卡諾圖化簡:狀態(tài)。脈沖，其中根數(shù)據(jù)線，用其擴展和編碼。=AB +BC + A(C + C) = AB + BC+A = A+AB + BC= A+B + BC = A+ By(；,B,C)=Sm(0.2.3.7)+ Li/(4.6)解：丫 = B +C0 n-&

18、#39;1XrX塌1 0'1一0C A000111 103、電路如下圖所示，已知輸入波形，試寫出j-TLrLTLY的邏輯表達式并畫出輸出波形。%解：丫 = AB4、跟據(jù)給定的ui波形，畫出電路的輸出U0。*C叫JWSOUTTH 555TOCO5I-«+6V律 A一A 一.07«o解:5、用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)函數(shù)。F =aHbC解：(1)將輸入變量 C、B、A作為8選1數(shù)據(jù)選擇器的地址碼 A2> A1> A0。(2)使8選1數(shù)據(jù)選擇器的各數(shù)據(jù)輸入 DoD7分別與函數(shù)F的輸出值一一相對應。即：A2A1A0= CBA,D0= D7= 0 D1

19、= D2= D3= D4= D5= D6= 1貝y 8選1數(shù)據(jù)選擇器的輸出 Q便實現(xiàn)了函數(shù)f=aB+Ac+bC。F6、分析下圖所示的時序邏輯電路，設(shè)觸發(fā)器的初態(tài)為（1）（2）（3）（4）Q1=Q0=0，試:寫出輸出方程，驅(qū)動方程，狀態(tài)方程; 列出狀態(tài)轉(zhuǎn)換真值表；、畫出時序圖；分析電路的邏輯功能。GiCP III_n_廠I_n_II 口_II_1J QL KQoQi解:1. 寫出各邏輯方程:驅(qū)動方程:Jo=Ko=1Ji=Ki=X 田 Q0將驅(qū)動方程代入JK觸發(fā)器的特性方程亠n-fr 亠n ,.，亠nQ =JQ +KQ，得:次態(tài)方程:Q0Q(nqL =(X©Q0)Qin +(X©

20、;Q0)Qin =(X©Q(n)©Qin輸出方程:SX01Q1nQ0nQ1n+1Q0n+1zQ1n+1Q0n+1z000101100110000010110010110011012.列出狀態(tài)表如表所示。表解6.23.畫出狀態(tài)圖及波形圖如圖解所示。0/0cp_rLrmLJTJji_r0/10/0011/01/010QoQi0/0(a)(b)4. 邏輯功能分析由狀態(tài)圖可以很清楚地看出電路狀態(tài)轉(zhuǎn)換規(guī)律及相應輸入、輸出關(guān)系：該電路一共有4個狀態(tài)00、01、10、11。當X=0時，按照加1規(guī)律從00T01710711700循環(huán)變化，并每 當轉(zhuǎn)換為11狀態(tài)(最大數(shù))時，輸出Z=1。當X

21、=1時，按照減1規(guī)律從11710701700711 循環(huán)變化。所以該電路是一個可控的四進制計數(shù)器，其中Z是進位信號輸出端。B組:1用公式法化簡下列邏輯表達式(1) (A+B ) ( A+ B )(2) A+B+C+ ABC=AB+A B=12、用卡諾圖化簡下列邏輯表達式(1) F (A , B , C, D) =E m1 , 2, 3, 5, 7)F=A B + AD(0,00011000110011001000111000 01 11 10CP3、試畫出Q端波形，設(shè)初始J=1, Q=0，懸空表示接咼電平4、用74LS138和門電路實現(xiàn)函數(shù) F= AB C +AB+BC ,并畫出邏輯電路圖。F

22、=Y0 Y1 Y2 Y4 氓5、試設(shè)計一個滿足下圖功能的組合邏輯電路1.真值表AB CL0 0 000 0 100 1 000 1 111 0 001 0 111 1 001 1 11L=AC+BC6、分析下圖時序電路（設(shè)初始狀態(tài)為0）1、列出時鐘方程和驅(qū)動方程2、列出狀態(tài)方程3、列出狀態(tài)表4、畫出狀態(tài)圖 5、描述電路功能解：1、時鐘方程：CR=CR=CP=C P驅(qū)動方程為：DQ；D2 =q3D1 =Q；2、D觸發(fā)器的特性方程為:Qn+1=D狀態(tài)方程為:q3 仁 Q73、狀態(tài)表Q；Q；QnQ； +Q；+Q；豐0001001001101101111110110110010010000101011

23、010104、狀態(tài)圖Q3Q2Q100(a)(b)5、功能：同步六進制計數(shù)器，電路不能自啟動。C組：1、用代數(shù)法化簡：F (A，B,參考答案：F=B C D+CD+BC+ABD或 ACDC, D) = 2 m (1, 2, 6, 7, 8,9,10, 13，14，15)2、用卡若圖化簡：F (A，B,+A B D(或 A B C)C,D)參考答案：F=A B C+A B C+ ABC+A B C3.分析下圖邏輯電路圖的功能參考答案:y=aB+bC + ac1,其余否則輸出由真值表可以看出，只有當A，B，C三個變量全部相等的時候，輸出是 輸出是0,這實際上是一個同比較器，即輸入變量不等時，輸出是

24、1, 是0Qi4. 試分析圖示時序電路，列出它的狀態(tài)轉(zhuǎn)換真值表，畫出狀態(tài)轉(zhuǎn)換圖及相應的輸出波形 及Q2，并說明電路的功能.CP5.用74LS138和門電路實現(xiàn)下面多輸出函數(shù)，畫出邏輯電路圖。丫1丫2=A "B Q + A ”B C + B C丫3=AC6. 用下降沿觸發(fā)的JK觸發(fā)器，設(shè)計一個按自然序進行計數(shù)的同步七進制加法計數(shù)器。 參看教材119頁13題7. （電子專業(yè)選作）試用 ROM實現(xiàn)下列函數(shù)丫1=ABc +AbC + ABC + ABC丫2=BC +CA= ABCD+ABcD +AbCD +aBCd + AbCD +ABCD丫4=ABC +ABD +ACD +BCD參考答案:

25、B EF+DEFG Bef2、利用卡諾圖進行化簡（10)r1 111n111 !叫5"i"a%1QACB1、利用公式進行化簡(10)_F=AD+A D +AB+ A_C+BD+ACEF+ b EF+DEFG 解：F=AD+A DAB+ a C+BD+ACEF+ B EF+DEFG=A+ AB+ a C+BP+ACEF+ B EF+DEFG=a+ a C+BD+ B EF+DEFG=A+C+ BD+=a+c+ bd+F =(A C) B (ACD + ACD )解；F = (A © C) B (A CD + ACD)=A© C +B(ACD +ACD)=A

26、 C +ac+aB C D+A BCDABCD11011100001110111000011100 01 11 10F= A C + AC+ 3、用普通機械開關(guān)轉(zhuǎn)接電平信號時，在觸點接觸瞬間常因接觸不良而出現(xiàn)“顫抖”現(xiàn)象，如圖 所示。為此，常采用圖（b）所示防抖動開關(guān)電路。試畫出波形Q和Q，并從中體會防抖動原理。（10）1234VVl(a)解:電路的輸出波形D Q和Q如圖所示。(a)TitleSheet ofDraw n By:Revisio n解:(1)按照題意，寫出電路的邏輯表達式:SizeNumberY =AB +ACDate:File:22-Oct-2000D:T_sd nt_sd n

27、-p 74-j.schSheetDraw n(2 )將波形圖按照要求寫出真值表ABC丫0 0 101 0 101 1 100 1 110 0 101 0 101 0 010 0 000 1 011 1 010 1 010 0 01(3)畫出波形圖如下:ABCn(15)解：(1)根據(jù)邏輯電路圖寫出各個輸出端丫1、Y2、Y3的邏輯表達式:5、分析如圖所示電路，說明電路實現(xiàn)的邏輯功能。YooYAB , % = BC , £ =CA, Y =策乙丫3 = AB BC AC(2 )將邏輯表達式進行化簡，得:丫 二丫你=AB BC AC> Y=AB + BC+CA(3)根據(jù)表達式列出真值表:ABC丫0 0 000 0 100 1 000 1 111 0 001 0 11