IC課設(shè)報(bào)告自復(fù)位鎖存器設(shè)計(jì)(任炫光U201314480)

1、IC課程設(shè)計(jì)論文 自復(fù)位鎖存器的設(shè)計(jì)自復(fù)位鎖存器的設(shè)計(jì) 學(xué)院：自動(dòng)化學(xué)院 專(zhuān)業(yè)：測(cè)控技術(shù)與儀器 班級(jí)：1301班 姓名：任炫光 U201314480 組員：王帥 U201314478 趙士煦 U201314475 二零一五年十一月 摘 要 該報(bào)告介紹了自復(fù)位鎖存器的相關(guān)功能和自復(fù)位鎖存器的基本原理及構(gòu)成?；?.18mmCMOS工藝進(jìn)行設(shè)計(jì)，電源電壓為1.8V。用Linux下的ADE(Analog Design Environment)用CMOS進(jìn)行D觸發(fā)器、RC延時(shí)電路、反相器的模擬搭建，調(diào)整好參數(shù)后用ADE進(jìn)行硬件模擬仿真，最后組成自復(fù)位鎖存器進(jìn)行硬件模擬仿真。最終達(dá)到延時(shí)時(shí)間超過(guò)150n

2、s，上升下降時(shí)間小于1ns，遲滯時(shí)間小于1ns的要求。關(guān)鍵詞：自復(fù)位鎖存器； CMOS； ADE； 硬件模擬仿真Abstract The report describes the basic principle and structure of the self - reset latch，based on 0.18mm CMOS process design, power supply voltage is 1.8V. Setting up D flip flops、RC delay circuit、inverter in Linux from ADE (Analog Design Envi

3、ronment) used by CMOS. Adjusting to good parameter with ADE hardware simulation, and finally self-reset latch hardware simulation. Finally, the delay time is more than 150ns, the rise time and the fall time are both less than 1ns, and the lag time is less than 1ns.Keywords：Self - reset latch； COMS;

4、ADE；Hardware simulation目 錄摘 要1目 錄2第一章 緒論31.1選題背景31.2目的和意義3第二章 設(shè)計(jì)要求32.1設(shè)計(jì)題目描述32.2性能指標(biāo)要求3第三章 設(shè)計(jì)原理43.1 自復(fù)位鎖存器的原理43.2 CMOS原理53.2.1 CMOS簡(jiǎn)介53.2.2 CMOS反相器工作原理53.2.3 CMOS三態(tài)門(mén)工作原理53.2.4 CMOS RC延時(shí)電路63.2.5 CMOS或非門(mén)工作原理63.4 ADE（Analog Design Environment）軟件概述7第四章 總體設(shè)計(jì)74.1 系統(tǒng)模塊圖74.2 分模塊的詳細(xì)設(shè)計(jì)84.2.1 D觸發(fā)器模塊84.2.2 RC延時(shí)

5、模塊104.2.3 整形模塊（反相器）104.3 寬長(zhǎng)比的調(diào)節(jié)(詳細(xì)介紹)114.3.1 反相器的寬長(zhǎng)比114.3.2 RC延時(shí)電路的寬長(zhǎng)比114.3.3 D觸發(fā)器傳輸門(mén)（三態(tài)門(mén)）的寬長(zhǎng)比144.3.4 D觸發(fā)器或非門(mén)的寬長(zhǎng)比14第五章 仿真及顯示結(jié)果155.1 D觸發(fā)器模塊顯示結(jié)果155.2 延時(shí)模塊顯示結(jié)果175.3 整形模塊仿真結(jié)果175.4顯示結(jié)果（詳細(xì)介紹）17分工19心得總結(jié)19致 謝21參考文獻(xiàn)21第一章 緒 論1.1選題背景 鎖存器(Latch)是一種對(duì)脈沖電平敏感的存儲(chǔ)單元電路，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。鎖存，就是把信號(hào)暫存以維持某種電平狀態(tài)。鎖存器的最主要作

6、用是緩存，其次完成高速的控制器與慢速的外設(shè)的不同步問(wèn)題，再其次是解決驅(qū)動(dòng)的問(wèn)題，最后是解決一個(gè) I/O 口既能輸出也能輸入的問(wèn)題。鎖存器是利用電平控制數(shù)據(jù)的輸入，它包括不帶使能控制的鎖存器和帶使能控制的鎖存器。1.2目的和意義自復(fù)位鎖存器作為鎖存器的特例有自動(dòng)恢復(fù)原來(lái)信號(hào)狀態(tài)的功能。這樣不需要人工設(shè)置，自復(fù)位鎖存器能在信號(hào)給出后延時(shí)特定時(shí)間重新回到初始狀態(tài)這樣在一些不方便人工干預(yù)的場(chǎng)合，自復(fù)位鎖存器能很好的實(shí)現(xiàn)對(duì)信號(hào)的再控制。所以自復(fù)位鎖存器在自動(dòng)化越來(lái)越普遍的當(dāng)今社會(huì)顯得尤為重要。自復(fù)位鎖存器具有：定時(shí)、延時(shí)、脈沖整形等功能。第二章 設(shè)計(jì)要求2.1設(shè)計(jì)題目描述設(shè)計(jì)一個(gè)自復(fù)位鎖存器，其功能為：

7、（1）初始輸出為OUT=0；（2）當(dāng)輸入一個(gè)窄脈沖（10ns）信號(hào)時(shí)，檢測(cè)輸入信號(hào)的上升沿，在上升沿到來(lái)的同時(shí)自復(fù)位鎖存器的輸出變?yōu)镺UT=1；（2）在上述的輸入窄脈沖撤銷(xiāo)后，自復(fù)位鎖存器的輸出OUT=1仍能繼續(xù)保持較長(zhǎng)時(shí)間（100ns），而后自復(fù)位，回到默認(rèn)狀態(tài)OUT=0。2.2性能指標(biāo)要求（1）查閱自復(fù)位鎖存器的相關(guān)資料，設(shè)計(jì)合適的實(shí)施方案，確定電路結(jié)構(gòu)中的詳細(xì)參數(shù)；（2）基于0.18um CMOS工藝進(jìn)行設(shè)計(jì)，電源電壓為1.8V。（2）自復(fù)位鎖存器的延時(shí)2ns，輸出上升/下降時(shí)間1ns。完成設(shè)計(jì)報(bào)告。信號(hào)時(shí)序示意圖 圖1 電路框圖圖2 時(shí)序關(guān)系圖第3章 設(shè)計(jì)原理3.1 自復(fù)位鎖存器的原理

8、自復(fù)位鎖存器是由D觸發(fā)器、延時(shí)裝置、反相器（整形裝置）構(gòu)成。D端接地，CP端接輸入端，Q端經(jīng)過(guò)延時(shí)裝置與SD端相連，Q為輸出端。最開(kāi)始時(shí)有電路原理知輸出端為低電平，當(dāng)輸入端給入高電平時(shí)，D端為低所以輸出端為高電平。當(dāng)Q端經(jīng)過(guò)延時(shí)裝置到達(dá)SD端后，SD為低電平有效，這時(shí)置為輸出端為低電平，自復(fù)位鎖存器的自復(fù)位過(guò)程完成。3.2 CMOS原理3.2.1 COMS簡(jiǎn)介 CMOS工藝是在PMOS和NMOS工藝基礎(chǔ)上發(fā)展起來(lái)的。CMOS中的C表示“互補(bǔ)”，即將NMOS器件和PMOS器件同時(shí)制作在同一硅襯底上，制作CMOS集成電路。 優(yōu)勢(shì)：CMOS集成電路具有功耗低、速度快、抗干擾能力強(qiáng)、集成度高等眾多 優(yōu)

9、點(diǎn)。CMOS工藝目前已成為當(dāng)前大規(guī)模集成電路的主流工藝技術(shù)，絕大部分集成電路都是用CMOS工藝制造的。 工藝:CMOS電路中既包含NMOS晶體管也包含PMOS晶體管，NMOS晶體管是做在P型硅襯底上的，而PMOS晶體管是做在N型硅襯底上的，要將兩種晶體管都做在同一個(gè)硅襯底上，就需要在硅襯底上制作一塊反型區(qū)域，該區(qū)域被稱(chēng)為“阱”。根據(jù)阱的不同，CMOS工藝分為P阱CMOS工藝、N阱CMOS工藝以及雙阱CMOS工藝。其中N阱CMOS工藝由于工藝簡(jiǎn)單、電路性能較P阱CMOS工藝更優(yōu)，從而獲得廣泛的應(yīng)用。3.2.2 CMOS反相器工作原理 CMOS反相器由一個(gè)P溝道增強(qiáng)型MOS管和一個(gè)N溝道增強(qiáng)型MO

10、S管串聯(lián)組成。通常P溝道管作為負(fù)載管，N溝道管作為輸入管。這種配置可以大幅降低功耗，因?yàn)樵趦煞N邏輯狀態(tài)中，兩個(gè)晶體管中的一個(gè)總是截止的。處理速率也能得到很好的提高，因?yàn)榕cNMOS型和PMOS型反相器相比，CMOS反相器的電阻相對(duì)較低。 圖 3.2.2 COMS反相器3.2.3 COMS三態(tài)門(mén)工作原理TP和TN是結(jié)構(gòu)對(duì)稱(chēng)的器件，它們的漏極和源極是可互換的。設(shè)它們的開(kāi)啟電壓|VT|=2V且輸入模擬信號(hào)的變化范圍為-5V到+5V。為使襯底與漏源極之間的PN結(jié)任何時(shí)刻都不致正偏，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓。兩管的柵極由互補(bǔ)的信號(hào)電壓（+5V和-5V）來(lái)控制，分別用C和!C表示。

11、傳輸門(mén)的工作情況如下：當(dāng)C端接低電壓-5V時(shí)TN的柵壓即為-5V，vI取-5V到+5V范圍內(nèi)的任意值時(shí)，TN均不導(dǎo)通。同時(shí)、TP的柵壓為+5V，TP亦不導(dǎo)通?？梢?jiàn)，當(dāng)C端接低電壓時(shí)，開(kāi)關(guān)是斷開(kāi)的。為使開(kāi)關(guān)接通，可將C端接高電壓+5V。此時(shí)TN的柵壓為+5V，vI在-5V到+3V的范圍內(nèi)，TN導(dǎo)通。同時(shí)TP的棚壓為-5V，vI在-3V到+5V的范圍內(nèi)TP將導(dǎo)通。由上分析可知，當(dāng)vI<-3V時(shí)，僅有TN導(dǎo)通，而當(dāng)vI>+3V時(shí)，僅有TP導(dǎo)通當(dāng)vI在-3V到+3V的范圍內(nèi)，TN和TP兩管均導(dǎo)通。進(jìn)一步分析還可看到，一管導(dǎo)通的程度愈深，另一管的導(dǎo)通程度則相應(yīng)地減小。換句話說(shuō)，當(dāng)一管的導(dǎo)通電

12、阻減小，則另一管的導(dǎo)通電阻就增加。由于兩管系并聯(lián)運(yùn)行，可近似地認(rèn)為開(kāi)關(guān)的導(dǎo)通電阻近似為一常數(shù)。這是CMOS傳輸出門(mén)的優(yōu)點(diǎn)。在正常工作時(shí)，模擬開(kāi)關(guān)的導(dǎo)通電阻值約為數(shù)百歐，當(dāng)它與輸入阻抗為兆歐級(jí)的運(yùn)放串接時(shí)，可以忽略不計(jì)。圖3.2.3 COMS三態(tài)門(mén)3.2.4 COMS RC延時(shí)電路用MOS管做電阻，是將一個(gè)NOMS管的柵極(G)接1.8V，漏極(D)和源極(S)就是電阻的兩極。用MOS管做電容，是將一個(gè)nmos管的漏極(D)、源極(S)和襯底(B)都接地，成為一端，另一端就是柵極(G)，這樣就形成一個(gè)兩端電容了。3.2.5 COMS或非門(mén)圖3.2.5 COMS或非門(mén)3.4 ADE(Analog

13、Design Environment)軟件概述 ADEAnalog Design Environment,是美國(guó)Cadence公司開(kāi)發(fā)的集成電路設(shè)計(jì)自動(dòng)化仿真軟件，其功能強(qiáng)大，仿真功能多樣，包含直流仿真、瞬態(tài)仿真、交流小信號(hào)仿真、零極點(diǎn)分析、噪聲分析、周期穩(wěn)定性分析、和蒙卡特羅分析等，并可對(duì)設(shè)計(jì)仿真結(jié)果進(jìn)行成品率分析和優(yōu)化，大大提高了復(fù)雜集成電路的設(shè)計(jì)效率。第四章 總體設(shè)計(jì)4.1 系統(tǒng)模塊圖本次設(shè)計(jì)主要設(shè)計(jì)一個(gè)自復(fù)位鎖存器，當(dāng)觸發(fā)器檢測(cè)到脈沖波的上升沿時(shí)，輸出高電平，并在延時(shí)一段時(shí)間后自動(dòng)變?yōu)榈碗娖?。由于延時(shí)時(shí)間較長(zhǎng)且要實(shí)現(xiàn)自復(fù)位功能，所以要用到RC延時(shí)電路并且用反相器整形。該模塊設(shè)計(jì)總體結(jié)構(gòu)

14、示意圖如圖4.1所示。設(shè)計(jì)方案如下：將自復(fù)位鎖存器模塊分為這樣幾部分：D觸發(fā)器模塊（D_trigger）、延時(shí)模塊（delay_150n）、整形模塊（1）。其中D觸發(fā)器模塊內(nèi)部又包括有反相器模塊、或非門(mén)模塊、三態(tài)傳輸門(mén)模塊。D觸發(fā)器模塊把輸入的狀態(tài)鎖存起來(lái)，并在時(shí)鐘脈沖上升沿時(shí)觸發(fā)；延時(shí)模塊主要是三級(jí)RC電路串聯(lián)（電阻R、電容C均由NMOS管實(shí)現(xiàn)），通過(guò)調(diào)節(jié)mos管的寬長(zhǎng)比來(lái)改變延時(shí)的時(shí)間；整形模塊為兩級(jí)反相器，將不規(guī)則的輸出波形整為方波，從而降低輸出波形的上升時(shí)間。圖4.1模塊設(shè)計(jì)總體結(jié)構(gòu)示意圖4.2 顯示控制的詳細(xì)設(shè)計(jì) 4.2.1 D觸發(fā)器模塊 D觸發(fā)器模塊的作用是將數(shù)據(jù)鎖存并在上升沿來(lái)臨

15、時(shí)將數(shù)據(jù)輸出。SDN接至基本RS 觸發(fā)器的輸入端，它是預(yù)置端，低電平有效。當(dāng)SDN=1時(shí)，不影響電路工作；而當(dāng)SDN=0時(shí)，則會(huì)使輸出為0。 內(nèi)部結(jié)構(gòu)及模塊見(jiàn)下圖。反相器（1）模塊：或非門(mén)模塊（or_inv）三態(tài)傳輸門(mén)模塊（scq1） 4.2.2 延時(shí)模塊 功能：將輸出狀態(tài)延長(zhǎng)一段時(shí)間后再?gòu)?fù)位。延時(shí)模塊內(nèi)部結(jié)構(gòu)如下：設(shè)計(jì)思路：根據(jù)RC電路的工作原理，將3個(gè)RC電路串聯(lián)組成三級(jí)濾波電路（對(duì)于本題延時(shí)大于100ns，3級(jí)已經(jīng)足夠，若要延時(shí)更長(zhǎng)時(shí)間，可多串聯(lián)幾級(jí)RC），完成延時(shí)功能。由于本題是基于0.18mmCMOS工藝進(jìn)行設(shè)計(jì)，故電阻、電容都需用MOS管來(lái)制作。MOS管做電阻，是將一個(gè)nmos管的

16、柵極(G)接1.8V，漏極(D)和源極(S)就是電阻的兩極。MOS管做電容，是將一個(gè)nmos管的漏極(D)、源極(S)和襯底(B)都接地，成為一端，另一端就是柵極(G)，這樣就形成一個(gè)兩端電容了。通過(guò)改變MOS管的寬長(zhǎng)比來(lái)調(diào)節(jié)電阻電容的大小，從而改變延長(zhǎng)時(shí)間。MOS管構(gòu)成電阻電容的模型如下。 左圖為電阻，右圖為電容。4.2.3 整形模塊（反相器）整形模塊是兩個(gè)反相器串聯(lián)。反相器具有整形功能，可以將不規(guī)則的波形轉(zhuǎn)換為方波，降低方波的上升時(shí)間。內(nèi)部模塊如下：4.3寬長(zhǎng)比的調(diào)節(jié)4.3.1反相器的寬長(zhǎng)比：因?yàn)榉聪嗥骱蚏C延時(shí)裝置對(duì)PMOS和NMOS管的寬長(zhǎng)比有要求，不同的寬長(zhǎng)比對(duì)于反相器的波形的上升下

17、降時(shí)間和RC延時(shí)裝置的延時(shí)時(shí)間有不同的影響，所以寬長(zhǎng)比在整個(gè)電路中起到了關(guān)鍵的作用如果反相器為初始的寬長(zhǎng)比整形效果不會(huì)很好,經(jīng)過(guò)多次調(diào)整確定了反相器的NMOS和PMOS的寬長(zhǎng)比：PMOS管：長(zhǎng)：180n/寬：4.4u NMOS管：長(zhǎng)：180n/寬：440n（即PMOS寬長(zhǎng)比要比NMOS寬長(zhǎng)比大大約10倍）4.3.2 RC延遲電路的寬長(zhǎng)比：RC延遲電路也需要調(diào)節(jié)寬長(zhǎng)比：這樣的寬長(zhǎng)比導(dǎo)致RC充放電過(guò)快，導(dǎo)致輸出的信號(hào)不具有延時(shí)功能甚至比輸入信號(hào)還要短經(jīng)調(diào)試，當(dāng)電阻的寬長(zhǎng)比減小時(shí)，電容寬長(zhǎng)比減小時(shí)，電路的延遲時(shí)間會(huì)增大將RC延時(shí)電路的電阻NMOS管：長(zhǎng)：1u/寬：600n 電容的NMOS管：長(zhǎng)：1u

18、/寬：6u 這輸出的波形為：將RC延時(shí)電路的電阻NMOS管：長(zhǎng)：1u/寬：600n 電容的NMOS管：長(zhǎng)：6u/寬：6u 這輸出的波形為：經(jīng)過(guò)調(diào)整將RC延時(shí)電路的電阻NMOS管：長(zhǎng)：6u/寬：600n 電容的NMOS管：長(zhǎng)：6u/寬：6u 這輸出的波形為：輸出延時(shí)就能大于150ns4.3.3 D觸發(fā)器傳輸門(mén)（三態(tài)門(mén)）的寬長(zhǎng)比：經(jīng)調(diào)試三態(tài)門(mén)的NMOS和PMOS的寬長(zhǎng)比：PMOS管：長(zhǎng)：180n/寬：220n NMOS管：長(zhǎng)：180n/寬：220n（即為初始值）4.3.4 D觸發(fā)器或非門(mén)的寬長(zhǎng)比：或非門(mén)的寬長(zhǎng)比和電路的上升時(shí)間也是有一定的關(guān)系，但也有個(gè)限度，當(dāng)或非門(mén)的PMOS寬長(zhǎng)比為原始值時(shí)，上升

19、時(shí)間會(huì)又說(shuō)變大。經(jīng)調(diào)試當(dāng)PMOS管：長(zhǎng)：180n/寬：2.6u NMOS管：長(zhǎng)：180n/寬：220n是有較好的上升時(shí)間。但是當(dāng)寬過(guò)大時(shí)會(huì)出現(xiàn)如下情況所以綜上：適合或非門(mén)的最佳寬長(zhǎng)比為：長(zhǎng)：180n/寬：2.6u NMOS管：長(zhǎng)：180n/寬：220n?？偨Y(jié)：大部分的PMOS寬長(zhǎng)比要大于NMOS寬長(zhǎng)比是因?yàn)殡娮拥倪w移率要大于空穴的遷移率，PMOS是空穴，NMOS是電子，所以PMOS的寬長(zhǎng)比要大于NMOS的寬長(zhǎng)比。第5章 仿真及顯示結(jié)果本設(shè)計(jì)利用CAD軟件進(jìn)行設(shè)計(jì)與編譯仿真。5.1 D觸發(fā)器模塊顯示結(jié)果反相器或非門(mén)三態(tài)傳輸門(mén)D觸發(fā)器5.2延時(shí)模塊顯示結(jié)果 5.3 整形模塊仿真結(jié)果 5.4顯示結(jié)果

20、仿真之后就可以看見(jiàn)如下結(jié)果：有波形圖得到延時(shí)時(shí)間大于150ns且波形的遲滯時(shí)間小于1ns，上升時(shí)間和下降時(shí)間均小于1ns。綜上，設(shè)計(jì)自復(fù)位觸發(fā)器符合題目要求分工在共同理解題目的基礎(chǔ)上分工如下：王帥 40% 主要負(fù)責(zé)整體設(shè)計(jì)，傳輸門(mén)模塊、或非門(mén)模塊、D觸發(fā)器模塊、延時(shí)模塊、整形模塊的編寫(xiě)，以及總體的鎖存器構(gòu)建，了解ADE軟件的使用方法。任炫光 40% 主要負(fù)責(zé)各個(gè)傳輸門(mén)模塊、或非門(mén)模塊、延時(shí)模塊、D觸發(fā)器模塊的寬長(zhǎng)比的調(diào)節(jié)以及整體仿真，了解ADE軟件的使用方法。趙士煦 20% 主要前期搜集資料，ADE軟件的安裝，反相器模塊的編寫(xiě)以及調(diào)節(jié)仿真，了解ADE軟件的使用方法。 心得總結(jié)在本次IC課設(shè)中，

21、我主要負(fù)責(zé)各模塊的寬長(zhǎng)比調(diào)節(jié)，以及最后的總體仿真大約占40%的工作量。我們組選的是第10題，也就是基于0.18mmCMOS工藝進(jìn)行設(shè)計(jì)自復(fù)位鎖存器這一題。我們組選好題目后討論了一下，幾乎沒(méi)有任何思路，甚至連題目表達(dá)的什么意思都不懂，網(wǎng)上也找不到任何自復(fù)位鎖存器的資料，當(dāng)時(shí)就有點(diǎn)失去信心了。我們先咨詢了自己的微機(jī)原理老師，老師給我們說(shuō)自復(fù)位鎖存器的效果相當(dāng)于單穩(wěn)態(tài)觸發(fā)器。我們又咨詢了助教，助教給我們提供了兩種方法，一種是單穩(wěn)態(tài)觸發(fā)器，還有一種就是用D觸發(fā)器和延時(shí)裝置組成的自復(fù)位鎖存器。我們決定從看起來(lái)較為復(fù)雜的第二種方法開(kāi)始做起，因?yàn)橹皩?duì)硬件模擬及ADE的軟件不是很了解，所以從網(wǎng)上和圖書(shū)館找了大量的相關(guān)資料，記得安裝Linux系統(tǒng)是就遇到了不少的問(wèn)題，經(jīng)過(guò)百度，最終得到結(jié)局我在調(diào)試C、PMOS管的寬長(zhǎng)比時(shí)也遇到了很多問(wèn)題，首先是RC電路延時(shí)的問(wèn)題，MOS管最初的寬長(zhǎng)比只能延時(shí)到4NS左右，我在網(wǎng)上查閱了資料，和多次嘗試，終于發(fā)現(xiàn)，寬長(zhǎng)比越大延時(shí)時(shí)間也就越長(zhǎng)，于是經(jīng)過(guò)多次的調(diào)試，終于找到了相對(duì)滿意的寬長(zhǎng)比。其次就是反相器，剛開(kāi)始反相器的整形效果并不是很好，后來(lái)查閱了資料發(fā)現(xiàn)大部分的PMOS寬長(zhǎng)比要大于