EDA課程設(shè)計(jì)-搶答器

1、燕 山 大 學(xué) 課 程 設(shè) 計(jì) 說(shuō) 明 書燕山大學(xué)課 程 設(shè) 計(jì) 說(shuō) 明 書題目： 搶答器 學(xué)院（系）： 電氣工程學(xué)院 年級(jí)專業(yè)：10級(jí)應(yīng)用電子技術(shù)4班 學(xué) 號(hào)： 學(xué)生姓名： 指導(dǎo)教師： 教師職稱： 實(shí)驗(yàn)師 實(shí)驗(yàn)師 燕 山 大 學(xué) 課 程 設(shè) 計(jì) 說(shuō) 明 書燕山大學(xué)課程設(shè)計(jì)（論文）任務(wù)書院（系）：電氣工程學(xué)院 基層教學(xué)單位：電子實(shí)驗(yàn)中心 學(xué) 號(hào)學(xué)生姓名專業(yè)（班級(jí)）10級(jí)應(yīng)電4班設(shè)計(jì)題目搶答器設(shè)計(jì)技術(shù)參數(shù)五人參賽每人一個(gè)按鈕，主持人一個(gè)按鈕，按下開始，具有復(fù)位功能；搶中者對(duì)應(yīng)的指示燈亮；用點(diǎn)陣顯示搶中者序號(hào)；有人搶答時(shí)，蜂鳴2s。答題時(shí)限為10秒鐘，從有人搶答開始，用數(shù)碼管倒計(jì)時(shí)間10、9、8。

2、1、0；倒計(jì)時(shí)到0時(shí)，蜂鳴2秒。設(shè)計(jì)要求用撥碼開關(guān)設(shè)定主持人及參賽者按鈕；用紅色信號(hào)指示燈組L1-L5表示對(duì)應(yīng)參賽者指示燈；用點(diǎn)陣顯示搶中者序號(hào)。工作量學(xué)會(huì)使用Max+PlusII軟件、Verilog HDL語(yǔ)言和實(shí)驗(yàn)箱；獨(dú)立完成電路設(shè)計(jì)，編程下載、連接電路和調(diào)試；參加答辯并書寫任務(wù)書。工作計(jì)劃1. 了解EDA的基本知識(shí)，學(xué)習(xí)使用軟件Max+PlusII，下發(fā)任務(wù)書，開始電路設(shè)計(jì)；2. 學(xué)習(xí)Verilog HDL語(yǔ)言，用Verilog HDL進(jìn)行程序設(shè)計(jì)3. 學(xué)習(xí)使用實(shí)驗(yàn)箱，繼續(xù)電路設(shè)計(jì)；4. 完成電路設(shè)計(jì)；5. 編程下載、連接電路、調(diào)試和驗(yàn)收；6. 答辯并書寫任務(wù)書。參考資料數(shù)字電子技術(shù)基礎(chǔ)

3、.閻石主編.高等教育出版社.EDA課程設(shè)計(jì)A指導(dǎo)書.指導(dǎo)教師簽字張強(qiáng) 呂宏詩(shī)基層教學(xué)單位主任簽字金海龍說(shuō)明：此表一式四份，學(xué)生、指導(dǎo)教師、基層教學(xué)單位、系部各一份。2012年 12 月 24 日 目 錄第一章 引言3 第二章 設(shè)計(jì)說(shuō)明3第三章 verilog HDL設(shè)計(jì)源程序5第四章 波形仿真圖 13第五章 管腳鎖定及硬件連線 16第六章 總結(jié) 17參考文獻(xiàn) 18第一章 引言 EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫，是20世紀(jì)90年代初以計(jì)算機(jī)硬件和軟件為基本工作平臺(tái)，及數(shù)據(jù)庫(kù)、圖形學(xué)、圖論、與拓?fù)溥壿?、?jì)算數(shù)學(xué)、優(yōu)化理論等多學(xué)科最新成果研制的

4、計(jì)算機(jī)輔助設(shè)計(jì)通用軟件包，用于電子產(chǎn)品的自動(dòng)設(shè)計(jì)。 現(xiàn)在對(duì)EDA的概念或范疇用的很寬，電子、機(jī)械、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域都有EDA的應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如，在飛機(jī)制造過(guò)程中，從設(shè)計(jì)、性能測(cè)試及特性分析到飛行模擬，都可能涉及EDA技術(shù)。這里所指的EDA技術(shù)主要針對(duì)數(shù)字邏輯電路設(shè)計(jì)。EDA技術(shù)研究的對(duì)象是電子設(shè)計(jì)的全過(guò)程，包括系統(tǒng)級(jí)、電路級(jí)、和物理級(jí)各個(gè)層次的設(shè)計(jì)。從可編程邏輯器件和專用集成電路開發(fā)與應(yīng)用角度，EDA系統(tǒng)包含一下子模塊：設(shè)計(jì)輸入子模塊、設(shè)計(jì)數(shù)據(jù)庫(kù)子模塊、分析驗(yàn)證子模塊、綜合仿真子模塊、布局布線子模塊。

5、第二章 設(shè)計(jì)說(shuō)明1.1 設(shè)計(jì)思路本次EDA課程設(shè)計(jì)的題目是搶答器。要求實(shí)現(xiàn)5人搶答功能：有人搶答時(shí)蜂鳴2秒，用L1-L5表示對(duì)應(yīng)參賽者指示燈；用點(diǎn)陣顯示搶中者序號(hào)；答題時(shí)限為10秒，從有人搶答開始用數(shù)碼管倒計(jì)時(shí)10秒，倒計(jì)時(shí)結(jié)束后再蜂鳴兩秒；主持人控制復(fù)位鍵，復(fù)位后進(jìn)入下一輪搶答。根據(jù)任務(wù)書的要求，當(dāng)有第一個(gè)搶答信號(hào)時(shí)，將對(duì)應(yīng)的端口置為高電平，同時(shí)產(chǎn)生鎖定信號(hào)將其余搶答者的信號(hào)屏蔽，端口連接紅色信號(hào)指示燈組L1-L5。同時(shí)作為蜂鳴器、點(diǎn)陣和數(shù)碼管的輸入信號(hào)。當(dāng)主持人復(fù)位按鈕按下時(shí)，將所有端口置0，即可開始下一輪搶答。當(dāng)端口x1、x2、x3、x4、x5有信號(hào)或bit有信號(hào)時(shí)，即有人搶答或倒計(jì)時(shí)到

6、零時(shí)，給蜂鳴器高電平使其發(fā)聲，同時(shí)利用對(duì)CLK信號(hào)的分頻控制延時(shí)，延時(shí)結(jié)束給蜂鳴器低電平。點(diǎn)陣模塊根據(jù)輸入的x1、x2、x3、x4、x5信號(hào)，依次產(chǎn)生對(duì)應(yīng)的點(diǎn)陣控制信號(hào)GA和ROW。數(shù)碼管模塊根據(jù)輸入的x1、x2、x3、x4、x5信號(hào)，即當(dāng)有人搶答時(shí)，通過(guò)對(duì)CLK信號(hào)的分頻產(chǎn)生10秒倒計(jì)時(shí)，并將倒計(jì)時(shí)數(shù)值送往動(dòng)態(tài)數(shù)碼管顯示。本次設(shè)計(jì)包括A、B、C、D、E、M、CLK六個(gè)輸入和L1、L2、L3、L4、L5、GA、ROW、WX、DX、bee十個(gè)輸出。其中GA、ROW為八位，7為高位，0為低位；WX為三位，2為高位，0為低位；DX為七位，6為高位，0為低位。L1、L2、L3、L4、L5與紅色信號(hào)指示

7、燈組相連；RA、ROW與點(diǎn)陣的控制端RA、ROW相連；WX與動(dòng)態(tài)數(shù)碼管的位選信號(hào)SS0、SS1、SS2相連；DX與動(dòng)態(tài)數(shù)碼管的段選信號(hào)A、B、C、D、E、F、G相連；bee與蜂鳴器SREAKER相連。1.2 模塊介紹本次課程設(shè)計(jì)的模塊包括搶答部分、點(diǎn)陣顯示部分、數(shù)碼管倒計(jì)時(shí)部分和蜂鳴器部分。搶答部分利用always塊對(duì)每個(gè)CLK的上升沿敏感，利用外層的if語(yǔ)句判斷主持人按鈕M是否按下，若沒有按下進(jìn)入內(nèi)層if語(yǔ)句，對(duì)5個(gè)搶答者的信號(hào)依次進(jìn)行判定并產(chǎn)生輸出信號(hào)x1至x5及鎖定信號(hào)lock。理論上可分辨時(shí)間相差0.001秒的搶答信號(hào)，對(duì)于實(shí)際應(yīng)用來(lái)說(shuō)已經(jīng)夠用了，提高CLK頻率可以進(jìn)一步提高分辨率。點(diǎn)

8、陣顯示部分采用if循環(huán)，控制在每個(gè)CLK的上升沿計(jì)數(shù)值加1，構(gòu)成八進(jìn)制計(jì)數(shù)器，得到點(diǎn)陣的掃描信號(hào)；if語(yǔ)句嵌套case語(yǔ)句將搶答者情況羅列出來(lái)，對(duì)ROW、GA依次進(jìn)行賦值。數(shù)碼管倒計(jì)時(shí)部分首先利用if語(yǔ)句對(duì)CLK信號(hào)進(jìn)行1024分頻，產(chǎn)生1Hz的信號(hào)，從而產(chǎn)生倒計(jì)時(shí)Se，并通過(guò)判斷Se是否大于10而將其分為十位數(shù)字和個(gè)位數(shù)字Se_shi和Se_ge，然后通過(guò)動(dòng)態(tài)掃描數(shù)碼管，分別將Se_shi和Se_ge送往8號(hào)數(shù)碼管和7號(hào)數(shù)碼管，在兩個(gè)數(shù)碼管上顯示倒計(jì)時(shí)的十位與個(gè)位。蜂鳴器部分在每個(gè)CLK的上升沿判斷是否有人搶答或者倒計(jì)時(shí)是否結(jié)束，若有信號(hào)轉(zhuǎn)入循環(huán)延時(shí)，同時(shí)蜂鳴器開始響，對(duì)CLK進(jìn)行分頻，延時(shí)

9、結(jié)束后，蜂鳴器無(wú)聲。第三章 Verilog HDL設(shè)計(jì)源程序module qiangdaqi(A,B,C,D,E,M,CLK,L1,L2,L3,L4,L5,ROW,GA,bee,WX,DX);input A,B,C,D,E,M,CLK;output L1,L2,L3,L4,L5,ROW,GA,bee;output 2:0WX;output 6:0DX;reg x1,x2,x3,x4,x5,L1,L2,L3,L4,L5,lock,bee;reg7:0 ROW,GA,count1;reg10:0 aa;reg3:0 bb;/secondreg12:0count2,count4;reg2:0coun

10、t3;reg2:0 WX;reg6:0 DX;reg3:0 Se;reg3:0 shu;reg3:0 Se_shi;reg3:0 Se_ge;reg bit;always(posedge CLK or posedge M) /搶答部分beginif(M=1) begin lock=0; x1=0;x2=0;x3=0;x4=0;x5=0; end else begin if(A=1&&lock=0) begin x1=1;lock=1; L1=x1; end else if(B=1&&lock=0) begin x2=1;lock=1; L2=x2; end el

11、se if(C=1&&lock=0) begin x3=1;lock=1; L3=x3; end else if(D=1&&lock=0) begin x4=1;lock=1; L4=x4; end else if(E=1&&lock=0) begin x5=1;lock=1; L5=x5; end endendalways(posedge CLK) /點(diǎn)陣顯示部分begincount1=count1+1;if(count1=9)count1=1;if (x1)begin case(count1) 1:begin ROW=8'hfe;GA

12、=8'h10;end 2:begin ROW=8'hfd;GA=8'h18;end 3:begin ROW=8'hfb;GA=8'h14;end 4:begin ROW=8'hf7;GA=8'h10;end 5:begin ROW=8'hef;GA=8'h10;end 6:begin ROW=8'hdf;GA=8'h10;end 7:begin ROW=8'hbf;GA=8'h10;end 8:begin ROW=8'h7f;GA=8'h00;endendcaseendif(

13、x2)begincase(count1) 1:begin ROW=8'hfe;GA=8'h3c;end 2:begin ROW=8'hfd;GA=8'h20;end 3:begin ROW=8'hfb;GA=8'h20;end 4:begin ROW=8'hf7;GA=8'h3c;end 5:begin ROW=8'hef;GA=8'h04;end 6:begin ROW=8'hdf;GA=8'h04;end 7:begin ROW=8'hbf;GA=8'h3c;end 8:begi

14、n ROW=8'h7f;GA=8'h00;endendcaseendif(x3)begincase(count1) 1:begin ROW=8'hfe;GA=8'h3c;end 2:begin ROW=8'hfd;GA=8'h20;end 3:begin ROW=8'hfb;GA=8'h20;end 4:begin ROW=8'hf7;GA=8'h3c;end 5:begin ROW=8'hef;GA=8'h20;end 6:begin ROW=8'hdf;GA=8'h20;end

15、7:begin ROW=8'hbf;GA=8'h3c;end 8:begin ROW=8'h7f;GA=8'h00;endendcaseendif(x4)begincase(count1) 1:begin ROW=8'hfe;GA=8'h10;end 2:begin ROW=8'hfd;GA=8'h18;end 3:begin ROW=8'hfb;GA=8'h14;end 4:begin ROW=8'hf7;GA=8'h3e;end 5:begin ROW=8'hef;GA=8'h1

16、0;end 6:begin ROW=8'hdf;GA=8'h10;end 7:begin ROW=8'hbf;GA=8'h10;end 8:begin ROW=8'h7f;GA=8'h00;endendcaseendif(x5)begincase(count1) 1:begin ROW=8'hfe;GA=8'h3c;end 2:begin ROW=8'hfd;GA=8'h04;end 3:begin ROW=8'hfb;GA=8'h04;end 4:begin ROW=8'hf7;GA=8&

17、#39;h3c;end 5:begin ROW=8'hef;GA=8'h20;end 6:begin ROW=8'hdf;GA=8'h20;end 7:begin ROW=8'hbf;GA=8'h3c;end 8:begin ROW=8'h7f;GA=8'h00;endendcaseendendalways(posedge CLK ) /倒計(jì)時(shí)部分beginif(x1|x2|x3|x4|x5)beginaa=aa+1;if(aa=1024)/1024 begin aa=0;bb=bb+1; if(bb>=10) bb=10;

18、endSe=10-bb; if(Se=0) bit=1;endendalways(posedge CLK) /數(shù)碼管顯示部分begincount3=count3+1; if(Se>=10)beginSe_shi=1;Se_ge=Se-10;endelsebeginSe_shi=0;Se_ge=Se;endcase(count3)1:beginWX='b001;shu=Se_shi;end2:beginWX='b010;shu=Se_ge;endendcaseif(count3=2) count3=0;endalways(shu)begincase(shu)0:DX=

19、9;b0111111;1:DX='b0000110;2:DX='b1011011;3:DX='b1001111;4:DX='b1100110;5:DX='b1101101;6:DX='b1111101;7:DX='b0000111;8:DX='b1111111;9:DX='b1101111;endcaseendalways(posedge CLK) /蜂鳴器部分beginif(x1|x2|x3|x4|x5)/2049 begin count2=count2+1; bee=1; if(count2>2049) bee=

20、0; end if(bit=1) begin count4=count4+1; bee=1; if(count4>2049) bee=0; endendendmodule第四章 波形仿真圖此波形圖對(duì)應(yīng)先搶答者為1號(hào)選手。此波形圖對(duì)應(yīng)先搶答者為2號(hào)選手。此波形圖對(duì)應(yīng)先搶答者為3號(hào)選手。此波形圖對(duì)應(yīng)先搶答者為4號(hào)選手。此波形圖對(duì)應(yīng)先搶答者為5號(hào)選手。第五章 管腳鎖定及硬件連線管腳鎖定情況如下：INPUT/OUTPUT端口名稱管腳號(hào)INPUT/OUTPUT端口名稱管腳號(hào)INPUTCLKPin73OUTPUTbeePin38INPUTAPin39OUTPUTL1Pin12INPUTBPin40O

21、UTPUTL2Pin13INPUTCPin41OUTPUTL3Pin14INPUTDPin44OUTPUTL4Pin15INPUTEPin45OUTPUTL5Pin17INPUTMPin53OUTPUTGA0Pin93OUTPUTROW0Pin198OUTPUTGA1Pin90OUTPUTROW1Pin196OUTPUTGA2Pin88OUTPUTROW2Pin193OUTPUTAG3Pin86OUTPUTROW3Pin191OUTPUTGA4Pin83OUTPUTROW4Pin189OUTPUTGA5Pin197OUTPUTROW5Pin179OUTPUTGA6Pin195OUTPUTROW

22、6Pin176OUTPUTAG7Pin192OUTPUTROW7Pin174 OUTPUT WX0Pin190OUTPUTDX2Pin92 OUTPUTWX1Pin187OUTPUTDX3Pin89 OUTPUTWX2Pin177OUTPUTDX4Pin87 OUTPUTDX0Pin175OUTPUTDX5Pin85 OUTPUTDX1Pin173OUTPUTDX6Pin75硬件連線情況如下：Pin83連接至箱上中頻組11號(hào)端作為CLK；Pin93、90、88、86、83、197、195、192分別作為GA0GA7連接至箱上點(diǎn)陣顯示信號(hào)接線組“COL1_8G(T)”；Pin198、196、193、191、189、179、176、174分別作為ROW07連接至箱上點(diǎn)陣顯示信號(hào)接線組“ROW1_8(T)”。 Pin190、187、177分別作為SS0、SS1、SS2連接至數(shù)碼管位選信號(hào)；Pin175、173、92、89、87、85、75分別作為A、B、C、D、E、F、G連接至數(shù)碼管段選信號(hào)。其余輸入/輸出芯片內(nèi)部都有定義，無(wú)須連線。 第六章 總結(jié)可以說(shuō)，是這次EDA課程設(shè)計(jì)把我領(lǐng)進(jìn)了EDA的大門。以前自己對(duì)EDA的理解僅限于利用Protel等軟件做出PCB