IC芯片設(shè)計方案流程

1、IC芯片設(shè)計流程在IC生產(chǎn)流程中，IC多由專業(yè)IC設(shè)計公司進行規(guī)劃、設(shè)計, 像是聯(lián)發(fā)科、高通、In tel等知名大廠，都自行設(shè)計各自的IC芯片, 提供不同規(guī)格、效能的芯片給下游廠商選擇。因為IC是由各廠自行 設(shè)計，所以IC設(shè)計十分仰賴工程師的技術(shù)，工程師的素質(zhì)影響著一 間企業(yè)的價值。然而，工程師們在設(shè)計一顆IC芯片時，究竟有那些 步驟？設(shè)計流程可以簡單分成如下。設(shè)計第一步，訂定目標在IC設(shè)計中，最重要的步驟就是規(guī)格制定。這個步驟就像是在 設(shè)計建筑前，先決定要幾間房間、浴室，有什么建筑法規(guī)需要遵守， 在確定好所有的功能之后在進行設(shè)計，這樣才不用再花額外的時間進 行后續(xù)修改。IC設(shè)計也需要經(jīng)過類似

2、的步驟，才能確保設(shè)計出來的 芯片不會有任何差錯。規(guī)格制定的第一步便是確定IC的目的、效能為何，對大方向做 設(shè)定。接著是察看有哪些協(xié)議要符合，像無線網(wǎng)卡的芯片就需要符合 IEEE 802.11等規(guī)范，不然，這芯片將無法和市面上的產(chǎn)品兼容，使它無法和其他設(shè)備聯(lián)機。最后則是確立這顆IC的實作方法，將不同 功能分配成不同的單元，并確立不同單元間鏈接的方法，如此便完成 規(guī)格的制定。設(shè)計完規(guī)格后，接著就是設(shè)計芯片的細節(jié)了。這個步驟就像初步 記下建筑的規(guī)畫，將整體輪廓描繪出來，方便后續(xù)制圖。在IC芯片中，便是使用硬件描述語言（HDL將電路描寫出來。常使用的HDL有 Verilog、VHDL等，藉由程序代碼便

3、可輕易地將一顆IC地菜單達出 來。接著就是檢查程序功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。module adder(x, yf carry, out); input 31 0 x* y;output reg carry;output reg 31:0 out; always(*) begincarryeut 31： 0 = xy;endmodulez tiiangon 32 bits加法器的Verilog 范例有了計算機，事情都變得容易有了完整規(guī)畫后，接下來便是畫出平面的設(shè)計藍圖。 在IC設(shè)計 中，邏輯合成這個步驟便是將確定無誤的HDL code，放入電子設(shè)計 自動化工具(EDA t

4、ool)，讓計算機將HDL code轉(zhuǎn)換成邏輯電路, 產(chǎn)生如下的電路圖。之后，反復的確定此邏輯閘設(shè)計圖是否符合規(guī)格 并修改，直到功能正確為止。控制單元合成后的結(jié)果最后，將合成完的程序代碼再放入另一套EDA tool ，進行電路布局與繞線(Place And Route)。在經(jīng)過不斷的檢測后，便會形成如 下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色，每種不同的 顏色就代表著一張光罩。至于光罩究竟要如何運用呢？WWW常用的演算芯片-FFT芯片，完成電路布局與繞線的結(jié)果層層光罩，迭起一顆芯片首先，目前已經(jīng)知道一顆IC會產(chǎn)生多張的光罩，這些光罩有上 下層的分別，每層有各自的任務。下圖為簡單的光罩例

5、子，以集成電 路中最基本的組件CMOS為范例，CMOS全名為互補式金屬氧化物半 導體(Compleme ntary metal oxide semicon ductor ),也就是將 NMOSffi PMOS兩者做結(jié)合，形成CMOS至于什么是金屬氧化物半導 體(MOS?這種在芯片中廣泛使用的組件比較難說明，一般讀者也 較難弄清，在這里就不多加細究。下圖中，左邊就是經(jīng)過電路布局與繞線后形成的電路圖， 在前面已經(jīng)知道每種顏色便代表一張光罩。右邊則是將每張光罩攤開的樣 子。制作是，便由底層開始，依循上一篇IC芯片的制造中所提的方 法，逐層制作，最后便會產(chǎn)生期望的芯片了。至此，對于IC設(shè)計應該有初步的了解，整體看來就很清楚 IC 設(shè)計是一門非常復雜的專業(yè)，也多虧了計算機輔助軟件的成熟，讓IC 設(shè)計得以加速。IC設(shè)計廠十分依賴工程師的智能，這里所述的每個 步驟都有其專門的知識，皆可獨立成多門