計(jì)算機(jī)電路基礎(chǔ)實(shí)驗(yàn)手冊(cè)

1、數(shù)字電路基礎(chǔ)實(shí)驗(yàn)手冊(cè)目錄數(shù)字電路實(shí)驗(yàn)基本知識(shí)1實(shí)驗(yàn)一 EWB環(huán)境下一階電路的設(shè)計(jì)與實(shí)現(xiàn)5實(shí)驗(yàn)二 基本邏輯門邏輯實(shí)驗(yàn)8實(shí)驗(yàn)三 組合邏輯電路的設(shè)計(jì)10實(shí)驗(yàn)四 四位并行加法器的設(shè)計(jì)與實(shí)現(xiàn)13實(shí)驗(yàn)五 二位數(shù)值比較器的設(shè)計(jì)與實(shí)現(xiàn)15實(shí)驗(yàn)六 譯碼器和數(shù)據(jù)選擇器17實(shí)驗(yàn)七 編碼器和數(shù)碼管顯示47實(shí)驗(yàn)八 觸發(fā)器及其應(yīng)用49實(shí)驗(yàn)九 波形產(chǎn)生和整形電路的應(yīng)用47實(shí)驗(yàn)十 采用EWB仿真軟件設(shè)計(jì)和測(cè)試定時(shí)顯示電路49數(shù)字電路實(shí)驗(yàn)基本知識(shí)一、 EWB軟件介紹.電子工作平臺(tái)Electronics Workbench (EWB)(現(xiàn)稱為MultiSim) 軟件是加拿Interactive Image Technologie

2、s公司于八十年代末、九十年代初推出的電子電路仿真的虛擬電子工作臺(tái)軟件,其工作界面如下：1).EWB的特點(diǎn)：（1）采用直觀的圖形界面創(chuàng)建電路：在計(jì)算機(jī)屏幕上模仿真實(shí)實(shí)驗(yàn)室的工作臺(tái)，繪制電路圖需要的元器件、電路仿真需要的測(cè)試儀器均可直接從屏幕上選??；（2）軟件儀器的控制面板外形和操作方式都與實(shí)物相似，可以實(shí)時(shí)顯示測(cè)量結(jié)果。（3）EWB軟件帶有豐富的電路元件庫(kù)，提供多種電路分析方法。（4）作為設(shè)計(jì)工具，它可以同其它流行的電路分析、設(shè)計(jì)和制板軟件交換數(shù)據(jù)。（5）EWB還是一個(gè)優(yōu)秀的電子技術(shù)訓(xùn)練工具，利用它提供的虛擬儀器可以用比實(shí)驗(yàn)室中更靈活的方式進(jìn)行電路實(shí)驗(yàn)，仿真電路的實(shí)際運(yùn)行情況，熟悉常用電子儀器測(cè)

3、量方法。與其他電路仿真軟件(Protel99)相比，具有界面直觀、操作方便等優(yōu)點(diǎn)。他改變了一般電路仿真軟件輸入電路必須采用文本方式的不便，創(chuàng)建電路選用元器件和測(cè)試儀器等均可直接從屏幕上器件庫(kù)和儀器庫(kù)中直接選取。電子電路的分析、設(shè)計(jì)與仿真工作蘊(yùn)含于輕點(diǎn)鼠標(biāo)之間，不僅為電子電路設(shè)計(jì)者帶來(lái)了無(wú)盡的樂(lè)趣，而且大大提高了電子設(shè)計(jì)工作的質(zhì)量和效率。2).EWB的優(yōu)點(diǎn)：1、各元器件選擇范圍廣，參數(shù)修改方便，不會(huì)象實(shí)際操作那樣多次地把元件焊下而損壞器件和印刷電路板。使電路調(diào)試變得快捷方便。對(duì)模擬電子技術(shù)基礎(chǔ)課程中的絕大部分電路都能應(yīng)用，不僅能用于對(duì)單個(gè)電路特性和原理進(jìn)行驗(yàn)證，也能就用于多級(jí)的組合電路。2、元件

4、庫(kù)不但提供了各種豐富的分立元件和集成電路等元器件,是一個(gè)全開放性的仿真實(shí)驗(yàn)和課件制作平臺(tái),給我們提供了一個(gè)實(shí)驗(yàn)器具完備的綜合性電子技術(shù)實(shí)驗(yàn)室。可以在任意組合的實(shí)驗(yàn)環(huán)境中，搭建實(shí)驗(yàn)。通過(guò)元件復(fù)制或單級(jí)電路的復(fù)制來(lái)完成整個(gè)電路的組裝。因此也適用于較大型的設(shè)計(jì)性實(shí)驗(yàn)。3、EWB（電子學(xué)工作平臺(tái)）為我們提供了一個(gè)很好的實(shí)用工具，使我們能夠在教學(xué)過(guò)程中隨時(shí)提供實(shí)驗(yàn)、演示和電路分析。教師可以在多媒體教室中深入淺出地分析各種電路的特性，講解各種參數(shù)改變對(duì)電路的影響。學(xué)生可結(jié)合學(xué)習(xí)內(nèi)容，進(jìn)行接近于實(shí)際電路的調(diào)試分析，有利于對(duì)加深對(duì)理論理解。特別是一些大中專院校和廣播電視大學(xué)，通過(guò)這樣的計(jì)算機(jī)模擬仿真實(shí)驗(yàn)，把電

5、子技術(shù)的理論教學(xué)和實(shí)驗(yàn)教學(xué)有機(jī)地結(jié)合了起來(lái)。二、數(shù)字集成電路封裝中、小規(guī)模數(shù)字 lC 中最常用的是 TTL 電路和 CMOS 電路。TTL 器件型號(hào)以 74 （或 54 ）作前綴，稱為 74 / 54 系列，如 74LS 10、74F181、54586 等。中、小規(guī)模 CMOS 數(shù)字集成電路主要是 4XX 45XX ( X 代表 0 一 9 的數(shù)字）系列，高速CMOS 電路 HC ( 74HC 系列），與 TTL 兼容的高速CMOS 電路 HCT ( 74HCT 系列）。TTL 電路與 CMOS 電路各有優(yōu)缺點(diǎn)， TTL 速度高， CMOS 電路功耗小、電源范圍大、抗擾能力強(qiáng)。由于 TTL 在

6、世界范圍內(nèi)應(yīng)用極廣，在數(shù)字電路教學(xué)實(shí)驗(yàn)中，我們主要使用 TTL74 系列電路作為實(shí)驗(yàn)用器件，采用單一5V 作為供電電源。 數(shù)字 IC 器件有多種封裝形式。為了教學(xué)實(shí)驗(yàn)方便，實(shí)驗(yàn)中所用的 74 系列器件封裝選用雙列直插式。圖 l 是雙列直插封裝的正面示意圖。雙列直插封裝有以下特點(diǎn)： 圖1 雙列直插式封裝圖 圖2 PLCC封裝圖1、從正面（上面）看，器件一端有一個(gè)半圓的缺口，這是正方向的標(biāo)志。缺口左邊的引腳號(hào)為 l , 引腳號(hào)按逆時(shí)針?lè)较蛟黾?。圖1中的數(shù)字表示引腳號(hào)。雙列直插封裝 IC 引腳數(shù)有 14、16 、20、24、28 等若干種。 2 、 雙列直插器件有兩列引腳。引腳之間的間距是 2. 5

7、4 毫米。兩列引腳之間的距離有寬（ 15 .24 毫米）、窄（ 7. 62 毫米）兩種。兩列引腳之間的距離能夠少做改變，引腳間距不能改變。將器件插入實(shí)驗(yàn)臺(tái)上的插座中去或者從插座中拔出時(shí)要小心，不要將器件引腳弄彎或折斷。3、 74 系列器件一般左下角的最后一個(gè)引腳是 GND ，右上角的引腳是 Vcc 。例如， 14 引腳器件引腳 7 是 GND ，引腳 14 是 Vcc ； 20 引腳器件引腳 10 是 CND ，引腳 20 是 Vcc 。但也有一些例外，例如 16 引腳的雙 JK 觸發(fā)器 74LS76 ，引腳 13 （不是引腳 8 ）是 GND ，引腳 5 （不是引腳 16 ）是 Vcc 。所

8、以使用集成電路器件時(shí)要先看清它的引腳圖，找對(duì)電源和地，避免因接線錯(cuò)誤造成器件損壞。數(shù)字電路綜合實(shí)驗(yàn)中，使用的復(fù)雜可編程邏輯器件 MACH 464/32 （或者 ISP1O16 ）是 44 引腳的 PLCC ( Plastic Leaded chip Carrier ）封裝，圖 2 是封裝正面圖。器件上的小圓圈指示引腳 1 , 引腳號(hào)按逆時(shí)針?lè)较蛟黾?，引腳 2 在引腳 1 的左邊，引腳 44 在引腳 1 的右邊。 MACH 464/32電源引腳號(hào)、地引腳號(hào)與ISP1O16 不同，千萬(wàn)不要插錯(cuò) PLCC 插座。插 PLCC 器件時(shí)，器件的左上角（缺角）要對(duì)準(zhǔn)插座的左上角。拔 PLCC 器件應(yīng)使用專

9、門的起拔器。TDS 實(shí)驗(yàn)臺(tái)上的接線采用自鎖緊插頭、插孔（插座）。使用自鎖緊插頭、插孔接線時(shí)，首先把插頭插進(jìn)插孔中，然后將插頭按順時(shí)針?lè)较蜉p輕一擰則鎖緊。拔出插頭時(shí)，首先按逆時(shí)針?lè)较蜉p輕擰一下插頭，使插頭和插孔之間松開，然后將插頭從插孔中拔出。不要使勁拔插頭，以免損壞插頭和連線 。必須注意，不能帶電插、拔器件。插、拔器件只能在關(guān)斷 5V 電源的情況下進(jìn)行。 三、數(shù)字電路測(cè)試及故障查找、排除設(shè)計(jì)好一個(gè)數(shù)字電路后，要對(duì)其進(jìn)行測(cè)試，以驗(yàn)證設(shè)計(jì)是否正確。測(cè)試過(guò)程中，發(fā)現(xiàn)問(wèn)題要分析原因，找出故障所在，并解決它。數(shù)字電路實(shí)臉也遵循這些原則。 1 、數(shù)字電路測(cè)試數(shù)字電路測(cè)試大體上分為靜態(tài)測(cè)試和動(dòng)態(tài)測(cè)試兩部分。

10、靜態(tài)測(cè)試指的是，給定數(shù)字電路若干組靜態(tài)輸入值，測(cè)試數(shù)字電路的輸出值是否正確。數(shù)字電路設(shè)計(jì)好后，在實(shí)驗(yàn)臺(tái)上連接成一個(gè)完整的線路。把線路的輸入接電平開關(guān)輸出，線路的輸出接電平指示燈，按功能表或狀態(tài)表的要求，改變輸入狀態(tài)，觀察輸入和輸出之間的關(guān)系是否符合設(shè)計(jì)要求。靜態(tài)測(cè)試是檢查設(shè)計(jì)是否正確，接線是否無(wú)誤的重要一步。在靜態(tài)測(cè)試基礎(chǔ)上，按設(shè)計(jì)要求在輸入端加動(dòng)態(tài)脈沖信號(hào)，觀察輸出端波形是否符合設(shè)計(jì)要求，這是動(dòng)態(tài)測(cè)試。有些數(shù)字電路只需進(jìn)行靜態(tài)測(cè)試即可，有些數(shù)字電路則必須進(jìn)行動(dòng)態(tài)測(cè)試。一般地說(shuō)，時(shí)序電路應(yīng)進(jìn)行動(dòng)態(tài)測(cè)試。 2、數(shù)字電路的故障查找和排除在數(shù)字電路實(shí)驗(yàn)中，出現(xiàn)問(wèn)題是難免的。重要的是分析問(wèn)題，找出出現(xiàn)

11、問(wèn)題的原因，從而解決它。一般地說(shuō)，有四個(gè)方面的原因產(chǎn)生問(wèn)題（故障）：器件故障、接線錯(cuò)誤、設(shè)計(jì)錯(cuò)誤和測(cè)試方法不正確。在查找故障過(guò)程中，首先要熟悉經(jīng)常發(fā)生的典型故障。( 1 ）器件故障器件故障是器件失效或器件接插問(wèn)題引起的故障，表現(xiàn)為器件工作不正常。不言而喻，器件失效肯定會(huì)引起工作不正常，這需要更換一個(gè)好器件。器件接插問(wèn)題，如管腳折斷或者器件的某個(gè)（或某些）引腳沒(méi)插到插座中等，也會(huì)使器件工作不正常。對(duì)于器件接插錯(cuò)誤有時(shí)不易發(fā)現(xiàn)，需仔細(xì)檢查。 判斷器件失效的方法是用集成電路測(cè)試儀測(cè)試器件。 需要指出的是，一般的集成電路測(cè)試儀只能檢測(cè)器件的某些靜態(tài)特性。對(duì)負(fù)載能力等靜態(tài)特性和上升沿、下降沿、延遲時(shí)間等

12、動(dòng)態(tài)特性，一般的集成電路測(cè)試儀不能測(cè)試。測(cè)試器件的這些參數(shù)，須使用專門的集成電路測(cè)試儀。 ( 2 ）接線錯(cuò)誤接線錯(cuò)誤是最常見的錯(cuò)誤。據(jù)有人統(tǒng)計(jì)，在教學(xué)實(shí)驗(yàn)中，大約百分之七十以上的故障是由接線錯(cuò)誤引起的。常見的接線錯(cuò)誤包括忘記接器件的電源和地；連線與插孔接觸不良；連線經(jīng)多次使用后，有可能外面塑料包皮完好，但內(nèi)部線斷；連線多接、漏接、錯(cuò)接；連線過(guò)長(zhǎng)、過(guò)亂造成干擾。接線錯(cuò)誤造成的現(xiàn)象多種多樣，例如器件的某個(gè)功能塊不工作或工作不正常，器件不工作或發(fā)熱，電路中一部分工作狀態(tài)不穩(wěn)定等。解決方法大致包括：熟悉所用器件的功能及其引腳號(hào)，知道器件每個(gè)引腳的功能；器件的電源和地一定要接對(duì)、接好：檢查連線和插孔接觸

13、是否良好；檢查連線有無(wú)錯(cuò)接、多接、漏接；檢查連線中有無(wú)斷線。最重要的是接線前要畫出接線圖，按圖接線，不要憑記憶隨想隨接；接線要規(guī)范、整齊，盡量走直線、短線，以免引起干擾。 ( 3 ）設(shè)計(jì)錯(cuò)誤設(shè)計(jì)錯(cuò)誤自然會(huì)造成與預(yù)想的結(jié)果不一致。原因是對(duì)實(shí)驗(yàn)要求沒(méi)有吃透，或者是對(duì)所用器件的原理沒(méi)有掌握，因此實(shí)驗(yàn)前一定要理解實(shí)驗(yàn)要求，掌握實(shí)驗(yàn)線路原理，精心設(shè)計(jì)。初始設(shè)計(jì)完成后一般應(yīng)對(duì)設(shè)計(jì)進(jìn)行優(yōu)化。最后畫好邏輯圖及接線圖。 ( 4 )測(cè)試方法不正確如果不發(fā)生前面所述三種錯(cuò)誤，實(shí)驗(yàn)一般會(huì)成功。但有時(shí)測(cè)試方法不正確也會(huì)引起觀測(cè)錯(cuò)誤。例和，一個(gè)穩(wěn)定的波形，如果用示波器觀測(cè)，而示波器沒(méi)有同步，則造成波形不穩(wěn)的假象。因此要學(xué)

14、會(huì)正確使用所用儀器、儀表。在數(shù)字電路實(shí)驗(yàn)中，尤其要學(xué)會(huì)正確使用示波器。在對(duì)數(shù)字電路測(cè)試過(guò)程中，由于測(cè)試儀器、儀表加到被側(cè)電路上后，對(duì)被測(cè)電路相當(dāng)于一個(gè)負(fù)載，因此側(cè)試過(guò)程中也有可能引起電路本身工作狀態(tài)的改變，這點(diǎn)應(yīng)引起足夠注意。不過(guò)，在數(shù)字電路實(shí)驗(yàn)中，這種現(xiàn)象很少發(fā)生。當(dāng)實(shí)驗(yàn)中發(fā)現(xiàn)結(jié)果與預(yù)期不一致時(shí)，千萬(wàn)不要慌亂。應(yīng)仔細(xì)觀測(cè)現(xiàn)象，冷靜思考問(wèn)題所在。首先檢查儀器、儀表的使用是否正確。在正確便用儀器、儀表的前提下，按邏輯圖和接線圖逐級(jí)查找問(wèn)題出現(xiàn)在何處。通常從發(fā)現(xiàn)問(wèn)題的地方，一級(jí)一級(jí)向前測(cè)試，直到找出故障的初始發(fā)生位置。在故障的初始位置處，首先檢查連線是否正確。前面已說(shuō)過(guò)，實(shí)驗(yàn)故障絕大部分是由接線錯(cuò)

15、引起的，因此檢查一定要認(rèn)真、仔細(xì)。確認(rèn)接線無(wú)誤后，檢查器件引腳是否全部正確插進(jìn)插座。有無(wú)引腳折斷、彎曲、錯(cuò)插問(wèn)題。確認(rèn)無(wú)上述問(wèn)題后，取下器件側(cè)試，以檢查器件好壞，或者直接換一個(gè)好器件。如果器件和接線都正確，則需考慮設(shè)計(jì)問(wèn)題。20實(shí)驗(yàn)一 EWB環(huán)境下一階電路的設(shè)計(jì)與實(shí)現(xiàn)一、實(shí)驗(yàn)?zāi)康?. 了解EWB軟件的特點(diǎn)及強(qiáng)大功能2. 學(xué)習(xí)使用EWB軟件的各種工具。3. 了解EWB軟件的強(qiáng)大的電路設(shè)計(jì)功能二、實(shí)驗(yàn)屬性 驗(yàn)證性三、實(shí)驗(yàn)環(huán)境軟件實(shí)驗(yàn)室，配有EWB軟件四、實(shí)驗(yàn)要求用EWB軟件設(shè)計(jì)一個(gè)簡(jiǎn)單的一階電路，并用示波器觀察生成的信號(hào)波形。五、實(shí)驗(yàn)原理 僅包含一個(gè)儲(chǔ)能元件的電路，描述這個(gè)電路性狀是一個(gè)一階微分方

16、程，這樣的電路是一個(gè)一階電路。常用的動(dòng)態(tài)元件有：電容，電感等。 動(dòng)態(tài)電路的一個(gè)特征就是電路的結(jié)構(gòu)或原件的參數(shù)發(fā)生改變時(shí)，例如電路中電源或無(wú)源元件的斷開或接入，信號(hào)的突然注入等等，可能使電路改變?cè)瓉?lái)的工作狀態(tài)，而轉(zhuǎn)變到另一個(gè)工作狀態(tài)，這種轉(zhuǎn)變需要經(jīng)理一個(gè)過(guò)程，在工程上稱為過(guò)渡過(guò)程。 電容元件：由兩塊金屬極板間隔以不同的介質(zhì)所組成。加上電源后，極板上分別聚積起等量的異種電荷，在介質(zhì)中建立電場(chǎng)，并存儲(chǔ)有電場(chǎng)能量。電源去掉以后，電荷可以繼續(xù)聚集在極板上，電場(chǎng)繼續(xù)存在。電容是一個(gè)可以存儲(chǔ)電場(chǎng)能量的實(shí)際器件。任何時(shí)刻正極板上的電荷q與兩端的電壓U有以下關(guān)系：qCU線性電容元件的電流與該時(shí)刻電壓的變化率成正

17、比。Idq/dtI=C*dU/dt電感元件：是一種儲(chǔ)能元件，用導(dǎo)線制成空心或具有鐵心的線圈構(gòu)成一個(gè)電感元件。當(dāng)有通過(guò)線圈電流變化，磁通鏈發(fā)生變化，線圈兩端將感應(yīng)出電壓。ULdI/dt一階電路只包含一個(gè)電容或電感。六、實(shí)驗(yàn)步驟1） 進(jìn)入EWB虛擬實(shí)驗(yàn)室，閱讀軟件介紹中的EWB軟件的介紹。2） 進(jìn)入EWB軟件實(shí)驗(yàn)室的操作演示，觀看電路設(shè)計(jì)選項(xiàng)中一階電路設(shè)計(jì)的設(shè)計(jì)演示。該操作演示以一個(gè)實(shí)力的方式演示了一個(gè)數(shù)字一個(gè)一階電路的設(shè)計(jì)過(guò)程及如何采用各種工具進(jìn)行電路指標(biāo)的測(cè)試。圖1為虛擬實(shí)驗(yàn)一階電路設(shè)計(jì)操作演示的界面; 圖13） 進(jìn)入虛擬實(shí)驗(yàn)室的實(shí)戰(zhàn)操作，這個(gè)工具將手把手地教給大家如何一步一步的設(shè)計(jì)一個(gè)電路。

18、進(jìn)入虛擬實(shí)驗(yàn)室的實(shí)戰(zhàn)操作界面，選擇電容放電和充電選項(xiàng)。圖2為虛擬實(shí)驗(yàn)電容充電和放電實(shí)戰(zhàn)操作的界面： 圖2我們可以在黃箭頭的指引下，完成電容充放電電路的設(shè)計(jì)。4） 完成上兩步的操作后，我們學(xué)會(huì)了如何使用EWB軟件設(shè)計(jì)一個(gè)電路的基本步驟和方法。這一步，我們進(jìn)入EWB軟件的設(shè)計(jì)界面，圖3為EWB軟件設(shè)計(jì)界面 圖3在這個(gè)界面中，我們根據(jù)我們對(duì)一階電路的認(rèn)識(shí)及在虛擬實(shí)驗(yàn)室中的學(xué)習(xí)，設(shè)計(jì)一個(gè)簡(jiǎn)單的一階電路，各種參數(shù)根據(jù)自己的需要修改，并使用軟件示波器觀察生成的波形。記錄生成的波形。觀察電容兩端，電感兩端是否有充放電過(guò)程。記錄相關(guān)的試驗(yàn)結(jié)果。圖4為一個(gè)一階電路的輸出波形圖：圖4七、實(shí)驗(yàn)報(bào)告1、畫出實(shí)驗(yàn)線路，

19、整理實(shí)驗(yàn)數(shù)據(jù)。實(shí)驗(yàn)二 基本邏輯門邏輯實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康膌、掌握 TTL 與非門、或非門和異或門輸入與輸出之間的邏輯關(guān)系。2、熟悉 TTL 中、小規(guī)模集成電路的外型、管腳和使用方法。二、實(shí)驗(yàn)屬性 驗(yàn)證三、實(shí)驗(yàn)所用器件和儀表 1 、二輸入四與非門 74LS00 1片2 、二輸入四或非門 74LS28 1片3 、二輸入四異或門 74LS86 1片四、實(shí)驗(yàn)內(nèi)容 1、測(cè)試二輸入四與非門 74LSOO 一個(gè)與非門的輸入和輸出之間的邏輯關(guān)系。 2、測(cè)試二輸入四或非門 74LS28 一個(gè)或非門的輸入和輸出之間的邏輯關(guān)系。 3、測(cè)試二輸入四異或門 74LS86 一個(gè)異或門的輸入和輸出之間的邏輯關(guān)系。4、用與非門實(shí)

20、現(xiàn)與門、非門、或門、或非門、異或門的邏輯關(guān)系。五、實(shí)驗(yàn)提示 1、將被測(cè)器件插入實(shí)驗(yàn)臺(tái)上的 14 芯插座中。 2、將器件的引腳 7 與實(shí)驗(yàn)臺(tái)的“地（ GND ) ”連接，將器件的引腳 14 與實(shí)驗(yàn)臺(tái)的+5V 連接。 3、用實(shí)驗(yàn)臺(tái)的電平開關(guān)輸出作為被測(cè)器件的輸入。撥動(dòng)開關(guān)，則改變器件的輸入電平。 4、將被測(cè)器件的輸出引腳與實(shí)驗(yàn)臺(tái)上的電平指示燈連接。指示燈亮表示輸出電平為1 ，指示燈滅表示輸出電平為0。六、實(shí)驗(yàn)接線圖及實(shí)驗(yàn)結(jié)果74LS00 中包含 4 個(gè)二與非門， 74LS28 中包含 4 個(gè)二或非門， 74LS86 中包含 4 個(gè)異或門，下面各畫出測(cè)試第一個(gè)邏輯門邏輯關(guān)系的接線圖及測(cè)試結(jié)果。測(cè)試其

21、他邏輯門時(shí)的接線圖與之類似。測(cè)試時(shí)各器件的引腳 7 接地，引腳 14 接5V 。圖中的 Kl、K2 是電平開關(guān)輸出，LED O 是電平指示燈。 1、測(cè)試 74LS00 邏輯關(guān)系接線圖及測(cè)試結(jié)果 圖 1.1 測(cè)試 74LS00 邏輯關(guān)系接線圖 表 1.1 74LS00 真值表2、測(cè)試 74LS28 邏輯關(guān)系接線圖及測(cè)試結(jié)果 圖 1.2 測(cè)試 74LS28 邏輯關(guān)系接線圖 表 1.2 74LS28 真值表3、測(cè)試74LS86 邏輯關(guān)系接線圖及測(cè)試結(jié)果 圖 1.3 測(cè)試 74LS86 邏輯關(guān)系接線圖 表 1.2 74LS86 真值表4、用與非門實(shí)現(xiàn)與門、非門、或門、或非門、異或門的邏輯關(guān)系。方法：先

22、化簡(jiǎn)邏輯表達(dá)式 根據(jù)邏輯表達(dá)式畫出邏輯電路圖，并根據(jù)器件引腳圖標(biāo)出各引腳序號(hào)，以保證接線一次正確。 在實(shí)驗(yàn)箱上搭接線路，經(jīng)檢查正確無(wú)誤后，開啟電源開關(guān)，按照或門的邏輯真值表驗(yàn)證。 七、實(shí)驗(yàn)報(bào)告畫出邏輯門，整理實(shí)驗(yàn)數(shù)據(jù)。實(shí)驗(yàn)三 組合邏輯電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模?了解EWB軟件中與門，或門和非門的符號(hào)。2學(xué)習(xí)與門，或門和非門的電路連接方式。二、實(shí)驗(yàn)屬性： 設(shè)計(jì)三、實(shí)驗(yàn)環(huán)境：軟件實(shí)驗(yàn)室，配有EWB軟件四、實(shí)驗(yàn)要求：用EWB軟件設(shè)計(jì)一個(gè)簡(jiǎn)單的門電路,進(jìn)行邏輯關(guān)系測(cè)試。五、實(shí)驗(yàn)原理：非門：當(dāng)輸入為1時(shí)，輸出為0，只能有一個(gè)一個(gè)輸入，一個(gè)輸出。與門：只有當(dāng)所有的輸入為1，輸出為1，否則，輸出為0，可以有多

23、個(gè)輸入?；蜷T：只有當(dāng)所有的輸入為0，輸出為0，否則，輸出為1，可以有多個(gè)輸入。六、實(shí)驗(yàn)步驟：1） 進(jìn)入虛擬實(shí)驗(yàn)室的實(shí)戰(zhàn)操作界面，選擇數(shù)據(jù)電路邏輯關(guān)系測(cè)試： 圖2我們可以在黃箭頭的指引下，完成數(shù)據(jù)電路邏輯關(guān)系測(cè)試的設(shè)計(jì)。2） 完成上一步的操作后，我們學(xué)會(huì)了如何使用EWB軟件設(shè)計(jì)一個(gè)電路的基本步驟和方法。這一步，我們進(jìn)入EWB軟件的設(shè)計(jì)界面，圖3為EWB軟件設(shè)計(jì)界面 圖3在這個(gè)界面中，我們根據(jù)我們對(duì)門電路的認(rèn)識(shí)及在虛擬實(shí)驗(yàn)室中的學(xué)習(xí)，自己動(dòng)手設(shè)計(jì)一個(gè)簡(jiǎn)單的與門，非門和或門組合起來(lái)設(shè)計(jì)的簡(jiǎn)單組合電路。例如圖3同學(xué)們可以選擇任意多各輸入，這些輸入通過(guò)不同的門以后送到一路輸出。3） 不但改變各路送入信號(hào)

24、的高低電平，觀察輸出信號(hào)電平有什么變化，以表格的形式記錄當(dāng)各個(gè)輸入送入不同高低電平后，組合電路的輸出有什么變化。例如 ABCD輸出0000110001010010010000011111111010010011011010101100111111000111110111110114)寫出布爾表達(dá)式,根據(jù)情況用卡諾圖或布爾代數(shù)進(jìn)行化簡(jiǎn).5)寫出真值表七、實(shí)驗(yàn)報(bào)告1、畫出實(shí)驗(yàn)線路，整理實(shí)驗(yàn)數(shù)據(jù)。實(shí)驗(yàn)四 四位并行加法器的設(shè)計(jì)與實(shí)現(xiàn)一 實(shí)驗(yàn)?zāi)康模?.熟練使用EWB軟件中與門，或門和非門的符號(hào)。2.掌握中規(guī)模集成加法器的邏輯組成以及其功能和使用方法二 實(shí)驗(yàn)屬性： 設(shè)計(jì)三 實(shí)驗(yàn)環(huán)境：軟件實(shí)驗(yàn)室，配有EWB

25、軟件四 實(shí)驗(yàn)要求：用EWB軟件設(shè)計(jì)四位并行加法器。五 實(shí)驗(yàn)原理：全加器不僅有被加數(shù)A和加數(shù)B，還有低位來(lái)的進(jìn)位CI作為輸入；三個(gè)輸入相加產(chǎn)生全加器兩個(gè)輸出，和S及向高位進(jìn)位CO。根據(jù)全加器功能得真值表，如表4-1所示。A B CI S CO表4-1 全加器真值表0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1AB CICO011100010001111001ABCIS000011110001111001 圖4-1 全加器輸出函數(shù)卡諾圖再由全加器輸出函數(shù)卡諾圖，圖4-1，得： 。由此可見，和函數(shù)S是三

26、個(gè)輸入變量的異或。一般情況下，函數(shù)卡諾圖中為1方格數(shù)等于1/2總方格數(shù)，且每個(gè)為1方格都是孤立的，則該函數(shù)為異或函數(shù)。為了利用和函數(shù)的共同項(xiàng)，進(jìn)位函數(shù)CO按圖3-26所示化簡(jiǎn)，而不是按最簡(jiǎn)與或式化簡(jiǎn)，得邏輯圖，如圖4-2。=1=1&1ABCISCOCICO (a) (b) 圖4-2 全加器（a）邏輯圖（b）邏輯符號(hào)用全加器可以實(shí)現(xiàn)多位二進(jìn)制加法運(yùn)算，實(shí)現(xiàn)四位二進(jìn)制加法運(yùn)算的邏輯圖如圖4-3所示。圖中低位進(jìn)位輸出作為高位進(jìn)位輸入，依此類推，種進(jìn)位方式稱為異步進(jìn)位。SCOCIABSCOCIABSCOCIABSCOCIABA3A2A1A0B3B2B1B0S3S2S1S0CO 圖4-3 采用異

27、步進(jìn)位的四位二進(jìn)加法器邏輯圖異步進(jìn)位方式中，進(jìn)位信號(hào)是后級(jí)向前級(jí)一級(jí)一級(jí)傳輸?shù)?，由于門電路具有平均傳輸延遲時(shí)間tpd，經(jīng)過(guò)n級(jí)傳輸，輸出信號(hào)要經(jīng)過(guò)n×tpd時(shí)間才能穩(wěn)定，即總平均傳輸延遲時(shí)間等于n×tpd。所以，異步進(jìn)位方式僅適用于位數(shù)不多，工作速度要求不高的場(chǎng)合。六 實(shí)驗(yàn)步驟：1. 進(jìn)入EWB環(huán)境下,選擇四個(gè)全加器.2.按照如圖4-3所示進(jìn)行四位二進(jìn)制加法器的設(shè)計(jì).3.打開電源,進(jìn)行測(cè)試,驗(yàn)證電路的正確與否.A3A2A1A0B3B2B1B0實(shí)驗(yàn)結(jié)果11001011001110101111000001011011七、實(shí)驗(yàn)報(bào)告1、畫出實(shí)驗(yàn)線路，整理實(shí)驗(yàn)數(shù)據(jù)。實(shí)驗(yàn)五 二位數(shù)值比

28、較器的設(shè)計(jì)與實(shí)現(xiàn)一、實(shí)驗(yàn)?zāi)康模?. 熟練使用EWB軟件中與門，或門和非門的符號(hào)。2.掌握中規(guī)模集成比較器的邏輯組成及其功能和使用方法二、實(shí)驗(yàn)屬性： 設(shè)計(jì)三、實(shí)驗(yàn)環(huán)境：軟件實(shí)驗(yàn)室，配有EWB軟件四、實(shí)驗(yàn)要求：用EWB軟件設(shè)計(jì)二位數(shù)值比較器。五、實(shí)驗(yàn)原理：數(shù)值比較器是一種比較兩個(gè)輸入數(shù)值大小的組合邏輯器件，比較有三種結(jié)果，大于，小于和等于，分別用三個(gè)輸出指示比較結(jié)果。 一位數(shù)值比較器作為組合邏輯電路一般設(shè)計(jì)的例題在典型例題中給予介紹。為了便于和一位數(shù)值比較器設(shè)計(jì)相比較，這里重新列出其真值表（表5-1）和邏輯表達(dá)式。從一位數(shù)值比較器表達(dá)式知道大于和小于輸出函數(shù)都是一個(gè)最小項(xiàng)，等于輸出函數(shù)則是異或非（

29、也稱同或）邏輯函數(shù)。 FAB ； FA=B ； FAB 。 11&&1FABFA=BFABAB A B FAB FA=B FAB 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 表5-1一位數(shù)值比較器真值表 圖5-1 一位數(shù)值比較器邏輯 二位數(shù)值比較器輸入有兩個(gè)二位二進(jìn)制數(shù)A = A1A0和B = B1B0。當(dāng)高位A1大于B1，則A大于B，F(xiàn)AB為1；當(dāng)高位A1小于B1，則A小于B，F(xiàn)AB為1；當(dāng)高位A1等于B1，則要對(duì)低位進(jìn)行比較，A0大于B0，則A大于B，F(xiàn)AB為1；A0小于B0，則A小于B，F(xiàn)AB為1；A0等于B0，則A等于B，F(xiàn)A=B為1

30、。二位數(shù)值比較器的簡(jiǎn)化真值表如表5-2所示。 A1>B1 X X 1 0 0 A1<B1 X X 0 0 1A1=B1 A0>B0 1 0 0 A1 B1 A0 B0 FAB FA=B FAB A1=B1 A0<B0 0 0 1 表5-2 二位數(shù)值比較器簡(jiǎn)化真值表 A1=B1 A0=B0 0 1 0 由以上分析，以一位數(shù)值比較器輸出函數(shù)作為變量，可得二位數(shù)值比較器輸出函數(shù)表達(dá)式如下： FAB =（A1B1）+（A1=B1）（A0B0） = FA1B1 + FA1=B1 FA0B0 FAB =（A1B1）+（A1=B1）（A0B0） = FA1B1 + FA1=B1 F

31、A0B0 FA=B = （A1=B1）（A0=B0） = FA1=B1 FA0=B0 。根據(jù)此表達(dá)式，可得出二位數(shù)值比較器的邏輯圖。11&&&A0B0A1B1FA1=B1FA0=B0FA1B1FA1B1FA0B0F A0B0FABFABFA=B1位數(shù)值比較器1位數(shù)值比較器圖5-3 二位數(shù)值比較器邏輯圖類似于以上的分析，可以得出四位數(shù)值比較器的大于，等于和小于輸出函數(shù)表達(dá)式 FAB=FA3B3 + F A3=B3 F A2B2 + F A3=B3 F A2=B2 F A1B1 + F A3=B3 F A2=B2 F A1=B1 F A0B0 FA=B= F A3=B3 F

32、 A2=B2 F A1=B1 F A0=B0 FAB=FA3B3 + F A3=B3 F A2B2 + F A3=B3 F A2=B2 F A1B1 + F A3=B3 F A2=B2 F A1=B1 F A0B0 其中： FAIBI F AI =BI FAIBI 。六、實(shí)驗(yàn)步驟：1. 進(jìn)入EWB環(huán)境下,選擇合適的門.2.按照如圖5-3所示進(jìn)行二位數(shù)值比較器的設(shè)計(jì).3.打開電源,進(jìn)行測(cè)試,驗(yàn)證電路的正確與否.A1 A0實(shí)驗(yàn)結(jié)果1110001011000111七、實(shí)驗(yàn)報(bào)告1、畫出實(shí)驗(yàn)線路，整理實(shí)驗(yàn)數(shù)據(jù)。實(shí)驗(yàn)六 譯碼器和數(shù)據(jù)選擇器一、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成譯碼器的邏輯功能和使用方法2、掌握中規(guī)

33、模集成數(shù)據(jù)選擇器的邏輯功能及使用方法二、實(shí)驗(yàn)屬性 設(shè)計(jì)性三、實(shí)驗(yàn)原理1、譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。 以3線8線譯碼器74LS138為例進(jìn)行分析，圖61(a)、(b)分別為其邏輯圖及引腳排列。其中 A2 、A1 、A0 為地址輸入端，為譯碼輸出端，S1、為使能端。表61為74LS138功能表當(dāng)S11，0時(shí)，器件使能，地址碼所指定的輸出端有信號(hào)（為0）輸出，其它所有輸出端均無(wú)信號(hào)（全為1）輸出。當(dāng)S10， X時(shí)，或 S1X，1時(shí)，譯碼器被禁止，所有輸出同時(shí)為1。 (a) (b)圖61 38線譯碼器

34、74LS138邏輯圖及引腳排列 表61輸 入輸 出S1+A2A1A0100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××11111111 二進(jìn)制譯碼器實(shí)際上也是負(fù)脈沖輸出的脈沖分配器。若利用使能端中的一個(gè)輸入端輸入數(shù)據(jù)信息，器件就成為一個(gè)數(shù)據(jù)分配器(又稱多路分配器)，如圖62所示。若在S1輸入端輸入數(shù)據(jù)信息，0，地址碼所對(duì)應(yīng)的

35、輸出是S1數(shù)據(jù)信息的反碼；若從端輸入數(shù)據(jù)信息，令S11、0，地址碼所對(duì)應(yīng)的輸出就是端數(shù)據(jù)信息的原碼。若數(shù)據(jù)信息是時(shí)鐘脈沖，則數(shù)據(jù)分配器便成為時(shí)鐘脈沖分配器。二進(jìn)制譯碼器還能方便地實(shí)現(xiàn)邏輯函數(shù)，如圖63所示，實(shí)現(xiàn)的邏輯函數(shù)是 ZABC 圖62 作數(shù)據(jù)分配器 圖63 實(shí)現(xiàn)邏輯函數(shù) 利用使能端能方便地將兩個(gè) 3/8譯碼器組合成一個(gè)4/16譯碼器，如圖64所示。 圖64 用兩片74LS138組合成4/16譯碼器2、 數(shù)據(jù)選擇器又叫“多路開關(guān)”。數(shù)據(jù)選擇器在地址碼（或叫選擇控制）電位的控制下，從幾個(gè)數(shù)據(jù)輸入中選擇一個(gè)并將其送到一個(gè)公共的輸出端。 以雙四選一數(shù)據(jù)選擇器 74LS153為例進(jìn)行分析。所謂雙4

36、選1數(shù)據(jù)選擇器就是在一塊集成芯片上有兩個(gè)4選1數(shù)據(jù)選擇器。引腳排列如圖73，功能如表72。 表72 輸 入輸 出A1A0Q1××0000D0001D1010D2011D3 圖73 74LS153引腳功能、為兩個(gè)獨(dú)立的使能端；A1、A0為公用的地址輸入端；1D01D3和2D02D3分別為兩個(gè)4選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端；Q1、Q2為兩個(gè)輸出端。 1）當(dāng)使能端（）1時(shí)，多路開關(guān)被禁止，無(wú)輸出，Q0。 2）當(dāng)使能端（）0時(shí)，多路開關(guān)正常工作，根據(jù)地址碼A1、A0的狀態(tài)，將相應(yīng)的數(shù)據(jù)D0D3送到輸出端Q。 如：A1A000 則選擇DO數(shù)據(jù)到輸出端，即QD0。 A1A001 則選擇D

37、1數(shù)據(jù)到輸出端，即QD1，其余類推。 數(shù)據(jù)選擇器的用途很多，例如多通道傳輸，數(shù)碼比較，并行碼變串行碼，以及實(shí)現(xiàn)邏輯函數(shù)等。四、實(shí)驗(yàn)設(shè)備與器件1、數(shù)字實(shí)驗(yàn)箱 2、雙蹤示波器3、連續(xù)脈沖源 4、 74LS138×2 74LS153 五、實(shí)驗(yàn)內(nèi)容 1、74LS138譯碼器邏輯功能測(cè)試 將譯碼器使能端S1、及地址端A2、A1、A0 分別接至邏輯電平開關(guān)輸出口，八個(gè)輸出端依次連接在邏輯電平顯示器的八個(gè)輸入口上，撥動(dòng)邏輯電平開關(guān)，按表61逐項(xiàng)測(cè)試74LS138的邏輯功能。 2、用74LS138構(gòu)成時(shí)序脈沖分配器 參照?qǐng)D62和實(shí)驗(yàn)原理說(shuō)明，時(shí)鐘脈沖CP頻率約為10KHz，要求分配器輸出端的信號(hào)與C

38、P輸入信號(hào)同相。 畫出分配器的實(shí)驗(yàn)電路，用示波器觀察和記錄在地址端A2、A1、A0分別取000111 8種不同狀態(tài)時(shí)端的輸出波形，注意輸出波形與CP輸入波形之間的相位關(guān)系。用兩片74LS138組合成一個(gè)4線16線譯碼器，并進(jìn)行實(shí)驗(yàn)。4、測(cè)試74LS153的邏輯功能將數(shù)據(jù)選擇器的地址端A1、A0、數(shù)據(jù)端D0D3、使能端接邏輯開關(guān)，輸出端Q接邏輯電平顯示器，按74LS153功能表逐項(xiàng)進(jìn)行測(cè)試，記錄測(cè)試結(jié)果。六、實(shí)驗(yàn)報(bào)告 畫出實(shí)驗(yàn)線路，整理實(shí)驗(yàn)數(shù)據(jù)。實(shí)驗(yàn)七 編碼器和數(shù)碼管顯示一、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成編碼碼器的邏輯功能和使用方法2、掌握中規(guī)模集成數(shù)碼管的邏輯功能及使用方法二、實(shí)驗(yàn)屬性 設(shè)計(jì)性三、

39、實(shí)驗(yàn)設(shè)備與器件軟件實(shí)驗(yàn)室，配有EWB軟件8-line-3-line 編碼器74148 2片BCD/七段數(shù)碼管譯碼器7447 1片七線數(shù)碼管 1片邏輯分析儀 1臺(tái)字符產(chǎn)生器 1臺(tái)四、實(shí)驗(yàn)要求1、用EWB軟件設(shè)計(jì)兩片8-line-3-line 編碼器設(shè)計(jì)一個(gè)16-line-4-line 編碼器2、用EWB軟件設(shè)計(jì)BCD/七段數(shù)碼管顯示的電路設(shè)計(jì)。五、實(shí)驗(yàn)原理1 編碼器的工作原理編碼器的邏輯功能是將輸入的每一個(gè)信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼。優(yōu)先編碼的特點(diǎn)是允許編碼器同時(shí)輸入兩個(gè)以上編碼信號(hào)，但其只對(duì)優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。各信號(hào)的優(yōu)先級(jí)別在設(shè)計(jì)編碼器時(shí)已被確定。8線-3線優(yōu)先權(quán)編碼器74148有

40、8個(gè)信號(hào)輸入端0、1、2、3、4、5、6、7，輸入端為低電平表示有編碼信號(hào)輸入，輸入端為高電平表示沒(méi)有編碼信號(hào)輸入。有三個(gè)代碼輸出端A2、A1、A0，輸出三位二進(jìn)制代碼。編碼器還有一個(gè)選通輸入端E1，只有當(dāng)其為低電平時(shí)，編碼器才能正常工作。兩個(gè)擴(kuò)展輸出端GS、E0，用與擴(kuò)展編碼功能。GS為0表示編碼器處于工作狀態(tài)，且至少有一個(gè)信號(hào)輸入，E0為0表示編碼器處于工作狀態(tài)，且沒(méi)有信號(hào)輸入。8線-3線優(yōu)先編碼器74148的邏輯功能。2 譯碼器電路基本原理2.1.電路基本原理譯碼器的邏輯功能是將輸入的二進(jìn)制代碼譯成對(duì)應(yīng)輸出高、低電平信號(hào)。3線-8線譯碼器74138除了三個(gè)代碼輸入端和八個(gè)信號(hào)輸出端外，還

41、有三個(gè)控制端G1，G2A，G2B，只有當(dāng)G1=1、G2A=G2B=0時(shí)，譯碼器才處于工作狀態(tài)，否則譯碼器被禁止，所有輸出端被封鎖為高電平。在BCD七段顯示譯碼器7447中，D、C、B、A表示輸入的BCD代碼，OA-OG表示輸出的7位二進(jìn)制代碼。7位二進(jìn)制代碼作為信號(hào)，會(huì)使七段顯示器顯示相應(yīng)的十進(jìn)制數(shù)字。燈測(cè)試 LT： 低有效，各字段顯示，檢查字段好壞；滅燈輸入BI： 低有效，功能與LT相反，BI=0 各字段熄滅；滅零輸入RBI：低有效，輸入=0時(shí)不顯示,用于滅無(wú)效零，可與前級(jí)滅零輸出配合使用；滅零輸出RBO：低有效，本位是零且滅掉后，RBO=0，可與后級(jí)RBI配合，滅后級(jí)無(wú)效零,與BI共用一引

42、腳。六、實(shí)驗(yàn)內(nèi)容建立BCD七段顯示譯碼器7447實(shí)驗(yàn)電路。調(diào)用字符發(fā)生器(Word Generator)輸入四位二進(jìn)制代碼，在字符發(fā)生器控制面板中，單擊Pattern鍵，在Pattern對(duì)話框中，選擇按遞增編碼Up counter輸出。BCD七段顯示譯碼器7447輸出端七段顯示器和邏輯探針用于觀察。打開仿真器開關(guān)后，不斷單擊字符發(fā)生器面板上的單步輸出Step按鈕，觀察七段顯示譯碼器的輸出變化，觀察七段顯示的十進(jìn)制數(shù)字和偽碼輸入時(shí)對(duì)應(yīng)的輸出。記錄下輸入BCD碼對(duì)應(yīng)的七位輸出代碼。七 實(shí)驗(yàn)報(bào)告 畫出實(shí)驗(yàn)線路，整理實(shí)驗(yàn)數(shù)據(jù)。實(shí)驗(yàn)八 觸發(fā)器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握基本RS、JK、D和T觸發(fā)器的邏輯

43、功能2、掌握集成觸發(fā)器的邏輯功能及使用方法3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法二、實(shí)驗(yàn)屬性 設(shè)計(jì)性三、實(shí)驗(yàn)設(shè)備與器件 1、5V直流電源 2、雙蹤示波器 3、連續(xù)脈沖源 4、單次脈沖源 5、邏輯電平開關(guān) 6、邏輯電平顯示器 7、74LS112 74LS00 74LS74四、實(shí)驗(yàn)原理觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。 1、基本RS觸發(fā)器圖71為由兩個(gè)與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無(wú)時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器。表71為基本RS觸

44、發(fā)器的功能表。 表71 輸 入輸 出Qn1n+10110100111Qnn00 2、JK觸發(fā)器 在輸入信號(hào)為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本實(shí)驗(yàn)采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號(hào)如圖82所示。 JK觸發(fā)器的狀態(tài)方程為Qn+1 JnQnJ和K是數(shù)據(jù)輸入端， Q與 為兩個(gè)互補(bǔ)輸出端。圖82 74LS112雙JK觸發(fā)器引腳排列及邏輯符號(hào)下降沿觸發(fā)JK觸發(fā)器的功能如表82 表82輸 入輸 出DDCPJKQn+1n+101×××1010×××0100×

45、××1100Qnn1110101101011111nQn11××Qnn注：× 任意態(tài) 高到低電平跳變 低到高電平跳變Qn（n ） 現(xiàn)態(tài) Qn+1（n+1 ） 次態(tài) 不定態(tài) JK觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。 3、D觸發(fā)器 在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來(lái)最為方便，其狀態(tài)方程為Qn+1Dn，其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D端的狀態(tài)。圖73 為雙D 74LS74的引腳排列及邏輯符號(hào)。功能如表83。圖83 74LS74引腳排列及邏輯符號(hào)表83 表84 輸 入輸 出DDCPDQn1n101××1010××0100××111101100111×Qnn輸 入輸出DDCPTQn101××110××0110Qn111n 4、觸發(fā)器之間的相互轉(zhuǎn)換在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)