東南大學(xué)soc課件8 存儲子系統(tǒng)(3學(xué)時)課件

1、1SoC存儲子系統(tǒng)存儲子系統(tǒng)2目錄目錄 1、存儲子系統(tǒng)簡介、存儲子系統(tǒng)簡介 2、常用的存儲器 3、外部存儲器控制器EMI 4、SD/MMC控制器 5、存儲子系統(tǒng)性能優(yōu)化3 核心是解決容量、速度、價格間的矛盾，建立起多層存儲結(jié)構(gòu)。 一個金字塔結(jié)構(gòu)的多層存儲體系 充分體現(xiàn)出容量和速度關(guān)系 Cache主存層次 ：解決CPU與主存的速度上的差距 ； 主存輔存層次 ： 解決存儲的大容量要求和低成本之間的矛盾 。多層存儲結(jié)構(gòu)概念多層存儲結(jié)構(gòu)概念4SoC中存儲系統(tǒng)層次性結(jié)構(gòu)中存儲系統(tǒng)層次性結(jié)構(gòu)芯片級芯片級板級板級嵌入式處理器核（寄存器）嵌入式處理器核（寄存器）緊密耦合存儲緊密耦合存儲器器TCMTCM片上片上

2、SRAMSRAM片外片外SDRAMSDRAM、SRAMSRAMFLASHFLASH及其他非易失存及其他非易失存儲器儲器CacheCache每每bitbit價格降低價格降低容量增大容量增大存取時間增大存取時間增大訪問頻度降低訪問頻度降低存取能耗增大存取能耗增大5目錄目錄 1、存儲子系統(tǒng)簡介 2、常用的存儲器、常用的存儲器 3、外部存儲器控制器EMI 4、SD/MMC控制器 5、存儲子系統(tǒng)性能優(yōu)化6隨機(jī)存取存儲器RAM a. 靜態(tài)RAM 同步SRAM 在統(tǒng)一時鐘的控制下同步操作，一般支持突發(fā)操作 FIFO 先進(jìn)先出 Multi-SRAM 具有多數(shù)據(jù)端口 非揮發(fā) SRAM(NV SRAM) 靜態(tài)加后

3、備電源 類SRAM 用動態(tài)RAM，內(nèi)部加刷新電路 b. 動態(tài)RAM SDRAM DDR II SDRAM DDRIII SDRAM只讀存儲器ROMa. 掩膜式ROM b. 可編程的PROM c. 可用紫外線擦除、可編程的EPROM d. 可用電擦除、可編程的E2PROM等 e. 在線編程擦除的FLASH半導(dǎo)體存儲器的分類半導(dǎo)體存儲器的分類7 按構(gòu)成存儲器的器件和存儲介質(zhì)分類 半導(dǎo)體存儲器 磁盤和磁帶等磁表面存儲器 光電存儲器 按存取方式分類 隨機(jī)存儲器RAM (Random Access Memory) 只讀存儲器ROM（Read-Only Memory） 串行訪問存儲器(Serial Acc

4、ess Storage) 按在計算機(jī)中的作用分類 主存儲器(內(nèi)存) 輔助存儲器(外存) 高速緩沖存儲器 存儲器的分類存儲器的分類8RAMSRAM面積大速度快DRAM需要隔一定的周期進(jìn)行刷新面積小（13個晶體管）速度慢SDRAM Synchronous Dynamic Random Access Memory（同步動態(tài)隨機(jī)存儲器）數(shù)據(jù)的讀寫需要時鐘來同步DDR SDRAM Double Data Rate Synchronous Dynamic Random Access Memory（雙數(shù)據(jù)率同步動態(tài)隨機(jī)存儲器） 允許在時鐘脈沖的上升沿和下降沿傳輸數(shù)據(jù)，這樣不需要提高時鐘的頻率就能加倍提高SD

5、RAM的速度 9FLASH NOR FLASH 容量小 價格貴 可以按位讀寫 NAND FLASH 容量大 價格便宜 不能按位讀寫，需要按block進(jìn)行讀寫10NOR FLASHNOR技術(shù)（亦稱為Linear技術(shù)）閃速存儲器是最早出現(xiàn)的Flash Memory，目前仍是多數(shù)供應(yīng)商支持的技術(shù)架構(gòu)。它源于傳統(tǒng)的EPROM器件在擦除和編程操作較少而直接執(zhí)行代碼的場合，尤其是純代碼存儲的應(yīng)用中廣泛使用，如PC的BIOS固件、移動電話、硬盤驅(qū)動器的控制存儲器等。NOR技術(shù)Flash Memory具有以下特點： 程序和數(shù)據(jù)可存放在同一芯片上，擁有獨立的數(shù)據(jù)總線和地址總線，能快速隨機(jī)讀取，允許系統(tǒng)直接從Fl

6、ash中讀取代碼執(zhí)行，而無需先將代碼下載至RAM中再執(zhí)行； 可以單字節(jié)或單字編程，但不能單字節(jié)擦除，必須以塊為單位或?qū)φ瑘?zhí)行擦除操作，在對存儲器進(jìn)行重新編程之前需要對塊或整片進(jìn)行預(yù)編程和擦除操作。由于NOR技術(shù)Flash Memory的擦除和編程速度較慢，而塊尺寸又較大，因此擦除和編程操作所花費的時間很長，在純數(shù)據(jù)存儲和文件存儲的應(yīng)用中，NOR技術(shù)顯得力不從心。11NAND FLASH技術(shù)技術(shù)NAND技術(shù) Flash Memory具有以下特點： 以頁為單位進(jìn)行讀和編程操作，1頁為256或512B（字節(jié)）；以塊為單位進(jìn)行擦除操作，1塊為4K、8K或16KB。具有快編程和快擦除的功能，其塊擦除時

7、間是2ms；而NOR技術(shù)的塊擦除時間達(dá)到幾百ms。 數(shù)據(jù)、地址采用同一總線，實現(xiàn)串行讀取。隨機(jī)讀取速度慢且不能按字節(jié)隨機(jī)編程。 芯片尺寸小，引腳少，是位成本(bit cost)最低的固態(tài)存儲器，將很快突破每兆字節(jié)1美元的價格限制。 芯片包含有失效塊，其數(shù)目最大可達(dá)到335塊（取決于存儲器密度）。失效塊不會影響有效塊的性能，但設(shè)計者需要將失效塊在地址映射表中屏蔽起來。Samsung公司在1999年底開發(fā)出世界上第一顆1Gb NAND技術(shù)閃速存儲器基于NAND的存儲器可以取代硬盤或其他塊設(shè)備。12NOR 與與 NAND FLASH的比較的比較NORNAND性能比較讀取速度稍快擦除和寫入速度遠(yuǎn)遠(yuǎn)大于

8、NOR flash擦除Nor器件時是以64128KB的塊進(jìn)行的，執(zhí)行一個寫入/擦除操作的時間為15s；擦除Nand器件是以832KB的塊進(jìn)行的，執(zhí)行相同的操作最多只需要4ms。接口差別Nor Flash帶有SRAM接口，有足夠的地址引腳來尋址，可以很容易地存取其內(nèi)容的每一字節(jié)。用作程序存儲器Nand器件使用復(fù)雜的I/O口來串行地存取數(shù)據(jù)，各個產(chǎn)品或廠商的方法可能各不相同。Nand的讀和寫操作采用固定大小的塊，這一點有點像硬盤管理此類操作。容量和成本小 ，116MB,成本高，存儲代碼非常大，Nand Flash的單元尺寸幾乎是Nor器件的一半。由于生產(chǎn)過程更為簡單，Nand結(jié)構(gòu)可以在給定的尺寸內(nèi)

9、提供更高的容量。 16MB512B以上，存儲數(shù)據(jù)可靠性和耐用性可擦寫10萬次可擦寫100萬次存在位反轉(zhuǎn)和壞區(qū)的問題，需要進(jìn)行EDC/ECC算法校驗和壞區(qū)標(biāo)識管理易用性可以非常直接地使用基于Nor的閃存，像SRAM存儲器那樣連接，并可以在上面直接運行代碼。由于需要I/O接口，Nand要復(fù)雜得多。各種Nand器件的存取方法因廠家而異。在使用Nand器件時，必須先寫入驅(qū)動程序，才能繼續(xù)執(zhí)行其它操作。13SEP3203的片外存儲器的片外存儲器14Flash存儲器接口存儲器接口 Flash設(shè)計實例 Nor Flash Nand Flash15主存儲器的主要技術(shù)指標(biāo)主存儲器的主要技術(shù)指標(biāo)存儲容量 存儲器可

10、以容納的二進(jìn)制信息量稱為存儲容量（尋址空間，由CPU的地址線決定） 實際存儲容量：在計算機(jī)系統(tǒng)中具體配置了多少內(nèi)存。 存取速度：存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間，又稱為讀寫周期。可靠性：可靠性是用平均故障間隔時間來衡量（MTBF, Mean Time Between Failures） 功耗：通常是指每個存儲元消耗功率的大小 166管管SRAMWLBLVDDM5M6M4M1M2M3BLQQP485178x8SRAM陣列陣列18單管單管DRAMM1CSWLBLCBLVDD2VTWLXsensingBLGNDWrite 1Read 1VDDVDD/2VDD/2 Write:

11、 Cs is charged or discharged by asserting WL and BL.Read: Charge redistribution takes places between bit line and storage capacitanceVoltage swing is small; typically around 250 mV.19ROMWLBLWLBL1WLBLWLBLWLBL0VDDWLBLGND二極管二極管ROMMOS ROM 1MOS ROM 220讀寫時序讀寫時序Write c y c l eRead ac c e s sRead ac c e s s

12、Read cy c l eWrite a c c e s sData wr i t t e nData va l i dDATAWRITEREAD讀出時間：從存儲器中讀出數(shù)據(jù)所需要的時間，等于從提出讀請求到數(shù)據(jù)在輸出端上有效讀出時間：從存儲器中讀出數(shù)據(jù)所需要的時間，等于從提出讀請求到數(shù)據(jù)在輸出端上有效之間的延時。之間的延時。寫入時間：從提出寫請求到最終把輸入數(shù)據(jù)寫入存儲器之間所經(jīng)過的時間。寫入時間：從提出寫請求到最終把輸入數(shù)據(jù)寫入存儲器之間所經(jīng)過的時間。讀讀/寫周期時間：在前后兩次讀或?qū)懖僮髦g所要求的最小時間間隔。這一時間通常大于存寫周期時間：在前后兩次讀或?qū)懖僮髦g所要求的最小時間間隔。這

13、一時間通常大于存取時間。取時間。21DRAM和和SRAM時序比較時序比較AddressbusRASRAS-CAS timingRow Add r e s sAddressBusAddress t r a nsi tioninitiat e s m e mo ry op erationAddressColumn A d d r essCASDRAM TimingSRAM Timing地址變化啟動存儲器操作地址變化啟動存儲器操作22SRAM接口時序（接口時序（SRAM，F(xiàn)LASH)SRAM和和Nor Flash的讀時序的讀時序tCS_WAIT：地址有效后片選保持為高電平（無效）的時間tCS_HOL

14、D：片選從低電平變?yōu)楦唠娖街蟊３指唠娖降臅r間tOE_WAIT：片選有效后OE保持高電平所需要的時間tOE_HOLD：OE信號從低電平到高電平后保持高電平所需要的時間tOE_EN：OE信號保持低電平（有效）需要的時間SRAM和和Nor Flash的寫時序的寫時序tCS_WAIT：地址有效后片選保持為高電平（無效）的時間tCS_HOLD：片選從低電平變?yōu)楦唠娖街蟊３指唠娖降臅r間tWE_WAIT：片選有效后WE保持高電平需要的時間tWE_HOLD：WE信號從低電平到高電平后保持高電平所需要的時間tWE_EN：WE信號保持低電平（有效）需要的時間SDRAM芯片內(nèi)部組織結(jié)構(gòu)芯片內(nèi)部組織結(jié)構(gòu)芯片內(nèi)部分

15、為四個Bank每個Bank又分為4096頁每頁包含256個單元，每個單元為16位即4Banks4096行256單元16Bits每個Bank為2M字節(jié)，整個芯片為8M字節(jié)。因為每個單元是16位，所以需要兩個芯片才能構(gòu)成32位系統(tǒng)。 SDRAM是多bank結(jié)構(gòu)，其中一個bank在進(jìn)行預(yù)充電期間，另一個bank馬上可以被讀取，這樣當(dāng)進(jìn)行一次讀取后，又馬上去讀取已經(jīng)預(yù)充電bank的數(shù)據(jù)時，就無需等待，而是可以直接讀取了。這就大大提高了存儲器的訪問速度。為了實現(xiàn)這個功能，SDRAM需要增加對多個bank的管理，實現(xiàn)控制其中的bank進(jìn)行預(yù)充電。在一個具有兩個以上bank的SDRAM中，一般會有實現(xiàn)ban

16、k選擇的引腳，用來實現(xiàn)在多個bank之間的選擇。對SDRAM數(shù)據(jù)讀取要在敏感放大器中進(jìn)行，將要讀取的頁（Page）內(nèi)容存放在敏感放大器的過程稱為激活（Active）。每個Bank只有一個敏感放大器，也就是只能有一頁數(shù)據(jù)處于被激活狀態(tài)。對其他頁數(shù)據(jù)讀取時，需要進(jìn)頁預(yù)充電（Precharge），將敏感放大器的內(nèi)容寫回到SDRAM的存儲體中，再激活（Active）需要讀取的頁數(shù)據(jù)。因此，SDRAM芯片進(jìn)頁訪問時，必須根據(jù)當(dāng)前操作地址對應(yīng)Bank的狀態(tài)來發(fā)出不同的命令。SDRAM的這種頁組織特性使得訪問不同頁的存儲單元時，由于需要進(jìn)頁預(yù)充電（Precharge）和激活（Activation）的換頁操作

17、，造成了存儲單元訪問時間不同，這個過程帶來的延時可能是讀取時間的幾倍至幾十倍。 CONTROLLOGICROW DECODERCOLUMN DECODERCELL ARRAYBANK #0SENSE AMPLIFIERROW DECODERCOLUMN DECODERCELL ARRAYBANK #1SENSE AMPLIFIERROW DECODERCOLUMN DECODERCELL ARRAYBANK #2SENSE AMPLIFIERROW DECODERCOLUMN DECODERCELL ARRAYBANK #3SENSE AMPLIFIERSDRAM典型參數(shù)典型參數(shù)結(jié)構(gòu)參數(shù)Ban

18、k數(shù)目4每個Bank中行數(shù)目1024每個行中列數(shù)目256單元大小16位總大小8M字節(jié)時序參數(shù)Bank預(yù)充電延遲（Precharge）2個時鐘周期行激活延遲（Active）4個時鐘周期CAS延遲2個時鐘周期行刷新參數(shù)每次刷新的行的數(shù)目1行每兩次刷新的間隔390個時鐘周期刷新一個行的延遲8個時鐘周期每次退出刷新狀態(tài)的延遲1個時鐘周期27SDRAM 存儲器引腳信號及接口時序存儲器引腳信號及接口時序SDRAM是隨機(jī)存儲器中價格最低的一種，在大多數(shù)計算機(jī)系統(tǒng)中用做主存儲器；數(shù)據(jù)以電荷形式儲存在電容上，并會在幾ms內(nèi)泄漏掉。為了長期保存，SDRAM必須定期刷新；但動態(tài)RAM比靜態(tài)RAM集成度高、功耗低，從

19、而成本也低，適于作大容量存儲器；工作時序比較復(fù)雜 A0A10：地址輸入引腳，當(dāng)ACTIVE命令和READ/WRITE命令時，來決定使用某個bank內(nèi)的某個基本存儲單元。CLK：時鐘信號輸入引腳CKE：Clock Enable，高電平時有效。當(dāng)這個引腳處于低電平期間，提供給所有bank預(yù)充電和刷新的操作/CS：芯片選擇（Chip Select，這個引腳就是用于選擇進(jìn)行存取操作的芯片/RAS:行地址選擇(Row Address Select)/CAS:列地址選擇(Column Address Select)/WE:寫入信號(Write Enable)DQ0DQ15:數(shù)據(jù)輸入輸出接口BA：Bank地

20、址輸入信號引腳，BA信號決定了激活哪一個bank、進(jìn)行讀寫或者預(yù)充電操作。28DDR SDRAM DDR SDRAM是Double Data Rate SDRAM的縮寫，是雙倍速率同步動態(tài)隨機(jī)存儲器的意思。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，仍然沿用SDRAM生產(chǎn)體系，因此對于內(nèi)存廠商而言，只需對制造普通SDRAM的設(shè)備稍加改進(jìn)，即可實現(xiàn)DDR內(nèi)存的生產(chǎn)，可有效的降低成本。SDRAM在一個時鐘周期內(nèi)只傳輸一次數(shù)據(jù)，它是在時鐘的上升沿進(jìn)行數(shù)據(jù)傳輸；而DDR內(nèi)存則是一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，它能夠在時鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動態(tài)隨機(jī)存儲器。DDR內(nèi)存可以在

21、與SDRAM相同的總線頻率下達(dá)到更高的數(shù)據(jù)傳輸率。DDR SDRAM內(nèi)存的頻率可以用工作頻率和等效頻率兩種方式表示，工作頻率是內(nèi)存實際的工作頻率，但是由于DDR SDRAM內(nèi)存可以在脈沖的上升沿和下降沿都傳輸數(shù)據(jù)，因此傳輸數(shù)據(jù)的等效頻率是工作頻率的兩倍。29DDR2 SDRAMDDR2（Double Data Rate 2）SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會）進(jìn)行開發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是，雖然同時采用了在時鐘的上升/下降沿同時進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預(yù)讀取能力（既：4bit數(shù)據(jù)讀預(yù)取）。DDR2

22、內(nèi)存每個時鐘能夠以4倍外部總線的速度讀/寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運行，比傳統(tǒng)DDR內(nèi)存可以處理的2bit數(shù)據(jù)高了一倍。換句話說，雖然DDR2和DDR一樣，都采用了在時鐘的上升沿和下降沿同時進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞剑獶DR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。也就是說，在同樣100MHz的工作頻率下，DDR的實際頻率為200MHz，而DDR2則可以達(dá)到400MHz。30DDR3 SDRAMDDR3內(nèi)存將工作在更高的頻率下，這也意味著更快的數(shù)據(jù)傳輸速度和整機(jī)系統(tǒng)性能的又一次提升。除此以外，DDR3內(nèi)存還有低功耗的優(yōu)點，其訪問延遲也比DDR2內(nèi)存有了可觀的下降。DDR3采用了

23、8bit預(yù)取與4倍時鐘頻率。DDR3的結(jié)構(gòu)設(shè)計可以說“借鑒”了很多DDR2的成份，DDR3實現(xiàn)數(shù)據(jù)頻率的大幅度提升就在于DDR3采用5bit預(yù)取機(jī)制以及4倍的時鐘頻率，這是其比DDR2速度更快的主要原因。DDR3不僅在帶寬指標(biāo)上優(yōu)勝于DDR2，而且比DDR2有著更低的訪問延遲。31SLC/MLC Nand前面介紹的Nand Flash是SLC技術(shù)的Nand Flash。SLC全稱為Single-Level Cell，單層單元閃存。SLC每一個單元儲存一位數(shù)據(jù)，生產(chǎn)成本較高，晶片可重復(fù)寫入十萬次。SLC技術(shù)的優(yōu)點是擦寫次數(shù)達(dá)10萬次，壽命長；功耗低；寫入速度快。SLC技術(shù)的缺點是造價成本比較高；

24、單顆芯片容量有限制。MLC 全稱為Multi-Level Cell，多層單元閃存，MLC每一個單元可儲存兩位數(shù)據(jù)，數(shù)據(jù)密度比較高。 MLC技術(shù)是今后NAND Flash的發(fā)展趨勢，就像CPU單核心、雙核心、四核心一樣，MLC技術(shù)通過每Cell存儲更多的bit來實現(xiàn)容量上的成倍跨越，直至更先進(jìn)的架構(gòu)問世。而SLC短期內(nèi)仍然會是市場的佼佼者，但隨著MLC技術(shù)的不斷發(fā)展和完善，SLC必將退出歷史的舞臺。32DDR4目前的DDR3內(nèi)存最高標(biāo)準(zhǔn)頻率為2133MHz，電壓則有標(biāo)準(zhǔn)版1.5V、節(jié)能版1.35V兩種。DDR4將繼續(xù)沿著高頻率、低電壓之路前進(jìn)。DDR4內(nèi)存會帶來頻率的大幅提升，更會有1.2V低電

25、壓、更好的對等保護(hù)和錯誤恢復(fù)等技術(shù)。 DDR4內(nèi)存將會擁有兩種規(guī)格。其中使用Single-endedSignaling信號的DDR4內(nèi)存其傳輸速率已經(jīng)被確認(rèn)為1.63.2Gbps，而基于差分信號技術(shù)的DDR4內(nèi)存其傳輸速率則將可以達(dá)到6.4Gbps。由于通過一個DRAM實現(xiàn)兩種接口基本上是不可能的，因此DDR4內(nèi)存將會同時存在基于傳統(tǒng)SE信號和差分信號的兩種規(guī)格產(chǎn)品。DDR4內(nèi)存將會是Single-endedSignaling( 傳統(tǒng)SE信號)方式DifferentialSignaling( 差分信號技術(shù) )方式并存。 33SDXC存儲卡存儲卡SDXC存儲卡不但擁有超高的容量，而且其數(shù)據(jù)傳輸速

26、度非?？?。SDXC存儲卡最大的傳輸速度預(yù)期能夠達(dá)到300MB/s。SDXC存儲卡擁有超高容量，不過其數(shù)據(jù)安全性能如何暫時未清楚。技術(shù)指標(biāo)：(1) SDXC 存儲卡的目前最大容量可達(dá) 64GB，理論上最高容量能達(dá)到2TB。(2) 支持UHS 104，一種新的超高速SD接口規(guī)格，新SD存儲卡標(biāo)準(zhǔn)Ver.3.00種的最高標(biāo)準(zhǔn)，其在SD接口上實現(xiàn)每秒104MB的總線傳輸速度，從而可實現(xiàn)每秒 35MB 的最大寫入速度和每秒 60MB 的最大讀取速度。(3) UHS104提供傳統(tǒng)的SD接口- 3.3V DS (25MHz)/ HS (50MHz)，支持UHS104的新SDHC存儲卡和現(xiàn)有的SDHC對應(yīng)設(shè)備

27、相兼容。(4) SDXC存儲卡只和裝有exFAT文件系統(tǒng)的SDXC對應(yīng)設(shè)備相兼容。它不能用于SD或SDHC對應(yīng)設(shè)備。(5) 采用最可靠的CPRM 版權(quán)保護(hù)技術(shù)。(6)UHS104是一種新的超高速接口規(guī)格，數(shù)據(jù)總線傳輸速率為每秒104MB。這是SD新存儲卡標(biāo)準(zhǔn)Ver.3.00中的最高標(biāo)準(zhǔn)。(7)SDXC 存儲于2009 年4 月被SD 協(xié)會定義為下一代SD存儲卡標(biāo)準(zhǔn)，為滿足大容量存儲媒體的不斷增長的需求，為豐富的存儲應(yīng)用提供更快的數(shù)據(jù)傳輸速率。新SDXC存儲卡標(biāo)準(zhǔn)和提供4GB到32GB容量的SDHC存儲卡標(biāo)準(zhǔn)相比，其所實現(xiàn)的容量可超越32GB，最大可達(dá) 2TB（TB：terabyte，萬億字節(jié)，

28、1TB=1024GB）。34目錄目錄 1、存儲子系統(tǒng)簡介 2、常用的存儲器 3、外部存儲器控制器、外部存儲器控制器EMI 4、SD/MMC控制器 5、存儲子系統(tǒng)性能優(yōu)化35EMI的作用的作用 連接在AHB總線上，管理片外存儲器，如FLASH、SRAM、DDR等SDRAMEMI片內(nèi)片外SRAMFLASH36EMI在在SoC芯片中的位置芯片中的位置E M I地址映射表地址映射表addressdescriptionsize0 x000000000 x03FFFFFF EMI（nCSA） 64Mbytes（前16M有效） 0 x040000000 x07FFFFFF ESRAM 64Kbytes 0

29、x100000000 x10000FFF INTC 4Kbytes 0 x100010000 x10001FFF PMC 4Kbytes 0 x100020000 x10002FFF RTC/WD 4Kbytes 0 x100030000 x10003FFF TIMER 4Kbytes 0 x1000B0000 x1000BFFF MMC/SD 4Kbytes 0 x1000E0000 x1000EFFF USBD 4Kbytes 0 x1000F0000 x1000FFFF GPIO 4Kbytes 0 x110000000 x11000FFF EMI 4Kbytes 0 x11001000

30、0 x11001FFF DMAC 4Kbytes 0 x110020000 x11002FFF LCDC 4Kbytes 0 x110050000 x11005FFF AMBA 4Kbyte 0 x200000000 x23FFFFFF EMI（nCSA） 64Mbytes（前16M有效） 0 x240000000 x27FFFFFF EMI（nCSB） 64Mbytes（前16M有效） 0 x280000000 x2BFFFFFF EMI（nCSC） 64Mbytes（前16M有效） 0 x2C0000000 x2FFFFFFF EMI（nCSD） 64Mbytes（前16M有效） 0 x3

31、00000000 x33FFFFFF EMI（nCSE） 64Mbytes 0 x340000000 x37FFFFFF EMI（nCSF） 64Mbytes 38EMI 控制器EMI控制器（EXTERNAL MEMORY INTERFACE，簡稱EMI） 支持SRAM、SDRAM 、ROM、NOR FLASH及NAND FLASH。芯片的外部存儲接口模塊提供了對這些外部存儲器的讀寫接口，并且可以通過配置相關(guān)寄存器，靈活的實現(xiàn)對不同外部存儲器的操作片選信號和地址范圍，普通SRAM接口： 提供6個可配置的片選信號： CSA、CSB、CSC、CSD、CSE、CSF，用來實現(xiàn)對ROM、SRAM、NO

32、R FLASH的片選。其中CSE、CSF與SDRAM片選信號復(fù)用 每個片選支持的最大尋址范圍為64M。 每個片選可配的起始地址. 啟動片選可以選配16位總線或32位總線支持SDRAM接口 提供2個相互獨立的與sram復(fù)用的片選信號： SD_CSE，SD_CSF，作為SDRAM的片選,與SRAM/ROM/FLASH的片選CSE CSF復(fù)用. 每個片選支持有4個bank的SDRAM，并支持同時激活（active）最多達(dá)4個BANK。 根據(jù)選用的SDRAM型號，tRC、tRP、tRCD、CAS latency可配置。 提供SDRAM的低功耗模式，及自刷新功能。支持NAND FLASH 接口 提供一個

33、片選:nand_cs 只支持整個page的操作。就是每次讀寫都是一個page。通過配置地址寄存器，控制字寄存器。然后對數(shù)據(jù)寄存器進(jìn)行訪問，從而完成對NAND FLASH 的操作。 支持從NAND Flash 直接進(jìn)行系統(tǒng)啟動 支持ECC校驗的一位糾錯 只支持8位數(shù)據(jù)線的NAND FLASH39SRAM控制器控制器IP的設(shè)計的設(shè)計 接口信號 AHB Slave接口信號 輸出給SRAM的控制信號40AHB接口（標(biāo)準(zhǔn)接口（標(biāo)準(zhǔn)SLAVE)信號名信號名 位數(shù)位數(shù) I/O描描 述述hclk1I 時鐘信號hresetn1I 復(fù)位信號hsel1I 操作選擇信號hwrite1I 讀寫操作htrans2I 總線

34、傳輸類型Idle/busy/noseq/seqhburst3I 總線burst長度hwdata32I 寫數(shù)據(jù)haddr32I 地址hsize2I 傳輸位寬hrdata32O 讀數(shù)據(jù)hready1O 總線響應(yīng)hresp2O 總線響應(yīng)41片外片外SRAM存儲器接口（標(biāo)準(zhǔn)）存儲器接口（標(biāo)準(zhǔn)）信號名信號名位數(shù)位數(shù) I/O描述描述SRAM_CSn1OSRAM片選SRAM_WEn1OSRAM寫信號SRAM_OEn1OSRAM讀信號SRAM_ADDRnOSRAM地址SRAM_DATA16IO SRAM數(shù)據(jù)SRAM_BEn2OSRAM字節(jié)選擇EMI模塊中的寄存器設(shè)計模塊中的寄存器設(shè)計CSA片選配置寄存器CSB

35、片選配置寄存器CSC片選配置寄存器CSD片選配置寄存器CSE片選配置寄存器CSF片選配置寄存器SDRAM時序配置寄存器1SDRAM時序配置寄存器2REMAP配置寄存器NAND FLASH地址寄存器1NAND FLASH地址寄存器2NAND FLASH控制寄存器NAND FLASH狀態(tài)寄存器NAND FLASH錯誤地址寄存器1NAND FLASH錯誤地址寄存器2NAND FLASH配置寄存器1NAND FLASH配置寄存器2NAND FLASH中斷寄存器NAND FLASH完成ECC校驗寄存器NAND FLASH空閑寄存器NAND FLASH ID寄存器NAND FLASH數(shù)據(jù)寄存器43寄存器舉

36、例寄存器舉例 - 片選配置寄存器片選配置寄存器 片選信號的地址范圍 WE信號從低電平到高電平后保持高電平所需要的cycle WE信號保持低電平（有效）需要的時鐘周期數(shù) 片選有效后WE保持高電平需要的時鐘周期數(shù) OE信號從低電平到高電平后保持高電平所需要的cycle OE信號保持低電平（有效）需要的cycle 片選有效后OE保持高電平所需要的cycle 片選從低電平變?yōu)楦唠娖街蟊３指唠娖降腸ycle 地址有效后片選保持為高電平（無效）的cycle 片選功能使能44SRAM控制器結(jié)構(gòu)控制器結(jié)構(gòu)45SRAM控制器模塊劃分控制器模塊劃分 BUS Interface 處理AHB接口信號 區(qū)分寄存器操作

37、、存儲器操作 Register 控制存儲器地址范圍、位寬 控制存儲器訪問的方式 SRAM FSM 處理有效的存儲器操作 考慮各種傳輸類型 Burst長度、數(shù)據(jù)位寬、讀/寫 控制輸出信號的時序 SRAM Interface 根據(jù)FSM的控制輸出相應(yīng)的信號給SRAM 匹配總線位寬和SRAM位寬46SRAM控制器控制器FSM的設(shè)計的設(shè)計 Idle狀態(tài) 讀數(shù)據(jù)準(zhǔn)備狀態(tài) 讀數(shù)據(jù)狀態(tài) 寫數(shù)據(jù)準(zhǔn)備狀態(tài) 寫數(shù)據(jù)狀態(tài)47EMI模塊設(shè)計小結(jié)模塊設(shè)計小結(jié) 掛接在AHB總線上 接口信號 AHB總線接口信號 片外存儲器SRAM控制信號 子模塊劃分 總線接口模塊 SRAM接口模塊 SRAM狀態(tài)機(jī)： 根據(jù)寄存器的配置控制存

38、儲器的訪問方式（時序、各種傳輸類型等）48目錄目錄 1、存儲子系統(tǒng)簡介 2、常用的存儲器 3、外部存儲器控制器EMI 4、SD/MMC控制器控制器 5、存儲子系統(tǒng)性能優(yōu)化SD/MMC的讀寫時序的讀寫時序50功能描述功能描述兼容SD Spec ver1.01/1.10和MultiMediaCard Spen ver4.X/3.X支持SD/MMC 1bit/4bit/8bit modes支持MMCplus和MMCmobile，支持CEATA specifications（ver1.0）支持所有命令集，包括MMCA stream write and read支持任意block數(shù)據(jù)長度SD時鐘最高工作

39、在25MHz支持SD/MMC卡熱插拔支持?jǐn)?shù)據(jù)CRC16和命令CRC7校驗51結(jié)構(gòu)框圖結(jié)構(gòu)框圖SDIO控制器的寄存器設(shè)計控制器的寄存器設(shè)計SDIO時鐘控制寄存器：此寄存器用以設(shè)置SD控制器和卡的工作時鐘頻率，以及輸出的SD卡時鐘開關(guān)控制。注意設(shè)置的是分頻因子，SD的工作頻率為總線頻率經(jīng)過分頻后的值，建議頻率為：初始化過程小于400KHz，數(shù)據(jù)傳輸過程小于25MHzSDIO的軟件復(fù)位控制寄存器：用于軟件復(fù)位SDIOSDIO命令參數(shù)寄存器：用于設(shè)置SD命令參數(shù)SDIO的命令控制寄存器：用于設(shè)置SD命令代號，命令反饋類型，有否數(shù)據(jù)傳輸和控制命令發(fā)出。SDIO的數(shù)據(jù)塊長度寄存器：用于設(shè)定數(shù)據(jù)傳輸?shù)臄?shù)據(jù)塊（BLOCK）的大小SDIO的數(shù)據(jù)塊數(shù)目寄存器：用于設(shè)定當(dāng)前要傳輸?shù)?/p>