MCU硬件工程師筆試面試題共11資料

1、第1頁單片機筆試面試題2019-12-18 17:201、 簡單描述一個單片機系統(tǒng)的主要組成模塊,并說明各模塊之間的數(shù)據(jù)流流向和控制流 流向.簡述單片機應用系統(tǒng)的設計原則.（仕蘭微面試題目）2、畫岀 8031 與 2716（2K*8ROM）的連線圖，要求采用三-八譯碼器,8031 的 P2.5,P2.4 和 P2.3 參加譯碼,基本地址范圍為 3000H-3FFFH.該 2716 有沒有重疊地址？根據(jù)是什么？若 有蛐闖雒科?716 的重疊地址范圍.（仕蘭微面試題目）3、用 8051 設計一個帶一個 8*16 鍵盤加驅(qū)動八個數(shù)碼管（共陽）的原理圖.（仕蘭微面試 題目）4、PCI 總線的含義是什么

2、？PCI 總線的主要特點是什么？（仕蘭微面試題目）5、中斷的概念？簡述中斷的過程.（仕蘭微面試題目）6、如單片機中斷幾個/類型，編中斷程序注意什么問題；（未知）7、 要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機的轉(zhuǎn)速，程序由 8051 完成.簡單原理如 下:由 P3.4 輸岀脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快 而占空比由 K7-K0 八 個開關來設置，直接與 P1 口相連（開關撥到下方時為0,撥到上方時為1,組成一個八 位二進制數(shù) N）,要求占空比為 N/256.（仕蘭微面試題目）下面程序用計數(shù)法來實現(xiàn)這一功能，請將空余部分添完整.MOV P1,#0FFHLOOP1 :MOV R4,#0

3、FFHMOV R3,#00HLOOP2 :MOV A,P1SUBB A,R3JNZ SKP1SKP1:MOV C,70HMOV P3.4,CACALL DELAY :此延時子程序略AJMP LOOP18、 單片機上電后沒有運轉(zhuǎn)，首先要檢查什么？（東信筆試題）9、What is PC Chipset?揚智電子筆試）芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為 北橋芯片和南橋芯片.北橋芯片提供對 CPU 的類型和主頻、內(nèi)存的類型和最大容量、 ISA/PCI/AGP 插槽、ECC 糾錯等支持.南橋芯片則提供對 KBC（鍵盤控制器）、RTC（實時時 鐘控制器）、

4、USB（通用串行總線）、Ultra DMA/33（66）EIDE 數(shù)據(jù)傳輸方式和 ACPI（高級 能源管理）等的支持.其中北橋芯片起著主導性的作用，也稱為主橋（Host Bridge）.除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展,In tel 的8xx 系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如 IDE 接口、音效、MODEM 和 USB 直 接接入主芯片，能夠提供比 PCI 總線寬一倍的帶寬，達到了 266MB/S.10、如果簡歷上還說做過 cpu 之類,就會問到諸如 cpu 如何工作，流水線之類的問題.第2頁（未知）11、 計算機的基本組成部分及其各自的作用 .

5、（東信筆試題）12、 請畫岀微機接口電路中，典型的輸入設備與微機接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）.（漢王筆試）13、 cache 的主要部分什么的.（威盛 VIA 2019.11.06 上海筆試試題）14、 同步異步傳輸?shù)牟町悾ㄎ粗?5、 串行通信與同步通信異同，特點，比較.（華為面試題）16、 RS232C 高電平脈沖對應的 TTL 邏輯是？（負邏輯？）（華為面試題）模擬電路面試筆試題2019-12-18 17:291、 基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）2、 平板電容公式（C=S/4nk 未知）3、 最基本的如三極管曲線特性.（未知）4、 描述反饋電路的概念，列

6、舉他們的應用.（仕蘭微電子）5、負反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負反饋的優(yōu)點（降 低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴 展放大器的通頻帶，自動調(diào)節(jié)作用）（未知）6、 放大電路的頻率補償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）7、 頻率響應，如:怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法（未知）8、 給出一個查分運放，如何相位補償，并畫補償后的波特圖.（凹凸）9、 基本放大電路種類（電壓放大器，電流放大器，互導放大器和互阻放大器 ），優(yōu)缺 點，特別是廣泛采用差分結(jié)構(gòu)的原因.（未知）10、 給出一差分電路，告訴

7、其輸出電壓 Y+和 Y-，求共模分量和差模分量.（未知）11、 畫差放的兩個輸入管.（凹凸）12、 畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖.并畫出一個晶體管級的運放電路.（仕蘭微電子）13、 用運算放大器組成一個 10 倍的放大器.（未知）14、 給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點 的rise/fall 時間.（Infineon 筆試試題）15、 電阻 R 和電容 C 串聯(lián)，輸入電壓為 R 和 C 之間的電壓，輸出電壓分別為 C 上電壓和 R 上電 壓要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾 波器當 RCT

8、時，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖.（未知）16、 有源濾波器和無源濾波器的原理及區(qū)別？（新太硬件）17、 有一時域信號 S=V0si n（ 2pif0t）+V1cos（2pif1t）+V2si n（2pif3t+90），當其通過低通、帶通、高通濾波器后的信號表示方式.（未知）18、 選擇電阻時要考慮什么？（東信筆試題）19、 在 CMOS 電路中,要有一個單管作為開關管精確傳遞模擬低電平，這個單管你會用P管 還是N 管,為什么?（仕蘭微電子）第3頁20、 給出多個 mos 管組成的電路求 5 個點的電壓.（Infineon 筆試試題）21、 電壓源、電流源是集成電路中經(jīng)常用到的

9、模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描述 其優(yōu)缺 點.（仕蘭微電子）22、 畫電流偏置的產(chǎn)生電路，并解釋（凹凸）23、 史密斯特電路，求回差電壓.（華為面試題）24、 晶體振蕩器，好像是給出振蕩頻率讓你求周期（應該是單片機的，12 分之一周期） （華為面試題）25、 LC 正弦波振蕩器有哪幾種三點式振蕩電路，分別畫出其原理圖（仕蘭微電子）26、 VCO 是什么，什么參數(shù)（壓控振蕩器?）（華為面試題）27、 鎖相環(huán)有哪幾部分組成？（仕蘭微電子）28、 鎖相環(huán)電路組成，振蕩器（比如用 D 觸發(fā)器如何搭）.（未知）29、 求鎖相環(huán)的輸出頻率，給了一個鎖相環(huán)的結(jié)構(gòu)圖（未知）30、 如果公司做高頻電子的，

10、可能還要 RF 知識，調(diào)頻，鑒頻鑒相之類，不一一列舉.（未知）31、 一電源和一段傳輸線相連（長度為 L，傳輸時間為 T），畫出終端處波形，考慮傳輸線 無損耗給出 電源電壓波形圖，要求繪制終端波形圖（未知）32、 微波電路的匹配電阻（未知）33、 DAC 和 ADC 的實現(xiàn)各有哪些方法？（仕蘭微電子）34、 A/D 電路組成、工作原理（未知）35、實際工作所需要的一些技術知識（面試容易問到）如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運 放，布版圖注意的地方等等，一般會針對簡歷上你所寫做過的東西具體問，肯定會問得很細（所以別把什么都寫上，精通之類的詞也別用太多了 ），這個東西各個人就 不一樣了，不好

11、說什么了 （未知）硬件工程師筆試面試題2019-12-18 17:251、 同步電路和異步電路的區(qū)別是什么？（仕蘭微電子）2、 什么是同步邏輯和異步邏輯？（漢王筆試）同步邏輯是時鐘之間有固定的因果關系異步邏輯是各時鐘之間沒有固定的因果關系3、 什么是”線與邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試）線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能在硬件上，要用 oc 門來實現(xiàn)，由于不用 oc 門可能使灌電流過大，而燒壞邏輯門同時在輸出端口應加一個上拉電阻4、 什么是 Setup 和 Holdup 時間？（漢王筆試）5、 setup 和 holdup 時間，區(qū)別.（南山之橋）6、 解釋 s

12、etup time 和 hold time 的定義和在時鐘信號延遲時的變化.（未知）7、 解釋 setup 和 hold time violation，畫圖說明，并說明解決辦法.（威盛 VIA2019 11 06 上海筆試試題）Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求.建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間輸入信號應提前時鐘上升沿（如上升沿有效）T 時間 到達芯片，這個 T 就是建立時間-Setup time.如不滿足 setup time,這個數(shù)據(jù)就不能被這一時鐘打入觸 發(fā)器，只第4頁有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器保持時

13、間是指觸發(fā)器的時鐘信號上升 沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間如果 hold time 不夠,數(shù)據(jù)同樣不能被打入觸發(fā)器建立時間（Setup Time）和保持時間（Hold time）.建立時間是指在時鐘邊沿前，數(shù)據(jù)信 號需要保持不 變的時間保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間如果不滿足建立和保持時間的話，那么 DFF 將不能正確地采樣到數(shù)據(jù)，將會出現(xiàn) metastability 的情況如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間,那么超過量就分別被稱為建立時間裕量和保持時間裕量8、 說說對數(shù)字邏輯中的競爭和冒險的理解拼舉例說明競爭和冒險怎樣消除.（仕蘭微電子）9、 什

14、么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導致到達該門的時間不一致叫競爭 .產(chǎn)生毛刺叫冒險如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象解決方法：一是添加布爾式的消去項，二是在芯片外部加電容10、 你知道那些常用邏輯電平？TTL 與 COMS 電平可以直接互連嗎？（漢王筆試）常用邏輯電平：12V,5V,3.3V;TTL 和 CMOS 不可以直接互連，由于 TTL 是在 0.3-3.6V 之間，而 CMOS 則是有在 12V 的有在 5V 的.CMOS 輸出接到 TTL 是可以直接互連.TTL 接到 CMOS 需要在輸出端口加 一

15、上拉電阻接到 5V 或者 12V.11、 如何解決亞穩(wěn)態(tài).（飛利浦-大唐筆試）亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài).當一個觸發(fā)器進入亞穩(wěn)態(tài)時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩(wěn)定在某個正確的電平上.在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去12、 IC 設計中同步復位與 異步復位的區(qū)別.（南山之橋）13、 MOORE 與 MEELEY 狀態(tài)機的特征.（南山之橋）14、 多時域設計中，如何處理信號跨時域.（南山之橋）15、 給了 reg 的 setup,hold 時間，求

16、中間組合邏輯的 delay 范圍.（飛利浦-大唐筆試）Delay q,還有 clock 的 delay,寫出決定最大時鐘的因素，同時給出表達式.（威盛 VIA 2019.11.06 上海筆試試題）18、 說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點.（威盛 VIA 2019.11.06 上海筆試試題）19、 一個四級的 Mux,其中第二級信號為關鍵信號如何改善 timing.（威盛 VIA2019.11.06 上海筆試試題）20、 給出一個門級的圖，又給了各個門的傳輸延時，問關鍵路徑是什么，還問給出輸入, 使得輸出依賴于關鍵路徑.（未知）21、 邏輯方面數(shù)字電路的卡諾圖化簡，時序（同步異步差異）,觸發(fā)器有幾

17、種（區(qū)別，優(yōu)點）,全加器等等.（未知）22、 卡諾圖寫出邏輯表達使 .（威盛 VIA 2019.11.06 上海筆試試題）23、化簡 F（A,B,C,D）= m（1,3,4,5,10,11,12,13,14,15）的和.（威盛）第5頁24、please show the CMOS in verter schmatic,layout and its cross sect ion with P-well process.Plot its transfer curve （V out-Vin） And also explain theoperation region of PMOS and NMOS

18、for each segment of the transfer curve?（ 威 盛筆試題 circuitdesign-beijing-03.11.09）25、To design a CMOS invertor with balance rise and fall time,please definethe rati on of cha nnel width of PMOS and NMOS and explai n?26、 為什么一個標準的倒相器中P 管的寬長比要比 N 管的寬長比大?（仕蘭微電子）27、 用 mos 管搭出一個二輸入與非門.（揚智電子筆試）28、please draw

19、the tran sistor level schematic of a cmos 2 in put AND gate and expla in which in put hasfaster resp onse for output rising edge.（less delay time）.（威盛筆試題 circuit design-beijing-03.11.09）29、畫出 NOT,NAND,NOR 的符號，真值表，還有 transistor level 的電路.（Infineon 筆 試）30、 畫出 CMOS 的圖，畫出 tow-to-one mux gate.（威盛 VIA 201

20、9.11.06 上海筆試試題）31、用一個二選一 mux 和一個 inv 實現(xiàn)異或.（飛利浦-大唐筆試）32、畫出 Y=A*B+C 的 cmos 電路圖.（科廣試題）33、用邏輯們和 cmos 電路實現(xiàn) ab+cd.（飛利浦-大唐筆試）34、 畫出 CMOS 電路的晶體管級電路圖，實現(xiàn) Y=A*B+C（D+E）.（仕蘭微電子）35、 利用 4 選 1 實現(xiàn) F（x,y,z）=xz+yz 未知（）36、 給一個表達式 f=xxxx+xxxx+xxxxx+xxxx 用最少數(shù)量的與非門實現(xiàn)（實際上就是化 簡）.37、 給出一個簡單的由多個 NOT,NAND,NOR 組成的原理圖，根據(jù)輸入波形畫出各點

21、波形 （Infineon 筆試）38、 為了實現(xiàn)邏輯（A XOR B）OR （C AND D）,請選用以下邏輯中的一種，并說明為什么?1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案:NAND（未知）39、 用與非門等設計全加法器.（華為）40、 給出兩個門電路讓你分析異同.（華為）41、 用簡單電路實現(xiàn)，當 A 為輸入時，輸出 B 波形為（仕蘭微電子）42、 A,B,C,D,E 進行投票，多數(shù)服從少數(shù)，輸出是 F（也就是如果 A,B,C,D,E 中 1 的個數(shù)比 0 多,那么 F輸出為 1,否則 F 為 0）,用與非門實現(xiàn)，輸入數(shù)目沒有限制.（未知）43、用波形表

22、示 D 觸發(fā)器的功能.（揚智電子筆試）44、 用傳輸門和倒向器搭一個邊沿觸發(fā)器.（揚智電子筆試）45、 用邏輯們畫出 D 觸發(fā)器.（威盛 VIA 2019.11.06 上海筆試試題）46、畫出 DFF 的結(jié)構(gòu)圖，用 verilog 實現(xiàn)之.（威盛）47、畫出一種 CMOS 的 D 鎖存器的電路圖和版圖.（未知）48、 D 觸發(fā)器和 D 鎖存器的區(qū)別.（新太硬件面試）49、簡述 latch 和 filp-flop 的異同.（未知）50、LATCH 和 DFF 的概念和區(qū)別.（未知）51、 latch 與 register 的區(qū)別，為什么現(xiàn)在多用 register.行為級描述中 latch 如何產(chǎn)

23、生的.（南山之橋）52、 用 D 觸發(fā)器做個二分顰的電路又問什么是狀態(tài)圖.（華為）53、 請畫出用 D 觸發(fā)器實現(xiàn) 2 倍分頻的邏輯電路？（漢王筆試）54、 怎樣用 D 觸發(fā)器、與或非門組成二分頻電路？（東信筆試）55、 How many flip-flop circuits are needed to divide by 16?（Intel） 16 分頻？第6頁56、用 filp-flop 和 logic-gate 設計一個 1 位加法器，輸入 carryin 和 current-stage,輸出 carryout 禾口 next-stage.（未知）57、用 D 觸發(fā)器做個 4 進制的計數(shù)

24、（華為）58、實現(xiàn) N 位 Johnson Counter,N=5.（南山之橋）59、 用你熟悉的設計方式設計一個可預置初值的7 進制循環(huán)計數(shù)器，15 進制的呢？（仕蘭 微電子）60、 數(shù)字電路設計當然必問 Verilog/VHDL,如設計計數(shù)器.（未知）61、BLOCKING NONBLOCKING 賦值的區(qū)別（南山之橋）62、寫異步 D 觸發(fā)器的 verilog module.（揚智電子筆試）module dff8（clk , reset, d, q）;in putclk;in putreset;input 7:0 d;output 7:0 q;reg 7:0 q;always （pose

25、dge clk or posedge reset）if（reset）q = 0;elseq = d;en dmodule63、用 D 觸發(fā)器實現(xiàn) 2 倍分頻的 Verilog 描述？（漢王筆試）module divide2（ clk , clk_o, reset）;in put clk , reset;output clk_o;wire in;reg out ;always （ posedge clk or posedge reset）if （ reset）out = 0;elseout = in;assig n in = out;assig n clk_o = out;en dmodule6

26、4、 可編程邏輯器件在現(xiàn)代電子設計中越來越重要，請問:a） 你所知道的可編程邏輯器 件有哪些？b）試用 VHDL 或 VERILOG、ABLE 描述 8 位 D 觸發(fā)器邏輯（漢王筆試）PAL,PLD,CPLD,FPGA. module dff8(clk , reset, d, q);in putclk;in putreset;in put d;第7頁output q;reg q;always （posedge clk or posedge reset）if（reset）q = 0;elseq = d;en dmodule65、 請用 HDL 描述四位的全加法器、 5 分頻電路.（仕蘭微電子）6

27、6、用 VERILOG 或 VHDL 寫一段代碼，實現(xiàn) 10 進制計數(shù)器.（未知）67、用 VERILOG 或 VHDL 寫一段代碼，實現(xiàn)消除一個 glitch.（未知）68、 一個狀態(tài)機的題目用 verilog 實現(xiàn)（不過這個狀態(tài)機畫的實在比較差，很容易誤解的）.（威盛 VIA 2019.11.06 上海筆試試題）69、 描述一個交通信號燈的設計.（仕蘭微電子）70、 畫狀態(tài)機，接受 1,2,5 分錢的賣報機，每份報紙 5 分錢.（揚智電子筆試）71、 設計一個自動售貨機系統(tǒng)賣 soda 水的，只能投進三種硬幣 要正確的找回錢數(shù).（1）畫出 fsm（有限狀態(tài)機）;（2）用 verilog 編

28、程,語法要符合 fpga 設計的要求（未知）72、 設計一個自動飲料售賣機，飲料 10 分錢,硬幣有 5 分和 10 分兩種,并考慮找零:（1） 畫出 fsm（有限狀態(tài)機）;（2）用 verilog 編程，語法要符合 fpga 設計的要求;（3）設計工程中可使用的工具及設計大致過程（未知）73、 畫出可以檢測 10010 串的狀態(tài)圖，并 verilog 實現(xiàn)之.（威盛）74、 用 FSM 實現(xiàn) 101101 的序列檢測模塊（南山之橋）a 為輸入端山為輸出端，如果 a 連續(xù)輸入為 1101 則 b 輸出為 1,否則為 0.例如 a: 0001100110110100100110b:0000000

29、000100100000000請畫出 state machine;請用 RTL 描述其 state machine.（未知）75、 用 verilog/vddl 檢測 stream 中的特定字符串（分狀態(tài)用狀態(tài)機寫）.（飛利浦-大唐 筆試）76、用 verilog/vhdl 寫一個 fifo 控制器（包括空，滿，半滿信號）.（飛利浦-大唐筆試）77、 現(xiàn)有一用戶需要一種集成電路產(chǎn)品要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=Inx,其中,x為 4 位二進制整數(shù)輸入信號.y 為二進制小數(shù)輸出，要求保留兩位小數(shù).電源電壓為 35v 假 設公司接到該項目后，交由你來負責該產(chǎn)品的設計，試討論該產(chǎn)品的設計全程.（仕

30、蘭微電子）78、sram,falsh memory,及 dram 的區(qū)別？（新太硬件面試）79、 給出單管 DRAM 的原理圖（西電版數(shù)字電子技術基礎作者楊頌華、馮毛官205 頁圖 9第8頁-14b）,問你有什么辦法提高 refresh time,總共有 5 個問題，記不起來了 .（降低溫度，增大電容存儲容量）（1 nfineon 筆試）80、Please draw schematic of a com mon SRAM cell with 6 tran sistors,po int out which no des can storedata and which node is word l

31、ine con trol?（ 威盛筆試題 circuit desig n-beiji ng-03.11.09）81、名詞:sram,ssram,sdram名詞 IRQ,BIOS,USB,VHDL,SDRIRQ:In terrupt ReQuestBIOS: Basic In put Output SystemUSB: Un iversal Serial BusVHDL: VHIC Hardware Description Lan guageSDR: Si ngle Data Rate壓控振蕩器的英文縮寫（VCO）.動態(tài)隨機存儲器的英文縮寫（DRAM）.名詞解釋，無聊的外文縮寫罷了，比如 PCI

32、、 ECC、 DDR、 interrupt、 pipeline、IRQ,BIOS,USB,VHDL,VLSIVCO（ 壓控振蕩器）RAM （動態(tài)隨機存儲器）,FIR IIR DFT（離散 傅立葉變換）或者是中文的，比如:a.量化誤差b.直方圖c.白平衡1:每個嵌入式系統(tǒng)都有只讀存儲器eprom 之類的，請問 rom 中有些什么，如何布局2:請描敘 bootloader 的主要功能和執(zhí)行流程3:簡要分析嵌入式系統(tǒng)的體系結(jié)構(gòu)4:列出 linux 文件系統(tǒng)的目錄結(jié)構(gòu)5:將變量 a 進行移位操作，首先設置 a 的第 3 位為 1,然后清除 a 的第 3 位6: void GetMemory(char

33、*p)p = (char *)malloc(100);void Test(void)char *str = NULL;GetMemory(str);strcpy(str, hello world;prin tf(str);請問運行 Test 函數(shù)會有什么樣的結(jié)果？答：char *GetMemory(void)第9頁char p = hello world;return p;void Test(void)char *str = NULL;str = GetMemory();prin tf(str);請問運行 Test 函數(shù)會有什么樣的結(jié)果？答：Void GetMemory2(char *p, i

34、 nt num)*p = (char *)malloc (nu m);void Test(void)char *str = NULL;GetMemory(&str, 100);strcpy(str, hello;prin tf(str);請問運行 Test 函數(shù)會有什么樣的結(jié)果？答：void Test(void)char *str = (char *) malloc(100); strcpy(str, “ hello ” );free(str);if(str != NULL)strcpy(str,“ world ” );prin tf(str);請問運行 Test 函數(shù)會有什么樣的結(jié)果？單片機、MCU、計算機原理筆試面試題2019-12-18 17:22第10頁1、簡單描述一個單片機系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向簡述單片機應用系統(tǒng)的設計原則.（仕蘭微面試題目）2、畫出 8031 與 2716（2K*8ROM）的連線圖，要求采用三-八譯碼器，8031 的 P2.5,P2.4 和P2.3 參加譯碼，基本地址范圍為 3000H-3FFFH.該 2716 有沒有重疊地址？根據(jù)是什么？若 有,則寫出每片 2716 的重疊地址范圍（