第四章內(nèi)存及其與CPU連接ppt課件

1、第第4章章 微機的內(nèi)存及其與微機的內(nèi)存及其與CPU的連接的連接4.1 概述概述4.2 隨機存取存儲器隨機存取存儲器4.3 只讀存儲器只讀存儲器4.4 存儲器芯片地址譯碼與存儲存儲器芯片地址譯碼與存儲容量擴展容量擴展4.5 存儲器接口存儲器接口 本章的重點：本章的重點： 了解存儲器的分類；了解存儲器的分類； 了解了解SRAM、DRAM的工作原理；的工作原理； 掌握存儲器地址譯碼和存儲器接掌握存儲器地址譯碼和存儲器接口?？?。4.1存儲器概述存儲器概述 4.1.1 存儲系統(tǒng)的層次化結(jié)構(gòu)存儲系統(tǒng)的層次化結(jié)構(gòu) 緩存主存輔存圖1 微型計算機存儲器的三級結(jié)構(gòu) 高速緩沖存儲器高速緩沖存儲器CacheCache

2、）：主要由雙極）：主要由雙極型半導(dǎo)體存儲器構(gòu)成，速度快。為了彌型半導(dǎo)體存儲器構(gòu)成，速度快。為了彌合主存和合主存和CPUCPU的速度上的較大差別而設(shè)置的速度上的較大差別而設(shè)置。存放正在執(zhí)行的程序和數(shù)據(jù)，速度與。存放正在執(zhí)行的程序和數(shù)據(jù)，速度與CPUCPU相匹配。有片內(nèi)片外之分。相匹配。有片內(nèi)片外之分。 主存儲器內(nèi)存）：主存儲器又稱為內(nèi)主存儲器內(nèi)存）：主存儲器又稱為內(nèi)部存儲器，主要用來存放當前正在使用部存儲器，主要用來存放當前正在使用或者經(jīng)常使用的程序和數(shù)據(jù)?；蛘呓?jīng)常使用的程序和數(shù)據(jù)。 具有一定具有一定的容量、存取速度較高。的容量、存取速度較高。 輔助存儲器外存）輔助存儲器外存） ：輔助存儲器又稱

3、：輔助存儲器又稱為外部存儲器，主要用來存放當前暫時為外部存儲器，主要用來存放當前暫時不參加運算的程序和數(shù)據(jù)。不參加運算的程序和數(shù)據(jù)。 4.1.2 存儲器的分類存儲器的分類1、按在計算機系統(tǒng)中的作用分類、按在計算機系統(tǒng)中的作用分類高速緩沖存儲器高速緩沖存儲器Cache）。）。主存儲器主存儲器輔助存儲器輔助存儲器2、按存儲介質(zhì)分類、按存儲介質(zhì)分類磁表面存儲器：用作輔助存儲器；磁表面存儲器：用作輔助存儲器；半導(dǎo)體存儲器：用作微型計算機系統(tǒng)半導(dǎo)體存儲器：用作微型計算機系統(tǒng)的主存儲器雙極型和金屬氧化物半的主存儲器雙極型和金屬氧化物半導(dǎo)體型）；導(dǎo)體型）；光介質(zhì)存儲器：用作輔助存儲器；光介質(zhì)存儲器：用作輔助

4、存儲器； 3、按存儲器的存取方式分類、按存儲器的存取方式分類存取方式存取方式內(nèi)部結(jié)構(gòu)或者內(nèi)部結(jié)構(gòu)或者工作方式工作方式特點特點用途用途隨機讀隨機讀/寫存寫存儲器儲器SRAM存取速度很快，不掉電數(shù)據(jù)存取速度很快，不掉電數(shù)據(jù)不會自動消不會自動消隨機地對任意一個隨機地對任意一個存儲單元進行訪問，存儲單元進行訪問，主要用作計算機系主要用作計算機系統(tǒng)的主存儲器。統(tǒng)的主存儲器。DRAM定期刷新，否則信息會在一定期刷新，否則信息會在一定的時間內(nèi)自動消失。定的時間內(nèi)自動消失。只讀存儲器只讀存儲器PROM程序?qū)懭氤绦驅(qū)懭隤ROM后，就不可后，就不可以再修改。以再修改。永久保存數(shù)據(jù)，只永久保存數(shù)據(jù)，只能讀不能寫入。

5、能讀不能寫入。EPROM紫外光照射擦除紫外光照射擦除ROM中的內(nèi)中的內(nèi)容，可重新寫入新的程序。容，可重新寫入新的程序。EEPROM使用電信號擦除內(nèi)容，重新使用電信號擦除內(nèi)容，重新寫入寫入掩膜掩膜ROM用戶無法改變用戶無法改變 A7A9D7D6D5D4WEA6A5A4A3A2A1A0CSD0D1D2D3A10OEA8AB地址鎖存器地址譯碼和驅(qū)動電路存儲矩陣控制電路數(shù)據(jù)輸入/輸出控制CB4.1.3 半導(dǎo)體存儲器半導(dǎo)體存儲器芯片的一般結(jié)構(gòu)芯片的一般結(jié)構(gòu) 存儲器芯片的引腳：存儲器芯片的引腳： 1)地址線：輸入信號，地址線：輸入信號，A0A10，表明芯，表明芯片內(nèi)部有片內(nèi)部有211個存儲單元個存儲單元

6、2)數(shù)據(jù)線：數(shù)據(jù)線：D0D7，表明芯片內(nèi)每個存儲，表明芯片內(nèi)每個存儲單元可存儲單元可存儲8位二進制數(shù)據(jù)。位二進制數(shù)據(jù)。 注：存儲芯片注：存儲芯片x根地址線，根地址線，y根數(shù)據(jù)線，根數(shù)據(jù)線，其可存儲二進制位的數(shù)量為其可存儲二進制位的數(shù)量為2xy。 3)控制信號：控制信號： CS*：片選信號：片選信號 OE*：輸出允許信號：輸出允許信號 ME*：寫入允許信號：寫入允許信號 存儲芯片內(nèi)部由存儲矩陣、地址譯碼電路和讀/寫控制電路等組成。 1、存儲矩陣 存儲矩陣是存儲單元的集合，一個存儲單元可以存儲一位或多位二進制數(shù)數(shù)據(jù)。因此，可以把存儲器芯片分為位片結(jié)構(gòu)和字片結(jié)構(gòu)兩種類型。 2、地址譯碼電路、地址譯碼

7、電路 譯碼器將地址鎖存器輸入的地址碼譯碼器將地址鎖存器輸入的地址碼轉(zhuǎn)換成譯碼器輸出線上相應(yīng)的有效電轉(zhuǎn)換成譯碼器輸出線上相應(yīng)的有效電平，表示選中了某一存儲單元，并由平，表示選中了某一存儲單元，并由驅(qū)動器提供驅(qū)動電流去驅(qū)動相應(yīng)的讀驅(qū)動器提供驅(qū)動電流去驅(qū)動相應(yīng)的讀/寫電路，完成被選中單元的讀寫電路，完成被選中單元的讀/寫操作寫操作。 譯碼驅(qū)動方式分為譯碼驅(qū)動方式分為 一維地址譯碼一維地址譯碼和二維地址譯碼兩種。和二維地址譯碼兩種。 3 3、讀、讀/ /寫控制電路寫控制電路 控制邏輯接收控制邏輯接收CPUCPU送來的啟動、讀、寫送來的啟動、讀、寫等命令，經(jīng)控制電路處理后，由控制邏輯產(chǎn)生等命令，經(jīng)控制電

8、路處理后，由控制邏輯產(chǎn)生一組時序信號來控制存儲器的讀出和寫入操作一組時序信號來控制存儲器的讀出和寫入操作。4.1.4 半導(dǎo)體存儲芯片的性能指標半導(dǎo)體存儲芯片的性能指標1.1.存儲容量存儲容量 存儲容量是存儲器能夠存儲的二進制信存儲容量是存儲器能夠存儲的二進制信息的數(shù)量。息的數(shù)量。 2.2.存儲器存取時間和存取速度存儲器存取時間和存取速度 存儲器存取時間又稱為存儲器訪問時間存儲器存取時間又稱為存儲器訪問時間，是指從啟動一次存儲器操作到完成該操，是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間，也可以稱為讀作所經(jīng)歷的時間，也可以稱為讀/ /寫時間，寫時間，對于內(nèi)存和外存其具體定義有很大的差異對于內(nèi)

9、存和外存其具體定義有很大的差異。 3. 3.可靠性可靠性 4. 4.集成度：常以集成度：常以“位位/ /片片”、“字節(jié)字節(jié)/ /片片表示。表示。4.2 隨機存取存儲器隨機存取存儲器 4.2.1 靜態(tài)隨機存取存儲器 1、基本存儲單元 SRAM的基本存儲電路是六管組成的雙穩(wěn)態(tài) 電路。2 2、SRAMSRAM存儲芯片存儲芯片Intel 2114 Intel 2114 Intel 2114 Intel 2114是一種是一種2102104 4位的位的SRAMSRAM存儲器芯存儲器芯片，其最基本的存儲元是六管存儲電路；該存儲片，其最基本的存儲元是六管存儲電路；該存儲芯片有芯片有10241024個存儲單元，

10、每單元個存儲單元，每單元4 4位，也就是字長位，也就是字長為為4 4位。采用三態(tài)控制。位。采用三態(tài)控制。 SRAMSRAM存儲芯片存儲芯片Intel 2114Intel 2114VCCGNDA3A4A5A6A7A8I/O1I/O2I/O3I/O4輸入數(shù)據(jù)控制行選擇6416存儲矩陣列I/O電路列選擇A0A2 A1A9A6A5A4A3A0A1A2GNDV ccA7A8A9I/O1I/O2I/O3I/O4123456789181716151413121110引腳圖（bIntel 2114的外部引腳 （aIntel 2114的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) 圖 Intel 2114的內(nèi)部結(jié)構(gòu)和外部引腳WE*CS*

11、 (1)2114的內(nèi)部結(jié)構(gòu)和引腳 (2)2114的讀周期 當ME*=1且CS*=0時，對2114的操作為讀取，其時序圖如下所示。 (3)2114的寫周期4.2.2 4.2.2 動態(tài)隨機存取存儲器動態(tài)隨機存取存儲器DRAMDRAM1、基本存儲單元VT1VT2行選擇信號刷新放大器列選擇信號數(shù)據(jù)I/O線C單管動態(tài)存儲器的基本存儲電路 2、DRAM芯片的組成 DRAM存儲芯片Intel 4164芯片 Intel 4164是一種64K1bit的DRAM存儲器芯片，它的基本存儲元采用單管存儲電路。（aIntel 4164的內(nèi)部結(jié)構(gòu) （bIntel 4164的外部引腳 圖 Intel 4164的內(nèi)部結(jié)構(gòu)和外

12、部引腳4.3 只讀存儲器4.3.1、掩模、掩模ROM的存儲原理的存儲原理 A0A1A2譯碼器R0R1R2R3R4R5R6R7RRRRD3D2D1D0E 84 MROM集成電路芯片的內(nèi)部電路原理圖4.3.2、 PROM的存儲原理的存儲原理字選線VCC位線熔絲 熔絲式PROM存儲器的基本存儲電路4.4 存儲芯片地址譯碼與存儲容量擴展存儲芯片地址譯碼與存儲容量擴展 4.4.1 存儲芯片地址譯碼 存儲芯片與CPU連接時， 其數(shù)據(jù)線與數(shù)據(jù)線連接； 其地址線與地址線的低端連接，二地址 線上其余的信號線形成芯片的片選信號。 芯片的讀/寫控制信號與控制總線上相應(yīng) 的信號線連接。 1、以簡單邏輯門電路形成片選信

13、號、以簡單邏輯門電路形成片選信號 例例1：有一片：有一片2K8ROM存儲芯片，與存儲芯片，與CPU的的連接如圖所示，試確定其他地址范圍。連接如圖所示，試確定其他地址范圍。 例2：有一片32K8RAM存儲芯片，與CPU的連接圖如下所示，試確定其地址范圍。 例3：有四片8K8RAM存儲芯片，與CPU的連接如下所示，試確定其地址范圍。 2、以譯碼器形成片選信號、以譯碼器形成片選信號74LS139 雙2:4譯碼器 例4：某8088系統(tǒng)的64KROM由八片27648K8EPROM組成，與CPU的連接如圖所示，試確定其地址范圍。 例5： 某微型計算機系統(tǒng)的32KRAM由四片62648K8SRAM組成，與C

14、PU的連接如下，試確定其地址范圍。4.4.2 存儲芯片片選譯碼的形式存儲芯片片選譯碼的形式 CPU要實現(xiàn)對存儲單元的訪問，首先要選中存儲芯片，即進行片選；然后再從選中的芯片中依據(jù)地址碼選擇出相應(yīng)的存儲單元，以進行數(shù)據(jù)存取，這稱為字選。 1、線選譯碼法、線選譯碼法 線選法就是用除了片內(nèi)尋址外的高位地址線線選法就是用除了片內(nèi)尋址外的高位地址線直接或經(jīng)反直接或經(jīng)反 相器接至各個存儲芯片的片選端，當某條相器接至各個存儲芯片的片選端，當某條地址線信息為地址線信息為“0” 時，就選中與之對應(yīng)的存儲芯片。時，就選中與之對應(yīng)的存儲芯片。 2、全譯碼法、全譯碼法 全譯碼法是用除了片內(nèi)尋址外的全部高位地址線作為地

15、址譯碼器的輸入，把經(jīng)過譯碼器譯碼后的輸出作為各芯片的片選信號，將它們分別接到存儲芯片的片選端，以實現(xiàn)對存儲芯片的選擇。 圖 全譯碼法構(gòu)成的8K8bit存儲器的連接圖地址范圍芯 片A19A13A12A11A10A0地 址 范 圍（空間）1#0000000000000000000H007FFH111112#0000000010000000800H00FFFH111113#0000000100000001000H017FFH111114#0000000110000001800H01FFFH111113、部分譯碼、部分譯碼 在系統(tǒng)中如果不要求提供CPU可直接尋址的全部存儲單元，則可采用線選法和全譯碼法

16、相結(jié)合的方法，這就是部分譯碼法。所謂的部分譯碼，是用除了片內(nèi)尋址外的高位地址的一部分來譯碼產(chǎn)生片選信號。 4.4.3 存儲器容量擴展 根據(jù)存儲器所要求的容量和我們選定的存儲芯片的容量，就可以計算出總的芯片數(shù)，即： 總片數(shù)=總?cè)萘?單個芯片容量 例如:存儲器容量為8K8bit，若選用2114芯片(1K4bit)，則需要 (8K8bit)/(1K4bit)=16(片) 存儲器擴展技術(shù)有位擴展、字擴展和位字同時擴展三種。 1、位擴展、位擴展 位擴展指只在位數(shù)方向擴展加大字長），而位擴展指只在位數(shù)方向擴展加大字長），而芯片的字數(shù)和存儲器的字數(shù)是一致的。位擴展的連芯片的字數(shù)和存儲器的字數(shù)是一致的。位擴展

17、的連接方式是將各存儲芯片的地址線、片選線和讀接方式是將各存儲芯片的地址線、片選線和讀/寫寫線相應(yīng)地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨列出線相應(yīng)地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨列出。 例如：用例如：用64K1bit的的DRAM芯片組成芯片組成64K8bit的的存儲器，所需芯片數(shù)為存儲器，所需芯片數(shù)為: (64K8bit)/(64K1bit)=8(片片)位擴展位擴展 CSWECSWEWECSA08A07A06A05A04A03A02A01A15I/O64K1bitI/OI/OI/OI/OI/OI/OI/OA15A0D7D0等效為64K8bit芯片組D0D7數(shù)據(jù)總線地址總線A0A15 位擴展連接舉例

18、位擴展連接舉例2 2、字擴展、字擴展 字擴展是指僅在字數(shù)方向擴展，而位數(shù)不變。字擴展將芯片的地址線、數(shù)據(jù)線、讀/寫線并聯(lián)。由片選信號來區(qū)分各個芯片。 如用l6K8bit的SRAM組成64K8bit的存儲器，所需芯片數(shù)為： (64K8bit)/(l6K8bit)=4(片)字擴展字擴展 WE 字擴展連接舉例字擴展連接舉例3、字和位同時擴展、字和位同時擴展 當構(gòu)成一個容量較大的存儲器時，往往需要在字數(shù)方向和位數(shù)方向上同時擴展，這時需要將前兩種擴展組合起來，實現(xiàn)起來也是很容易的。 字和位同時擴展字和位同時擴展 0CS1CS2CS3CSWE3Y2Y1Y0YD7D4D3D016K4bit16K4bit16

19、K4bit16K4bit16K4bit16K4bit16K4bit16K4bit譯碼器A14A15A13A0圖 字和位同時擴展的連接舉例 歷年典型考題歷年典型考題 2019年考題第年考題第11、17題題 歷年典型考題歷年典型考題 2019年考題第年考題第11、25、26題題 歷年典型考題歷年典型考題 2019年考題第年考題第12、14、25題題4.5 4.5 存儲器接口存儲器接口 在微型計算機系統(tǒng)中，CPU對存儲器進行讀/寫操作，首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發(fā)出相應(yīng)的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換。所以，存儲器芯片與CPU之間

20、的連接實質(zhì)上就是存儲器與系統(tǒng)總線的連接，包括：地址總線的連接數(shù)據(jù)總線的連接控制總線的連接在連接中需要考慮的問題如下：總線的負載能力。在設(shè)計CPU芯片時，一般考慮其輸出線的直流負載能力。 CPU的時序和存儲器的存取速度之間的配合問題。 存儲器的地址分配和片選問題。 控制信號的連接。 CPUCPU與與SRAMSRAM的連接的連接 (2) (2) 靜態(tài)靜態(tài)RAMRAM與與8 8位位CPUCPU的連接的連接 例例 設(shè)用設(shè)用21142114靜態(tài)靜態(tài)RAMRAM芯片構(gòu)成芯片構(gòu)成4K4K8 8位存儲器，其地址范圍位存儲器，其地址范圍為為2000H2000H2FFFH2FFFH。試畫出連接線路圖。試畫出連接線

21、路圖。 【分析】【分析】 2114 2114的結(jié)構(gòu)是的結(jié)構(gòu)是1K1K4 4位，需用芯片數(shù)為：位，需用芯片數(shù)為：4/14/18/48/48 8?？上扔脙善??？上扔脙善?1142114按位擴展方法組成按位擴展方法組成1K1K8 8的存儲器組，的存儲器組，再用再用8 8片組成四組片組成四組1K1K8 8位的存貯器。位的存貯器。1K1K芯片有芯片有1010根地址線，根地址線，可接地址總線可接地址總線A9A9A0A0，每組中的兩片，每組中的兩片21142114的數(shù)據(jù)線的數(shù)據(jù)線I/O4I/O4I/O1I/O1，則分別接數(shù)據(jù)總線的高，則分別接數(shù)據(jù)總線的高4 4位位D7D7D4D4和低和低4 4位位D3D3D

22、0D0。根。根據(jù)給定的地址范圍，可列出每組據(jù)給定的地址范圍，可列出每組21142114芯片組的地址范圍如表芯片組的地址范圍如表所示。所示。 假如將高假如將高6 6位地址位地址A15A15A10A10用用74LS13874LS138進行譯碼來控制各芯片進行譯碼來控制各芯片的片選端，由表的片選端，由表6.26.2可知，高可知，高3 3位地址線位地址線A15A15A13A13可分別接可分別接74LS13874LS138使能端的使能端的G2BG2B、G2AG2A、G1G1，低，低3 3位地址線位地址線A12A12A10A10可分可分別接別接74LS13874LS138輸入端的輸入端的C C、B B、A

23、 A?？刂菩盘枴？刂菩盘朓O/MIO/M、WRWR經(jīng)與非門經(jīng)與非門接接21142114的寫允許信號的寫允許信號WEWE。 RAM芯片組地址范圍 芯片A15A14A13A12A11A10A9 A0地址范圍(十六進制)最低地址最高地址RAM100100000 0000 000011 1111 11112000H23FFHRAM200100100 0000 000011 1111 11112400H27FFHRAM300101000 0000 000011 1111 11112800H2BFFHRAM400101100 0000 000011 1111 11112C00H2FFFH【解】 RAM存儲

24、芯片2114與CPU的連接線路圖如圖所示。 CPU與與DRAM的連接的連接刷新時鐘刷新控制多路控制行/列多路器刷新多路器刷新計數(shù)器CPUDBRA7RA0A15A8A7A0MA7MA0A7.A0DRAM芯片組）A15A0RASCASWE 典型的DRAM與CPU連接電路 (3) 動態(tài)RAM與8位CPU的連接 例 設(shè)用單片存儲容量為16K1位的Intel 2116動態(tài)RAM芯片組成一個16K8位的存儲器，其地址范圍為4000H7FFFH。試畫出連接線路圖。 【分析】 因2116芯片的容量為16K1故需用8片按位擴展方法才能組成16K8的存儲器。每片2116芯片上有一條I/O線，正好分別與CPU的8條

25、數(shù)據(jù)總線D7D0相連。為解決2116用7個地址輸入端傳送14位地址的矛盾，地址信息的輸入采用分時方式，因此，CPU在讀或?qū)懘鎯ζ鲿r，由MIO信號經(jīng)過行列選通信號發(fā)生器，產(chǎn)生相應(yīng)的行地址選通信號RAS、RAS，列地址選通信號CAS、CAS和讀寫控制信號WE，分別送到2116和地址多路轉(zhuǎn)換器。當A150，A141及IO/M0時，利用RAS信號使動態(tài)RAM被選中。CPU的地址總線A13A0上的行地址A6A0和列地址A13A7，分別在RAS和CAS的控制下，經(jīng)地址多路轉(zhuǎn)換器，被分別送入2116芯片內(nèi)部的行地址鎖存器和列地址鎖存器，經(jīng)譯碼后，選中被尋址的存儲單元。 【解】 動態(tài)RAM存儲芯片2116與CPU的連接線路圖如圖所示。動態(tài)RAM 2116與CPU的連接 2. 2. 存儲器與存儲器與1616位位CPUCPU的連接的連接 在在1616位位CPU8086CPU8086中，存儲器的構(gòu)成分為高位中，存儲器的構(gòu)成分為高位( (奇地址奇地址) )庫和低位庫和低位( (偶地址偶地址) )庫兩部分，其地址總線為庫兩部分，其地址總線為1616位。因位。因此，擴展的存儲器與此，擴展的存儲器與1616位位CPUCPU的連接關(guān)鍵在于如何構(gòu)的連接關(guān)鍵在于如何構(gòu)成高低兩個庫的問題。成高低兩個庫的問題。 (1) (1) 只讀存儲器與只讀存儲器與8086 CPU8086