內(nèi)存知識(大集合)

1、內(nèi)存知識(大集合)內(nèi)存發(fā)展TOP4 N9 Q91. 30pin SIMM 6 j" g/ k: f2 Q2 q2. 30pin和72pin的 SIMM FPM(Fast Page Mode) / h5 v( e1 . 3. 72pin EDO(Extended Data Out) RAM " U5 L. S9 l2 W  P0 Y3 W4. 168pin DIMM SD(Syschronous Dynamic) RAM " S; 4  (1)PC66  1 K0 L2 y$ C) V% k; b1 B&#

2、160; (2)PC100 / ?* f, 0 a& k: B3 l- T) g5 B  (3)PC133 , I( S! p' c- Y- L" $ S! L5. VCM(Virtual Channel Memory) ; P0 u( Z/ E$ 7 h+ T6. RDAM(Direct Rambus DRAM)8 7 x/ q  _03 j0 k4 u0 k# X/ w  (1)266  ' S$ A* R1 y! z4 P7   (2)333&#

3、39; # h% d" t& f, L. H: x  (3)4000 G6 O9 e1 T4 V9 Q4 c' * d. e$ N/ s/ ?  DDR II7 u7 . 2 U3 c  (1)400 * G& G( K/ f% I$ v  (2)533 , j' u! s2 " b1 A  (3)667#   (4)800#+ I! l: W* N: P+ F歷史起源內(nèi)存條概念2 x! z- n6 , a; l0 D4 h

4、% m8 L5 h- X/ y如果你細心的觀察，顯存（或緩存）在目前的DIY硬件上都很容易看到，顯卡顯存、硬盤或光驅(qū)的緩存大小直接影響到設(shè)備的性能，而寄存器也許是最能代表PC硬件設(shè)備離不開RAM的，的確如此，如果沒有內(nèi)存，那么PC將無法運轉(zhuǎn)，所以內(nèi)存自然成為DIY用戶討論的重點話題。1 J, s6 u- D: A/ V) I) W- ?( w+ T/ u- K: 5 u7 D# F6 b在剛剛開始的時候，PC上所使用的內(nèi)存是一塊塊的IC，要讓它能為PC服務(wù)，就必須將其焊接到主板上，但這也給后期維護帶來的問題，因為一旦某一塊內(nèi)存IC壞了，就必須焊下來才能更換，由于焊接上去的IC不容易取下來，同時

5、加上用戶也不具備焊接知識（焊接需要掌握焊接技術(shù)，同時風(fēng)險性也大），這似乎維修起來太麻煩。. w2 m4 z' R3 O ' z, 7 Y5 v3 G因此，PC設(shè)計人員推出了模塊化的條裝內(nèi)存，每一條上集成了多塊內(nèi)存IC，同時在主板上也設(shè)計相應(yīng)的內(nèi)存插槽，這樣內(nèi)存條就方便隨意安裝與拆卸了（如圖1），內(nèi)存的維修、升級都變得非常簡單，這就是內(nèi)存“條”的來源。. ?0 Q# h0 c1 f9 v& q7 d- k9 ?; V: m9 R: g  + f( ?+ o/ J: & T- a5 ! S0 p* i30pin SIMM時代: 0 |0 J5 p

6、+ l3 D7 i姑且稱為前內(nèi)存條時代，內(nèi)存芯片全是直接焊接在主板上的，我們所熟悉的內(nèi)存條大致是從286時期主板上的內(nèi)存條開始的，30pin、256K的，就今天來說幾乎是不可想象的，送都沒人要！而且必須是由4條組成一個bank方可顯示。30pin、16MB在那時可是稀罕物，價格不菲，印象中價格是RMB4000-5000元，如今的DIY一族竟然可以買到如此便宜的內(nèi)存，是史料所未及的。當時風(fēng)行一時的海洋主板就有一種是有8個30pin內(nèi)存擴展槽。至今，事實上目前很多工控機、通訊設(shè)備上仍然在使用30pinSIMM內(nèi)存條，只是DIY市場上非常少見而已。（最早出現(xiàn)的內(nèi)存模塊，說實話已不可考，因為各家的規(guī)格

7、并不一樣，誰是最早出現(xiàn)的，很難查證，但真正被業(yè)界大量采用的，是以SIMM （ Single In-Line Memory Module）模塊為基礎(chǔ)的內(nèi)存，他是一種正反兩面線路都連在一起的內(nèi)存，以8位（8bit）為一個單位做傳輸， Pin腳數(shù)為 30 ，后來當 CPU 進演到32 位處理時， SIMM 規(guī)格的內(nèi)存也演進到能夠傳輸 32 位（ 32bit ）， Pin 腳數(shù)也提升到 72Pin ，而這二個類型的內(nèi)存在Pin 腳數(shù)上不僅不同，連長度也不一樣，直到 586 時期， 72Pin 的內(nèi)存仍舊被大量采用。）. f2 * D9 z7 t0 u4 U2 P 30pin SIMM 內(nèi)存圖7 1 P

8、/ k# b' y2 H& & + o486時代主要是30pin SIMM FPM和72pin SIMM FPM二分天下，按理說72pin SIMMFPM性能更加好，它畢竟是32bit，主要原因是當時72pin SIMMFPM價格相對較高。這里仍然有必要重提海洋主板486時代中國市場主板之王，依稀記得是2條72pin SIMM內(nèi)存擴展槽口。  J" & T/ |, $ C% J   在1988 1990 年當中，PC 技術(shù)迎來另一個發(fā)展高峰，也就是386和486時代，此時CPU 已經(jīng)向16bit發(fā)展，所以30pin SIM

9、M 內(nèi)存再也無法滿足需求，其較低的內(nèi)存帶寬已經(jīng)成為急待解決的瓶頸，所以此時72pin SIMM內(nèi)存出現(xiàn)了（如圖3），72pin SIMM支持32bit快速頁模式內(nèi)存，內(nèi)存帶寬得以大幅度提升。72pinSIMM內(nèi)存單條容量一般為512KB 2MB，而且僅要求兩條同時使用，由于其與30pin SIMM內(nèi)存無法兼容，因此這個時候PC業(yè)界毅然將30pin SIMM 內(nèi)存淘汰出局了。' H5 m0 Z: v0 z# l. m* p' w 9 n8 l3 % W/ S' C: M* j（72線的SIMM內(nèi)存引進了一個FPDRAM（又叫快頁內(nèi)存），在386時代很流行。因為DRAM需要

10、恒電流以保存信息，一旦斷電，信息即丟失，其刷新頻率每秒鐘可達幾百次，但由于FPDRAM使用同一電路來存取數(shù)據(jù)，所以DRAM的存取時間有一定的時間間隔，這導(dǎo)致了它的存取速度并不是很快。另外，在DRAM中，由于存儲地址空間是按頁排列，所以當訪問某一頁面時，切換到另一頁面會占用CPU額外的時鐘周期。 ）& 4 M' ?" f5 v. + J) u! M4 u) " *   當時行銷天下的大眾主板在其一款型號為GVT的產(chǎn)品中，BIOS的缺省內(nèi)存設(shè)置竟然是奇偶（parity）校驗內(nèi)存，若只使用非奇偶校驗內(nèi)存，連自檢也通不過，這幾乎是第一次提出了校驗

11、內(nèi)存這個概念。奇偶校驗內(nèi)存在當時的品牌原裝機的應(yīng)用最為普遍，典型的如：IBMValuePoint系列、Compaq的Deskpro M系列、ASTPremium系列。Pentium時代出現(xiàn)了EDO內(nèi)存，即擴展數(shù)據(jù)內(nèi)存，事實上EDO較FPM（快頁內(nèi)存）在整機速度上快不會超過5%。這個階段普遍出現(xiàn)了PC專用服務(wù)器的應(yīng)用，而PC服務(wù)器幾乎全部是使用真校驗（trueparity）或ECC內(nèi)存，所以從這時起市場上校驗內(nèi)存的使用就逐步普及起來。: n' S" 、" F. y9 u9 d:   o+ J9 2 |    在1991

12、 年到1995年中，讓我們看到一個尷尬的情況，那就是這幾年內(nèi)存技術(shù)發(fā)展比較緩慢，幾乎停滯不前，所以我們看到此時EDO RAM有72 pin和168pin并存的情況，事實上EDO 內(nèi)存也屬于72pin SIMM 內(nèi)存的范疇，不過它采用了全新的尋址方式。EDO在成本和容量上有所突破，憑借著制作工藝的飛速發(fā)展，此時單條EDO 內(nèi)存的容量已經(jīng)達到4 16MB。由于Pentium及更高級別的CPU數(shù)據(jù)總線寬度都是64bit甚至更高，所以EDO RAM與FPM RAM都必須成對使用。4 k- J7 n3 & v$ r; f5 h自Intel Celeron系列以及AMD K6處理器以及相關(guān)的主板芯

13、片組推出后，EDO DRAM內(nèi)存性能再也無法滿足需要了，內(nèi)存技術(shù)必須徹底得到個革新才能滿足新一代CPU架構(gòu)的需求，此時內(nèi)存開始進入比較經(jīng)典的SDRAM時代。! R4 k2 3 K2 p* |# R, U最先出現(xiàn)在市場上的SDRAM均是屬于Intel pc66技術(shù)規(guī)范，最先出現(xiàn)的支持168pin EDO/SDRAMDIMM內(nèi)存的是Intel的VX芯片組主板，但是作為最早支持64bitDIMM內(nèi)存技術(shù)的主流主板，此款主板對內(nèi)存條的支持僅僅是過渡性的，非常不完善的，至今我們經(jīng)?？梢耘鲆婎愃频膯栴}在DIYER中發(fā)生，對此應(yīng)對的方法確實不多且代價昂貴。萬幸的是之后Intel緊接著發(fā)布了性能價格比更好的T

14、X芯片組主板，4個72pin+2個（或3個）168pin內(nèi)存擴展槽口是實用可用的設(shè)計，本人以為此款主板從內(nèi)存角度上看，無論是兼容性和擴容性來說都是一個典型產(chǎn)品。（由于 SIMM內(nèi)存是以正反兩面都連在一起的線路所設(shè)計，到了后期無法符合內(nèi)存顆粒漸增的問題（因為內(nèi)存顆粒密度加大，容量變多），于是發(fā)展出 DIMM （Dual In-Line Memory Modules ）為基礎(chǔ)線路設(shè)計的內(nèi)存，他的設(shè)計類似于 SIMM技術(shù)，不過正反兩面的線路設(shè)計是分開的，各自擁有其獨立的線路，數(shù)據(jù)傳輸也提升到 64 位（ 64bit ），針腳數(shù)也增加到 168Pin，所以在長度上比72針的SIMM 內(nèi)存更長。）0 k

15、9 X. c;: ?; . 8 ?. # U: lSynchronized DRAM (SDRAM)7 R1 M+ x' ( h7 N1   r在 1996年時期， SDRAM技術(shù)出現(xiàn)在業(yè)界上，他是讓內(nèi)存“首次”以頻率為標準的設(shè)計，目的是讓內(nèi)存工作頻率與中央處理器計時同步化，這使得內(nèi)存控制器能夠掌握準備所要求的數(shù)據(jù)所需的準確頻率周期，因此中央處理器從此不需要延后下一次的數(shù)據(jù)存取。而 SDRAM 的規(guī)格不止一種，有最先推出的 PC66 SDRAM ，即是以66MHz 為工作頻率， PC100 SDRAM ，即是以 100MHz 為工作頻率，以及后來 PC133 的 S

16、DRAM 等，而 SDRAM是以 DIMM 為架構(gòu)所設(shè)計的內(nèi)存。$ J# ?7 t0 M/ p* j* JSDRAM的技術(shù)規(guī)范中出現(xiàn)了一個同以往內(nèi)存產(chǎn)品迥異不同的概念-EEPROM（SPD），本人的理解是SPD規(guī)范是軟體程序，EEPROM是裝載程序SPD的硬件，以使主板識別SDRAM內(nèi)存條的芯片類型、PCB板結(jié)構(gòu)等內(nèi)存條信息，是主板和內(nèi)存條讀寫配合得更好。這個階段最典型的機型是IBM的300GL Pentium MMX系列、HP VE4系列、Compaq DP2000 MMX系列1 J8 x. w: O2 E"    到了Pentium II發(fā)布之后，其

17、實就DIYER來說，就是需要帶SPD的SDRAM，PC66 SDRAM還是適用，之前的SDRAM的EEPROM（含SPD）在DIY市場上并不是一定必要的東西。& ?1 R7 7 L- # s' " S! 主板的系統(tǒng)總線外頻由66MHz提升到100MHz是Intel PC架構(gòu)的性能的飛躍，但是隨之而來的煩惱也接踵而來，問題的根源就是IntelPC100技術(shù)規(guī)范的硬件特性無論是芯片廠家還是內(nèi)存條制造商均面臨較高的技術(shù)要求，最根本的原因是TSOP這種IC封裝方式已經(jīng)不能滿足如此高速度芯片運作，技術(shù)變革呼之欲出。. f( C* Y4 |6 X; VDIYER中最困繞的問題就是

18、如何識別PC100 SDRAM內(nèi)存條？難點在于世界各個芯片大廠標志PC100SDRAM芯片的方式各不相同，而且增加了許多相關(guān)復(fù)雜不易理解的概念，更要命的是DIYER普遍存在超頻的現(xiàn)象，問題就益發(fā)地復(fù)雜起來。. q) Z) w* w7 r期間在中國市場上出現(xiàn)了臺灣Kingmax品牌TinyBGA的PC100，超頻性能較好，是DIYER超頻的最佳之選，正是BGA封裝方式保證了芯片在高速度運行之下的正常工作。Kingmax正是靠BGA封裝技術(shù)“一招鮮，吃天下”的。 2 i/ Y) O# e& e4 F4 J0 威盛（VIA）制訂倡導(dǎo)的PC133技術(shù)規(guī)范，不難看出臺灣在計算機業(yè)的世界地位，VI

19、A壯哉！ 5 K8 m2 r! X, x/ v* |  q1 N& v市場上幾乎所以的內(nèi)存大廠均發(fā)布了PC133 SDRAM，掀起PC133 SDRAM內(nèi)存使用的風(fēng)潮。7 p8   M0 Z2 k( 2 s! a* y% # f% |! _- O  初步的帶寬可以達到/sec，之后若市場需要，完全可以自然過度到更高的帶寬，完全不成問題，是2005年之前的主力內(nèi)存品種，預(yù)計在2000年會占有市場10%的份額。d- 3 X6 E1 h9 % t: q+ Q486筆記本適用內(nèi)存幾乎是千奇百怪，一個品牌、一個機型一種適用內(nèi)存，或者就是PCMIC

20、A內(nèi)存卡作為主內(nèi)存。到了586階段，臺灣廠商的筆記本的產(chǎn)品逐步推廣使用了72pin SO DIMM標準筆記本內(nèi)存，其實也存在至少4種72pin SO DIMM內(nèi)存：72pin 5V FPM SODIMM、72pin 5V EDO 72pin 3.3V FPM SO DIMM、72pin 3.3V EDO SODIMM。到了Pentium MMX階段，出現(xiàn)了144pin 3.3V EDO SODIMM標準筆記本內(nèi)存，但是仍然存在一些異類，例如：TOSHIBA的某些機型、臺灣TWINHEAD（倫飛）的8、9系列。 由于PentiumII筆記本的出現(xiàn)，隨之也出現(xiàn)了新的144pin SDRAM SO-

21、DIMM筆記本標準內(nèi)存于之配合，至此，筆記本內(nèi)存進入完全的標準內(nèi)存時代。 2000年底，由 Intel 主導(dǎo)的 Rambus 內(nèi)存，與 VIA 和 AMD 主導(dǎo)的 DDR SDRAM 內(nèi)存規(guī)格之戰(zhàn)，一直是 DIY玩家茶余飯后的話題，而這場內(nèi)存戰(zhàn)爭最后由 DDR SDRAM 陣營獲勝。 DDR SDRAM ，全名為（ Double Date RateSynchronized DRAM ），是新一代的 SDRAM 技術(shù)，與傳統(tǒng)的 SDRAM技術(shù)差別在于，他可以在一次的頻率周期中的波峰及波谷（也就是上升與下降）傳送數(shù)據(jù)，達到二倍的數(shù)據(jù)量，舉例來講，以 133 MHz的內(nèi)存總線設(shè)計的 DDR SDRA

22、M ，即可達到 266MHz的實際數(shù)據(jù)傳輸率，這不僅讓內(nèi)存廠商不需更換大量硬設(shè)備即可量產(chǎn)，在成本上也容易控制，使得目前的內(nèi)存架構(gòu)主流變成 DDR SDRAM 。小知識, D' S) P* 0 u2 $ 7 g6 n+ pPC2700 ？ PC3200 ？這是什么？ / l4 N! 1 H/ M4 M+ a. E& y 常常在電腦商場的廣告 DM 上，或是一般的計算機類書報雜志，會看到這類名詞“PC3200 、 256MB DDR RAM ”，或是“DDR400、 256MB DDR SDRAM”，到底這個 PC3200 、 DDR400 是什么意思呢？先前提到過，以 133MH

23、z 所設(shè)計的 DDRSDRAM ，可以達到 266MHz 的實際傳輸頻率，所以這組跑 266MHz 的 DDR SDRAM 內(nèi)存，又可稱為 DDR266SDRAM 內(nèi)存，同理， DDR400 SDRAM 即是指他可以跑 400MHz 的實際傳輸率。0 l1 4 x( $ L/ . N那 PC 3200又是什么？他即是指內(nèi)存的數(shù)據(jù)傳輸量，以 DDR400MHz 為例，他的頻率為 200MHz ，但是他支持 Double Data Rate技術(shù)，所以實際頻率要乘以 2 ，也就是 200x2=400MHz ，而 DDR SDRAM 是以 DIMM 為基礎(chǔ)架構(gòu)，一次可以傳送 64位（也就是 64bit

24、 ），如果換算成字節(jié)（ Byte ），就要除以 8 ，也就是 64 / 8 = 8Byte ，所以 DDR400的實際傳輸量如下：, o, q* 7 E0 v; c/ |* f200（MHz）×2×8（Byte）3200 MB/s (單位為Byte）5 g. r. H4 R" c# T7 A所以讀者了解了嗎？ PC 3200 等同于DDR 400的內(nèi)存，只是PC 3200所代表的意思是內(nèi)存的傳輸量，而 DDR400 所代表的是內(nèi)存的頻率，換言之， PC2700 即是 DDR333 、 PC2100 即是 DDR266 。' N  |2

25、h; m2 D6 ( t7    什么是DDR？8 F0 P  j4 j" 1 R) w$ j$ S1 ! # i3 Q8 d; B2 s5 v# CDDR是雙倍數(shù)據(jù)速率(Double Data Rate)。DDR與普通同步動態(tài)隨機存儲器（DRAM）非常相象。普通同步DRAM（現(xiàn)在被稱為SDR）與標準DRAM有所不同。( H# m% o. w8 w/ 標準的DRAM接收的地址命令由二個地址字組成。為接省輸入管腳，采用了多路傳輸?shù)姆桨?。第一地址字由原始地址選通（RAS）鎖存在DRAM芯片。緊隨RAS命令之后，列地址選通（CAS）鎖存第二

26、地址字。經(jīng)過RAS和CAS，存儲的數(shù)據(jù)可以被讀取。& w+ c" h8 z/ e  R. 同步動態(tài)隨機存儲器（SDRDRAM)由一個標準DRAM和時鐘組成，RAS、CAS、數(shù)據(jù)有效均在時鐘脈沖的上升邊沿被啟動。根據(jù)時鐘指示，可以預(yù)測數(shù)據(jù)和剩余指令的位置。因而，數(shù)據(jù)鎖存選通可以精確定位。由于數(shù)據(jù)有效窗口的可預(yù)計性，所以可將存儲器劃分成4個區(qū)進行內(nèi)部單元的預(yù)充電和預(yù)獲取。通過脈沖串模式，可進行連續(xù)地址獲取而不必重復(fù)RAS選通。連續(xù)CAS選通可對來自相同源的數(shù)據(jù)進行再現(xiàn)。' _+ V( T, N: y  C8 TDDR存儲器與SDR存

27、儲器工作原理基本相同，只不過DDR在時鐘脈沖的上升和下降沿均讀取數(shù)據(jù)。新一代DDR存儲器的工作頻率和數(shù)據(jù)速率分別為200MHz和266MHz，與此對應(yīng)的時鐘頻率為100MHz和133MHz。# B0 P# L8 _0 B題外的話* k3 s* N6 * V* c1 J yIntel發(fā)布了Celeron系列處理器以及相關(guān)的主板芯片組，內(nèi)存進入了了SDRAM時代，SD(SynchronousDynamic)RAM也稱“同步動態(tài)內(nèi)存”，都是168線、帶寬64bit、3.3V電壓，其工作原理是將RAM與CPU以相同的時鐘頻率進行控制，使RAM和CPU的外頻同步，徹底取消等待時間。伴隨著Intel在推出

28、PC100后，由于技術(shù)的發(fā)展，PC100內(nèi)存的800MB/S帶寬已經(jīng)不能滿足需求，而PC133的帶寬提高并不大(1064MB/S)，同樣不能滿足日后的發(fā)展需求。此時，Intel為了達到獨占市場的目的，與Rambus聯(lián)合在PC市場推廣Rambus DRAM。RambusDRAM是Rambus公司最早提出的一種內(nèi)存規(guī)格。它采用了一種和SDRAM不同的架構(gòu)新一代高速簡單內(nèi)存架構(gòu)，基于一種類RISC(ReducedInstruction Set Computing，精簡指令集計算機)理論，這個理論可以減少數(shù)據(jù)的復(fù)雜性，使得整個系統(tǒng)性能得到提高。盡管SDRAM PC133內(nèi)存的帶寬可提高帶寬到1064M

29、B/S，加上Intel已經(jīng)開始著手最新的Pentium 4計劃，所以SDRAMPC133內(nèi)存不能滿足日后的發(fā)展需求，此時，Intel為了達到獨占市場的目的，與Rambus聯(lián)合在PC市場推廣RambusDRAM內(nèi)存（稱為RDRAM內(nèi)存）。與SDRAM不同的是，其采用了新一代高速簡單內(nèi)存架構(gòu)，基于一種類RISC(ReducedInstruction Set Computing，精簡指令集計算機)理論，這個理論可以減少數(shù)據(jù)的復(fù)雜性，使得整個系統(tǒng)性能得到提高。6 K+ I- R0 _2 h, H在AMD與Intel的競爭中，這個時候是屬于頻率競備時代，所以這個時候CPU的主頻在不斷提升，Intel為了

30、蓋過AMD，推出高頻Pentium以及Pentium 4 處理器，因此Rambus DRAM內(nèi)存是被Intel看著是未來自己的競爭殺手劍，RambusDRAM內(nèi)存以高時鐘頻率來簡化每個時鐘周期的數(shù)據(jù)量，因此內(nèi)存帶寬相當出色，如PC 1066 1066 MHz 32 bits帶寬可達到4.2GByte/sec，Rambus DRAM曾一度被認為是Pentium 4 的絕配。' o# , _% w3 q0 j: a7 u9 r( Q盡管如此，Rambus RDRAM內(nèi)存生不逢時，后來依然要被更高速度的DDR“掠奪”其寶座地位，在當時，PC600、PC700的Rambus RDRAM內(nèi)存因出

31、現(xiàn)Intel820 芯片組“失誤事件”、PC800 Rambus RDRAM因成本過高而讓Pentium4平臺高高在上（如圖11），無法獲得大眾用戶擁戴，種種問題讓Rambus RDRAM胎死腹中，Rambus曾希望具有更高頻率的PC1066規(guī)范RDRAM來力挽狂瀾，但最終也是拜倒在DDR 內(nèi)存面前。）Rambus DRAM的接班人XDR內(nèi)存技術(shù) , m+Rambus使用400MHz的16位總線，在一個時鐘周期內(nèi)，可以在上升沿和下降沿同時傳輸數(shù)據(jù)，這樣它的實際速度就為400MHz×2=800MHz，理論帶寬為(16位×2×400MHz/8)1.6GB/s，相當于P

32、C100的兩倍。另外，Rambus也可以儲存9位字節(jié)，額外的一位是屬于保留位，可能以后會作為ECC(Error Checking and Correction，錯誤檢查修正)校驗。由于RDRAM的工藝復(fù)雜，價格過高，而且Rambus公司還要收取相應(yīng)的版權(quán)收費，再加上鬧得沸沸揚揚的i820回收事件。其它廠家出于市場考慮，根據(jù)Rambus雙向脈沖的特點，提出了DDR SDRAM，也就是我們現(xiàn)在最主流的內(nèi)存條。最初DDR內(nèi)存并未得到Intel的支持，只有少部分使用Athlon處理器的芯片組才支持，但是隨著市場的擴大，Intel也漸漸的按捺不住，這種焦急在威盛電子推出P4X266芯片組后終于爆發(fā)，推出

33、了Intel使用DDR內(nèi)存的第一種P4芯片組i845D。嚴格說來，直到這個時候，Intel還沒有完全拋棄支持RDRAM內(nèi)存的i850芯片組。- H5 8 F* m4 v( LDDR SDRAM(Dual Date Rate SDRAM)簡稱DDR，也就是“雙倍速率SDRAM“的意思。DDR SDRAM也可以說是傳統(tǒng)SDRAM的升級版本，最重要的改變是在數(shù)據(jù)傳輸界面上。 7 o5 e$ X6 l" H* ( p2 aDDR在時鐘信號上升沿與下降沿各傳輸一次數(shù)據(jù)，這使得DDR的數(shù)據(jù)傳輸速度為傳統(tǒng)SDRAM的兩倍。由于僅多采用了下降緣信號，因此并不會造成能耗增加。至于定址與控制信號則與傳統(tǒng)

34、SDRAM相同，僅在時鐘上升緣傳輸。了一個雙向的數(shù)據(jù)控制接腳。當系統(tǒng)中某個控制器發(fā)出一個寫入命令時，一個DQS信號便會由內(nèi)存控制器送出至內(nèi)存。而傳統(tǒng)SDRAM的DQS接腳則用來在寫入數(shù)據(jù)時做數(shù)據(jù)遮罩同步傳輸，不會有某個人數(shù)據(jù)傳輸較快，而有些數(shù)據(jù)傳輸較慢的情況。隨著Intel新一代芯片組i915/925的發(fā)布，我們又迎來了內(nèi)存的又一個“春天”，DDR II。 ; U$ f5 _6 j) g3 d7 Q" & L今日之星DDR2內(nèi)存( e# Z: H; b8 h+ ?, p$ m 隨著CPU 性能不斷提高，我們對內(nèi)存性能的要求也逐步升級。不可否認，緊緊依高頻率提升帶寬的DDR遲早

35、會力不從心，因此JEDEC組織很早就開始醞釀DDR2標準，加上LGA775接口的915/925以及最新的945等新平臺開始對DDR2內(nèi)存的支持，所以DDR2內(nèi)存將開始演義內(nèi)存領(lǐng)域的今天。: a. q- g. g# V: H6 d3 J8 h DDR2 能夠在100MHz 的發(fā)信頻率基礎(chǔ)上提供每插腳最少400MB/s 的帶寬，而且其接口將運行于1.8V電壓上，從而進一步降低發(fā)熱量，以便提高頻率。此外，DDR2 將融入CAS、OCD、ODT等新性能指標和中斷指令，提升內(nèi)存帶寬的利用率。從JEDEC組織者闡述的DDR2標準來看，針對PC等市場的DDR2內(nèi)存將擁有400、533、667MHz等不同的時

36、鐘頻率（如圖16）。高端的DDR2內(nèi)存將擁有800、1000MHz兩種頻率。DDR-II內(nèi)存將采用200-、220-、240-針腳的FBGA封裝形式。最初的DDR2內(nèi)存將采用0.13微米的生產(chǎn)工藝，內(nèi)存顆粒的電壓為1.8V，容量密度為512MB。DDR II和DDR 的主要區(qū)別 & l! F0 h8 6 Y! j* v: h6 f/ L, ODDR-II內(nèi)存將是現(xiàn)有DDR內(nèi)存的換代產(chǎn)品，它們的工作時鐘預(yù)計將為400MHz或更高。從JEDEC組織者闡述的DDR-II標準來看，針對PC等市場的DDR-II內(nèi)存將擁有400-、533、667MHz等不同的時鐘頻率。 ( S* |# T( u/

37、 _8 e" uKingston的DDR-II內(nèi)存高端的DDR-II內(nèi)存將擁有800-、1000MHz兩種頻率。DDR-II內(nèi)存將采用200-、220-、240-針腳的FBGA封裝形式。最初的DDR-II內(nèi)存將采用0.13微米的生產(chǎn)工藝，內(nèi)存顆粒的電壓為1.8V，容量密度為512MB。DDR-II將采用和DDR-I內(nèi)存一樣的指令，但是新技術(shù)將使DDR-II內(nèi)存擁有4到8路脈沖的寬度。DDR-II將融入CAS、OCD、ODT等新性能指標和中斷指令。DDR-II標準還提供了4位、8位512MB內(nèi)存1KB的尋址設(shè)置，以及16位512MB內(nèi)存2KB的尋址設(shè)置。DDR-II內(nèi)存標準還包括了4位

38、預(yù)取數(shù)(pre-fetch of 4 bits)性能，DDR-I技術(shù)的預(yù)取數(shù)位只有2位。DDR內(nèi)存發(fā)展藍圖預(yù)測7 y+ D9 q2 : t/ T4 W+ 內(nèi)存的運作方式那么，內(nèi)存是如何運作的呢？在講這個之前，先來了解一下跟內(nèi)存速度有相當大關(guān)系的三個名詞，分別是 CAS Latency （行地址控制器延遲 /CL ）、 RAS-to-CAS Delay （列地址控制器至行地址控制器延遲）、以及 Row Active Time（列動態(tài)時間），當然讀者看到這些專有名詞時，一定會跟筆者一樣，看的一頭霧水，什么行？什么列，看不太懂，沒關(guān)系，筆者把他解釋的白話一點，應(yīng)該就看的懂了。' e- |$

39、F1 e: e內(nèi)存的數(shù)據(jù)單元是以矩陣（ Matrix）方式做排列，由行與列的所交錯而成，而每一個交叉點即代表一個內(nèi)存位，數(shù)據(jù)便是儲存在這個內(nèi)存位上，換句說話，讀者可以把整個內(nèi)存看成一個窗體，數(shù)據(jù)是儲存在窗體中的表格內(nèi)，循序儲存，而它的運作方式是，首先內(nèi)存控制器先送出單元的列地址，作為模塊邏輯尋址用，在經(jīng)過一段時間，列地址會被送去暫存區(qū)，接著控制器會再送出行地址控制，以傳送行地址訊號，一直到選擇單元的內(nèi)容送至內(nèi)存芯片的輸出寄存器（ Output Register）上，再進行下一次動作，所以 RAS-to-CAS Delay 指的是列地址暫存后，到行地址執(zhí)行的這段時間，而 CAS Latency指

40、的是行地址送出信號的時間，所以二者的時間越短，內(nèi)存的執(zhí)行效率就越快，而如果儲存數(shù)據(jù)剛好相臨的話，只需變成行地址訊號即可，因為內(nèi)存控制器已經(jīng)知道列地址，不需再重新尋址一次，所以行地址控制器延遲（ CAS Latency ，又稱 CL）在內(nèi)存的處理性能中就扮演著相當重要的角色，也是一般內(nèi)存上最常標示的項目，那讀者會問，列與列更換時是什么？就是 Row Active Time（列動態(tài)時間）。6 F/ l! 9 X6 H9 N# l" p7 |Bank 區(qū)塊尋址支持 DDR 內(nèi)存的芯片組，會把內(nèi)存儲存區(qū)再細分成四個塊（ Banks）或是更多，每個分離的部份即代表了一個內(nèi)存區(qū) Bank，換句說

41、話，內(nèi)存控制器可以分別對這四個部份做同步尋址，因此而增加了數(shù)據(jù)的傳輸率，因為當數(shù)據(jù)被一個內(nèi)存 Bank 讀取時，另外一個 Bank可以尋址新的資料區(qū)，所以一般在主板的說明手冊上，?？吹街靼逯С謨?nèi)存幾個 Bank ，如何搭配，即是指這個意思，如 Intel 845G 支援4 個 Bank ， Intel 865PE 支持 8 個 Bank ，即指是可以對 4 或是 8 個 Bank 做同步尋址。   J: f# x9 2 n; # I" e6 _5 8 a3 - I6 M6 w雙面不代表就是雙 Bank9 U! M" z  e"

42、; p& s8 F" r1 E0 7 b8 z' T$ t: 有些內(nèi)存在設(shè)計上為了增加性能，會以 2 個 Bank 做設(shè)計，而不是以 1 個，不過一般人常會把二個 Bank與二面內(nèi)存搞混，其實這是錯的，內(nèi)存的雙面設(shè)計，與是否采用 2 Banks設(shè)計是不同的，雙面設(shè)計是以實體線路的方面做區(qū)分，把內(nèi)存顆粒分別設(shè)計在正反兩面， 2 Banks是以電氣方面做區(qū)分，把內(nèi)存數(shù)據(jù)單元分成二部份，二者不能混為一談，因為一條雙面的 DDR 內(nèi)存，有可能只采用 1 Bank 設(shè)計，而不是 2BanksRDRAM(Rambus)、DDR SDRAM甚至是EDO RAM在本質(zhì)上講是一樣的。R

43、DRAM、DDR RAM、SDRAM、EDO RAM都屬于DRAM(Dynamic RAM)，即動態(tài)內(nèi)存。所有的DRAM基本單位都是由一個晶體管和一個電容器組成。 ( e, E  y; D5 / n$ s: 9 d7 k上圖只是DRAM一個基本單位的結(jié)構(gòu)示意圖：電容器的狀態(tài)決定了這個DRAM單位的邏輯狀態(tài)是1還是0，一個電容器可以存儲一定量的電子或者是電荷。一個充電的電容器在數(shù)字電子中被認為是邏輯上的1，而“空”的電容器則是0。電容器不能持久的保持儲存的電荷，所以內(nèi)存需要不斷定時刷新，才能保持暫存的數(shù)據(jù)。電容器可以由電流來充電當然這個電流是有一定限制的，否則會把電容擊穿。同

44、時電容的充放電需要一定的時間，雖然對于內(nèi)存基本單位中的電容這個時間很短，只有大約0.2-0.18微秒，但是這個期間內(nèi)存是不能執(zhí)行存取操作的。內(nèi)存至少要每64ms刷新一次，這也就意味著內(nèi)存有1的時間要用來刷新。內(nèi)存自動刷新的關(guān)鍵在于當對內(nèi)存單元進行讀取操作時保持內(nèi)存的內(nèi)容不變所以DRAM單元每次讀取操作之后都要進行刷新：執(zhí)行一次回寫操作，因為讀取操作也會破壞內(nèi)存中的電荷，也就是說對于內(nèi)存中存儲的數(shù)據(jù)是具有破壞性的。所以內(nèi)存不但要每64ms刷新一次，每次讀操作之后也要刷新一次。這樣就增加了存取操作的周期，當然潛伏期也就越長。.) Z) B1 U% g$ ! S- o' ESRAM，靜態(tài)(S

45、tatic)RAM不存在刷新的問題，一個SRAM基本單元包括4個晶體管和2個電阻。它不是通過利用電容充放電的特性來存儲數(shù)據(jù)，而是利用設(shè)置晶體管的狀態(tài)來決定邏輯狀態(tài)同CPU中的邏輯狀態(tài)一樣。讀取操作對于SRAM不是破壞性的，所以SRAM不存在刷新的問題。 * Q" s# F# G2 I7 J92、SDRAM的結(jié)構(gòu)和功能 # f2 m' 2 E. s9 U3 D3 L內(nèi)存最基本的單位是內(nèi)存“細胞”也就是我們前面展示給大家DRAM基本單元示意圖所示的部分，對這個部分通稱為DRAM基本單元。每個DRAM基本單元代表一個“位”Bit(也就是一個比特)，并且有一個由列地址和行地址定義的唯

46、一地址。8個比特組成一個字節(jié)，它可代表256種組合(即2的八次冪)，字節(jié)是內(nèi)存中最小的可尋址單元。 " H- y  A2 A  j! M' O很多DRAM基本單元連接到同一個列線(Row line)和同一個行線(Columnline)，組成了一個矩陣結(jié)構(gòu)，這個矩陣結(jié)構(gòu)就是一個Bank。大部分的SDRAM芯片由4個Bank組成，而SDRAM DIMM(DualInline Memory Module雙列直插式)可能由8或者16個芯片組成。SDRAM DIMM有14條地址線和64bit數(shù)據(jù)線。每一個內(nèi)存bank都有一個傳感放大器(sense

47、ampplifier),用來放大從基本單元讀出(或者寫入)內(nèi)容時電荷。傳感放大器根據(jù)從芯片組發(fā)送來的行地址讀出相應(yīng)的數(shù)據(jù)，這個讀出過程需要一定的時間這就是RAS到CAS的延遲，簡稱TRCD。不同質(zhì)量的SDRAM的TRCD需要2或者3個周期?，F(xiàn)在已經(jīng)有了正確的行地址，不過還不知道確切的到那個基本單元去獲得信息。CAS延遲時間就是內(nèi)存用于取得正確的列地址所需要的時間。注：Latency(延遲)是一種等待的時間，這與內(nèi)存芯片本身有關(guān)。那個C或CAS指的是Column AddressStrobe(行地址控制器)。我們不妨將內(nèi)存想成儲存數(shù)據(jù)的數(shù)組、或是表格。為了要確定每個數(shù)據(jù)的位置，我們會將這些位置以行

48、與列的方式來編號。如此一來，正如所想見的，除了CAS(行地址控制器)以外，還有RAS(列地址控制器)。內(nèi)存基本單元就把信號發(fā)送到DIMM的輸出緩存，這樣芯片組就可以讀取它們了?，F(xiàn)在我們有了前8個字節(jié)的內(nèi)容，以及在傳感放大器中有了正確的行地址，等到下面的24個字節(jié)的過程就簡單了。這時就由內(nèi)部計數(shù)器負責(zé)把下一個列地址的內(nèi)存基本單元的內(nèi)容發(fā)送到DIMM的輸出緩存當中。這樣每個時鐘周期都有8個字節(jié)傳送到輸出緩存中，這種模式就叫做“突發(fā)模式”。 ) M8 p' I3   _/ I主內(nèi)存的延遲時間(也就是所謂的潛伏期，從FSB到DRAM)等于下列時間的綜合：FSB同主板芯片組之

49、間的延遲時間(+/- 1個時鐘周期)，芯片組同DRAM之間的延遲時間(+/-1個時鐘周期)，RAS到CAS延遲時間：RCD(2-3 個時鐘周期,用于決定正確的行地址)，CAS延遲時間 (2-3時鐘周期,用于決定正確的列地址)，另外還需要1個時鐘周期來傳送數(shù)據(jù)，數(shù)據(jù)從DRAM輸出緩存通過芯片組到CPU的延遲時間(+/-2個時鐘周期)?？梢钥闯?，一個真正的PC100的SDRAM(CAS2)的內(nèi)存取得最前八個字節(jié)的時間是9個時鐘周期，而另外24個字節(jié)只是需要3個時鐘周期，這樣PC100的SDRAM取得32個字節(jié)的數(shù)據(jù)只是需要12個時鐘周期。對于同樣的情況，也就是當二級緩存未命中的時候，CPU從內(nèi)存取

50、得數(shù)據(jù)所需要的延遲時間需要用如下方法計算：CPU倍頻×內(nèi)存延遲時間CPU延遲時間。如果500MHZ(5×100MHz)的CPU需要5×9個延遲周期。也就是說如果二級緩存沒有命中，CPU需要45個時鐘中期才能得到新的數(shù)據(jù)。 究竟是什么決定DRAM速度？SDRAM是多bank結(jié)構(gòu)，芯片組可以保持一部分曾經(jīng)訪問過的Bank的行地址，也就是說保持一部分已經(jīng)被打開的“頁面”。如果需要訪問的數(shù)據(jù)在同一列中，那么芯片組不需要等待傳感器進行變換這種情況就叫做頁面命中。 $ T1 _  P& D6 n7 q4 c$ V3 M這時RAS到CAS延

51、遲時間就是0個時鐘周期，只需要經(jīng)過CAS延遲就能在內(nèi)存緩沖調(diào)入正確數(shù)據(jù)。所以，頁面命中就意味著我們只需要等待列地址的確立，就能得到需要的數(shù)據(jù)了。不過有的情況下，芯片組請求的內(nèi)存頁面不是處于打開的狀態(tài)，這就叫做頁面失效。在這種情況下，RAS到CAS延遲時間將是2或者3時鐘周期(根據(jù)內(nèi)存的品質(zhì)不同而不同)。這種情況就是前面我們討論過的情形。如果芯片組已經(jīng)保持了某一個Bank的某一個行地址，也就是在某一個bank已經(jīng)打開了一個頁面，而請求的數(shù)據(jù)是位于同一個bank的不同行地址的數(shù)據(jù)，這種情況是最糟糕的。這樣就意味著傳感放大器需要首先回寫舊的行地址，然后再轉(zhuǎn)換新的行地址。回寫舊的行地址所占用的時間叫做

52、“預(yù)轉(zhuǎn)換時間”(Prechargetime)，當遇到這種情況時，是最壞的情況。1 L3 H: p& m; Y+ s, p這么說可能有點復(fù)雜，我們換個簡單點的說法：為了要讀出或?qū)懭肽彻P數(shù)據(jù)，內(nèi)存控制芯片會先傳送列的地址，接下來RAS信號就會被激活。然而，在存取行的數(shù)據(jù)前，還需要幾個執(zhí)行周期才行，這就是所謂的RAS-to-CAS延遲時間。同樣的，在CAS信號被執(zhí)行后，也同樣需要幾個周期。使用標 準PC133的SDRAM大約是2到3個周期；而DDRRAM則是4到5個周期。在DDR中，真正的CAS延遲時間則是2到2.5個執(zhí)行周期。RAS-to-CAS的時間則視技術(shù)而定，大約是5到7個周期，這也

53、是延遲的基本因素。你也可以說與CL2.5(DDR)或CL3(SDRAM)比起來，CL2內(nèi)存更具優(yōu)勢。理論上，這是事實，但還有其它的因素會影響這個數(shù)據(jù)，例如，新一代處理器的高速緩存較有效率，這表示處理器比較少直接從內(nèi)存讀取數(shù)據(jù)。再者，列的數(shù)據(jù)會比較常被存取，所以RAS-to-CAS的發(fā)生機率也大，讀取的時間也會變多。最后，有時會發(fā)生同時讀取大量數(shù)據(jù)的情形，在這種情形下，相鄰的內(nèi)存數(shù)據(jù)會一次被讀取出來，CAS延遲時間只會發(fā)生一次。  m: t$ v. W$ c8 U4 a內(nèi)存顆粒的封裝方式經(jīng)歷了DIP、SIP、SOJ、TSOP、BGA、CSP的變革，可謂風(fēng)風(fēng)雨雨一路發(fā)展而來。在

54、介紹內(nèi)存顆粒封裝之前，讓我們先來看看內(nèi)存的3種模塊。- g" u+ K6       在早期的PC中，存儲芯片都是直接焊接在主板上的， RAM的容量也就因此固定下來，如果要擴容就很麻煩。為了拓展RAM的容量，后來設(shè)計者就把存儲芯片做成專門的存儲模塊，需要的時候再添加。SIMM（單列直插存儲模塊）體積小、重量輕，插在主板的專用插槽上。插槽上有防呆設(shè)計，能夠避免插反，而且插槽兩端有金屬卡子將它卡住，這便是現(xiàn)今內(nèi)存的雛形。其優(yōu)點在于使用了標準引腳設(shè)計，幾乎可以兼容所有的PC機。3 3 q. X' _: p1 b2 1 IDIMM（雙列直插存儲

55、模塊）和SIMM相似，只是體積稍大。不同處在于SIMM的部分引腳前后連接在一起，而DIMM的每個引腳都是分開的，所以在電氣性能上有較大改觀，而且這樣可以不用把模塊做得很大就可以容納更多的針腳，從而容易得到更大容量的RAM。o$ RIMM（Rambus直插式存儲模塊）其外形有點像DIMM，只是體積要大一點，性能更好，但價格昂貴，發(fā)熱量較大。為了解決發(fā)熱問題，模塊上都有一個很長的散熱片。$ R8) n' ! 5 - y  qDIP早期的內(nèi)存顆粒也采用DIP（Dual In-line Package雙列直插式封裝），這種封裝的外形呈長方形，針腳從長邊引出，由于針腳數(shù)量少（

56、一般為864針），且抗干擾能力極弱，加上體積比較“龐大”，所以DIP封裝如曇花一現(xiàn)。SIPSIP（Single In-linePackage單列直插封裝）只從單邊引出針腳，直接插入PCB板中，其封裝和DIP大同小異。其吸引人之處在于只占據(jù)很少的電路板面積，然而在某些體系中，封閉式的電路板限制了SIP封裝的高度和應(yīng)用。加上沒有足夠的引腳，性能不能令人滿意，很快退出了市場。+ N% , Q. A: c6 S2 Z, QSOJ3 z% 從SOJ（Small OutLine JLead小尺寸J形引腳封裝）中伸出的引腳有點像DIP的引腳，但不同的是其引腳呈“J”形彎曲地排列在芯片底部四周，必須配合專門為

57、SOJ設(shè)計的插座使用。$ C$ e/ N0 P7 r$ jTSOP: U5 j* q( E! m8 V   在1980年代出現(xiàn)的TSOP封裝（Thin Small OutlinePackage薄型小尺寸封裝），由于更適合高頻使用，以較強的可操作性和較高的可靠性征服了業(yè)界。TSOP的封裝厚度只有SOJ的三分之一。TSOP內(nèi)存封裝的外形呈長方形，且封裝芯片的周圍都有I/O引腳。例如SDRAM內(nèi)存顆粒的兩側(cè)都有引腳，而SGRAM內(nèi)存顆粒的四邊都有引腳，所以體積相對較大。在TSOP封裝方式中，內(nèi)存顆粒是通過芯片引腳焊在PCB板上的，焊點和PCB板的接觸面積較小，使得芯片向PCB板傳

58、熱相對困難。. W2 e2 u3 P( Tiny-BGA9 % - d4 W4 T& 2 |   Tiny-BGA（Tiny Ball Grid Array小型球柵陣列封裝）是由Kingmax推出的封裝方式。由于Tiny-BGA封裝減少了芯片的面積，可以看成是超小型的BGA封裝。Tiny-BGA封裝比起傳統(tǒng)的封裝技術(shù)有三大進步：更大的容量（在電路板上可以安放更多的內(nèi)存顆粒）；更好的電氣性能（因為芯片與底板連接的路徑更短，減小了電磁干擾的噪音，能適合更高的工作頻率）；更好的散熱性能（內(nèi)存顆粒是通過一個個錫球焊接在PCB板上，由于焊點和PCB板的接觸面積較大，所以內(nèi)存顆

59、粒在運行中所產(chǎn)生的熱量可以很容易地傳導(dǎo)到PCB板上并散發(fā)出去）。mBGA9 # A& m9 x) S( m" B9 s    mBGA（Micro Ball GridArray微型球柵陣列封裝）可以說是BGA的改進版，封裝呈正方形，內(nèi)存顆粒的實際占用面積比較小。由于采用這種封裝方式內(nèi)存顆粒的針腳都在芯片下部，連接短、電氣性能好、也不易受干擾。這種封裝技術(shù)會帶來更好的散熱及超頻性能，尤其適合工作于高頻狀態(tài)下的DirectRDRAM，但制造成本極高，目前主要用于Direct RDRAM。3   R6 U0 $   E2

60、d1 u封裝方式大檢閱內(nèi)存篇 CSPCSP（Chip ScalePackage芯片級封裝）是一種新的封裝方式。在BGA、TSOP的基礎(chǔ)上，CSP封裝的性能又有了革命性的提升。CSP封裝可以讓芯片面積與封裝面積之比超過11.14，接近11的理想情況，絕對尺寸也僅有32平方毫米，約為普通的BGA的1/3，相當于TSOP內(nèi)存顆粒面積的1/6。這樣在相同體積下，內(nèi)存條可以裝入更多的內(nèi)存顆粒，從而增大單條容量。也就是說，與BGA封裝相比，同等空間下CSP封裝可以將存儲容量提高3倍。而且，CSP封裝的內(nèi)存顆粒不僅可以通過PCB板散熱還可以從背面散熱，且散熱效率良好。同時由于JEDEC（Joint Elec

61、tron DeviceEngineeringCouncil，電子設(shè)備工程聯(lián)合委員會）制定的DDR技術(shù)規(guī)范，加上TSOP-封裝會在DDR成為市場主流時徹底退出市場，所以CSP的改良型WLCSP將會擔(dān)當起新的封裝大任。同時WLCSP有著比CSP更為貼近芯片尺寸的封裝方法，在晶圓上就做好了封裝布線，因此在可靠性方面達到了更高的水平。WLCSP    接下來我們順理成章地要說到WLCSP(Wafer Level ChipScalePackage晶圓級芯片封裝），這種技術(shù)不同于傳統(tǒng)的先切割晶圓，再封裝測試的做法，而是先在整片晶圓上進行封裝和測試，然后再切割。WLCSP有著更明顯的優(yōu)勢。首先是工藝工序大大優(yōu)化，晶圓直接進入封裝工序，而傳統(tǒng)工藝在封裝之前還要對晶圓進行切割、分類。所有集成電路一次封裝，刻印工作直接在晶圓上進行，設(shè)備測試一次完成，這在傳統(tǒng)工藝中都是不可想象的。其次，生產(chǎn)周期和成本大幅下降，WLCSP的生產(chǎn)周期已經(jīng)縮短到1天