基于FPGA的標(biāo)準(zhǔn)PS_2鍵盤(pán)接口電路設(shè)計(jì)

1、一、引言鍵盤(pán)是嵌入式系統(tǒng)的最重要的輸入設(shè)備之一,是實(shí)現(xiàn)人機(jī)交互的重要途徑。設(shè)計(jì)者除了可以自行設(shè)計(jì)掃描式矩陣鍵盤(pán)之外,還可以選擇標(biāo)準(zhǔn)PS/2鍵盤(pán)實(shí)現(xiàn)人機(jī)交互。掃描式矩陣鍵盤(pán)雖然電路簡(jiǎn)單,但不具有通用性,當(dāng)需要使用較多的按鍵輸入時(shí),則會(huì)占用較多的I /O 端口,在軟件上則要進(jìn)行上電復(fù)位、按鍵掃描及通信的處理,而且還要加上按鍵的去抖動(dòng)處理,增大了系統(tǒng)軟、硬件的開(kāi)銷,開(kāi)發(fā)周期較長(zhǎng)1。標(biāo)準(zhǔn)PS /2鍵盤(pán)由于接口通信協(xié)議簡(jiǎn)單,在系統(tǒng)中占用軟硬件資源少,高可靠性,表達(dá)信息量大而得到了越來(lái)越廣泛的應(yīng)用2。本文根據(jù)標(biāo)準(zhǔn)PS/2鍵盤(pán)的通信時(shí)序,用硬件描述語(yǔ)言Verilog HDL 設(shè)計(jì)了基于FPGA 的標(biāo)準(zhǔn)PS/

2、2鍵盤(pán)接口,通過(guò)本設(shè)計(jì)接口,完成把鍵盤(pán)按鍵掃描碼轉(zhuǎn)換成字符ASCII 碼過(guò)程,成功實(shí)現(xiàn)了標(biāo)準(zhǔn)PS/2鍵盤(pán)到NiosII 嵌入式CPU 的數(shù)據(jù)單向通信。本設(shè)計(jì)具有較好的通用性和可移植性,可取代自行設(shè)計(jì)掃描式矩陣鍵盤(pán)而用于嵌入式系統(tǒng)設(shè)計(jì)中。二、標(biāo)準(zhǔn)PS/2鍵盤(pán)物理接口的定義及其連接圖1為標(biāo)準(zhǔn)PS/2鍵盤(pán)mini-DIN 連接器,標(biāo)準(zhǔn)PS/2鍵盤(pán)是通此連接器與外設(shè)相連接,其中,第1腳為Data(數(shù)據(jù),第5腳為Clock(時(shí)鐘,第3腳接地,第4腳接電源(5伏,第2與6腳保留。因標(biāo)準(zhǔn)PS/2鍵盤(pán)輸出腳是采用集電極開(kāi)路設(shè)計(jì),因此,標(biāo)準(zhǔn)PS/2鍵盤(pán)與接口相連時(shí),輸出要接一個(gè)上拉電阻方可使用,如圖2所示。腳1

3、Data 腳2保留腳3接地腳4接電源腳5Clock 腳6保留圖1標(biāo)準(zhǔn)PS/2鍵盤(pán)mini-DIN 連接器圖2標(biāo)準(zhǔn)PS/2鍵盤(pán)與接口的連接三、標(biāo)準(zhǔn)PS/2鍵盤(pán)數(shù)據(jù)輸出通信協(xié)議3圖3為標(biāo)準(zhǔn)PS/2鍵盤(pán)數(shù)據(jù)輸出短幀格式,當(dāng)PS/2鍵盤(pán)要發(fā)數(shù)據(jù)時(shí),首先要檢查Clock 時(shí)鐘腳的電壓情況,如電壓為低電平,則表示主機(jī)抑制了通信,如電壓為高電平,PS/2鍵盤(pán)獲得發(fā)送數(shù)據(jù)的控制權(quán)。首先發(fā)送短幀數(shù)據(jù)格式的起始位(低電平,然后才發(fā)送數(shù)據(jù)(低位先發(fā)送,跟著發(fā)送奇校驗(yàn)位,最后才發(fā)送幀數(shù)據(jù)格式的停止位。當(dāng)時(shí)鐘為高電平時(shí),改變數(shù)據(jù),在時(shí)鐘的下降沿時(shí),PS/2鍵盤(pán)把數(shù)據(jù)鎖存在Data 數(shù)據(jù)線上。圖3標(biāo)準(zhǔn)PS/2鍵盤(pán)數(shù)據(jù)輸出

4、短幀格式南寧師范高等?？茖W(xué)校學(xué)報(bào)2009年第3期JOURNAL OF NANNING TEACHERS COLLEGE 第26卷(總第66期 基金項(xiàng)目:廣西壯族自治區(qū)教育廳科研項(xiàng)目,項(xiàng)目編號(hào):200808LX382。收稿日期:2009-05-10作者簡(jiǎn)介:楊秀增(1975-,男,湖南懷化人,廣西民族師范學(xué)院物信系講師,主要研究方向?yàn)榍度胧较到y(tǒng)設(shè)計(jì)與應(yīng)用;黎運(yùn)宇(1974-,男,湖南張家界人,廣西民族師范學(xué)院物信系助教,主要研究方向?yàn)闄C(jī)械電子?；贔PGA 的標(biāo)準(zhǔn)PS/2鍵盤(pán)接口電路設(shè)計(jì)楊秀增,黎運(yùn)宇(廣西民族師范學(xué)院物理與信息技術(shù)系,廣西龍州532400摘要:鍵盤(pán)是嵌入式系統(tǒng)的重要的輸入設(shè)備,

5、是實(shí)現(xiàn)人機(jī)交互的重要的手段之一,隨著標(biāo)準(zhǔn)PS/2鍵盤(pán)技術(shù)成熟和價(jià)格不斷下降,在嵌入系統(tǒng)的設(shè)計(jì)中,用標(biāo)準(zhǔn)PS/2鍵盤(pán)取代自制簡(jiǎn)易的掃描式矩陣式鍵盤(pán)成為可能。關(guān)鍵詞:PS/2鍵盤(pán);FPGA ;Verilog HDL 中圖分類號(hào):IP331.1文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 1008-696X(200903-0129-03129··四、標(biāo)準(zhǔn)PS/2鍵盤(pán)掃描碼現(xiàn)階段的標(biāo)準(zhǔn)PS/2鍵盤(pán)是以第二套掃描碼向外設(shè)傳送信息的,掃描碼有通碼與斷碼兩種類型。當(dāng)鍵盤(pán)被按下或連續(xù)被按下時(shí),鍵盤(pán)被接通,此時(shí)鍵盤(pán)發(fā)送通碼或連續(xù)發(fā)送通碼;當(dāng)松開(kāi)鍵盤(pán)的按鍵時(shí),才發(fā)送斷碼。根據(jù)鍵盤(pán)按鍵掃描碼的不同,在此可將按鍵分

6、為如下幾類:4第一類按鍵:通碼為1字節(jié),斷碼為0xF0+通碼形式。如A鍵,其通碼為0x1C,斷碼為0xF00x1C。第二類按鍵:通碼為2字節(jié)0xE0+0xXX形式,斷碼為0xE0+0xF0+0xXX形式。如right ctrl鍵,其通碼為0xE00x14,斷碼為0xE00xF00x14。第三類特殊按鍵有兩個(gè),print screen鍵通碼為0xE00x120xE00x7C,斷碼為0xE00xF00x7C 0xE00xF00x12;pause鍵通碼為0x E10x140x77 0xE10xF00x140xF00x77,斷碼為空。本文只利用了標(biāo)準(zhǔn)PS/2鍵盤(pán)的第一類按鍵掃描碼,并且只利用了掃描碼的

7、斷碼。五、標(biāo)準(zhǔn)PS/2鍵盤(pán)接口電路的FPGA實(shí)現(xiàn)利用硬件描述語(yǔ)言,對(duì)標(biāo)準(zhǔn)PS/2鍵盤(pán)數(shù)據(jù)輸出短幀時(shí)序進(jìn)行描述,其Verilog HDL語(yǔ)言源代碼如下:module keyb_module(iclk0,/輸入時(shí)鐘iclk,/鍵盤(pán)Clockidata,/鍵盤(pán)odata,/ASCII碼數(shù)據(jù)req,/握手信號(hào)輸出reset/握手信號(hào)復(fù)位輸入;input iclk,iclk0,idata;reset;output reg req;output reg70odata;reg30state;reg70mreg;reg mreg0,mrege,mregt;reg mclk;wire70modata;/*分頻*

8、/ reg50cont0;always(posedge iclk0cont0=cont0+1;/*對(duì)時(shí)鐘信號(hào)進(jìn)行整形*/ always(posedge cont05if(!iclkmclk=0;elsemclk=1;/*對(duì)輸入idata信號(hào)進(jìn)行采樣(3次*/ reg30stat0;reg m20;reg md;always(posedge cont05if(!mclkcase(stat00begin m0=idata;stat0=1;end1:begin m1=idata;stat0=2;end2:begin m2=idata;stat0=3;end3:begin if(m0=m1&&

9、amp;m0=m2begin md= m2;stat0=0;endelse stat0=0;enddefault:stat0=0;endcase/*接收數(shù)據(jù)幀*/ always(posedge mclkbegincase(state0:begin mreg0<=idata;state<=1;mrege<=0;end1:begin if(!mreg0begin state<=2;mreg0<=md; endelse state<=0;end2:begin mreg1<=md;state<=3;end3:begin mreg2<=md;stat

10、e<=4;end4:begin mreg3<=md;state<=5;end5:begin mreg4<=md;state<=6;end6:begin mreg5<=md;state<=7;end7:begin mreg6<=md;state<=8;end8:begin mreg7<=md;state<=9;end9:begin mregt<=md;state<=10;end10:begin if mrege<=md;state<=0;enddefault:state<=0;endcaseendas

11、sign modata=(mrege?mreg:8'hzz;130··Design of FPGA-based Standard PS/2Keyboard Interface CircuitYANG Xiu-zheng,LI Yun-yu(Department of Physics and IT,Guangxi Normal University for Nationalities,Longzhou,Guangxi 532400,ChinaAbstract:Keyboard is the key input part in embedded system and a

12、lso the key mean of human-computer interaction.Given the acceptable technology and price,it is possible to replace the scanning matrix keyboard with standard PS/2keyboard.Key words :PS/2keyboard;FPGA;Verilog HDL(責(zé)任編輯:何明智責(zé)任校對(duì):彭金云/*ASCII 碼編碼,只對(duì)鍵盤(pán)的數(shù)字鍵起作用*/always(posedge cont05or posedge resetif(resetod

13、ata=0;else if(mregecase(modata8'h70:odata=8'h30;/08'h69:odata=8'h31;/18'h72:odata=8'h32;/28'h7A:odata=8'h33;/38'h6B:odata=8'h34;/48'h73:odata=8'h35;/58'h74:odata=8'h36;/68'h6C:odata=8'h37;/78'h75:odata=8'h38;/88'h7D:odata=8&

14、#39;h39;/98'h5A:odata=8'h0D;/enter 8'h71:odata=8'h7F;/DEL 8'h74:odata=8'h74;/右8'h75:odata=8'h75;/上8'h72:odata=8'h72;/下8'h6b:odata=8'h6b;/左8'h76:odata=8'h1B;/ECS default:odata=8'h00;endcase/*握手信號(hào)*/always(posedge mrege or posedge resetif(resetreq=0;else req=1;endmodule六、結(jié)束語(yǔ)鍵盤(pán)是嵌入式系統(tǒng)的重要的輸入設(shè)備,是實(shí)現(xiàn)人機(jī)交互的重要的手段之一,隨著標(biāo)準(zhǔn)PS/2鍵盤(pán)技術(shù)成熟和價(jià)格不斷下降,在嵌入系統(tǒng)的設(shè)計(jì)中,用標(biāo)準(zhǔn)PS/2鍵盤(pán)取代自制簡(jiǎn)易的掃描式矩陣式鍵盤(pán)成為可能。本文介紹標(biāo)準(zhǔn)PS/2鍵盤(pán)物理接口的定義及其連接和數(shù)據(jù)輸出通信協(xié)議,并用硬件描述語(yǔ)言完成了基于FPGA 的標(biāo)準(zhǔn)PS/2鍵盤(pán)接口設(shè)計(jì),成功實(shí)現(xiàn)了標(biāo)準(zhǔn)PS/2鍵盤(pán)主動(dòng)向NiosII 處理器發(fā)送ASCII 碼數(shù)據(jù),具有一定的實(shí)用性。當(dāng)然本接口只能實(shí)現(xiàn)標(biāo)準(zhǔn)PS/2鍵盤(pán)向Nios IICPU 單向發(fā)送數(shù)