六章時序邏輯電路ppt課件

1、第六章 時序邏輯電路 6.1 6.1 時序邏輯電路的根本概念時序邏輯電路的根本概念一、一、 時序邏輯電路的構造及特點時序邏輯電路的構造及特點時序邏輯電路時序邏輯電路任何一個時辰的輸出形狀不僅取決于任何一個時辰的輸出形狀不僅取決于當時的輸入信號，還與電路的原形狀有關。當時的輸入信號，還與電路的原形狀有關。時序電路的特點：時序電路的特點：1 1含有具有記憶元件最常用的是含有具有記憶元件最常用的是觸發(fā)器。觸發(fā)器。2 2具有反響通道。具有反響通道。組合電路觸發(fā)器電路X1XiZ1ZjQ1QmD1Dm輸入信號信號輸出觸發(fā)器觸發(fā)器輸入信號輸出信號CP圖6.1.1 時序邏輯電路框圖一、分析時序邏輯電路的普通步

2、驟一、分析時序邏輯電路的普通步驟 1 1由邏輯圖寫出以下各邏輯方程式：由邏輯圖寫出以下各邏輯方程式： 1 1各觸發(fā)器的時鐘方程。各觸發(fā)器的時鐘方程。 2 2時序電路的輸出方程。時序電路的輸出方程。 3 3各觸發(fā)器的驅動方程。各觸發(fā)器的驅動方程。 2 2將驅動方程代入相應觸發(fā)器的特性方程，將驅動方程代入相應觸發(fā)器的特性方程，求得時序邏輯電路的形狀方程。求得時序邏輯電路的形狀方程。 3 3根據(jù)形狀方程和輸出方程，列出該時序電根據(jù)形狀方程和輸出方程，列出該時序電路的形狀表，畫出形狀圖或時序圖。路的形狀表，畫出形狀圖或時序圖。 4 4根據(jù)電路的形狀表或形狀圖闡明給定時根據(jù)電路的形狀表或形狀圖闡明給定時

3、序邏輯電路的邏輯功能。序邏輯電路的邏輯功能。6.2 6.2 時序邏輯電路的普通分析方法時序邏輯電路的普通分析方法二、同步時序邏輯電路的分析舉例二、同步時序邏輯電路的分析舉例例例6.2.1：試分析圖：試分析圖6.2.2所示的時序邏輯電路。所示的時序邏輯電路。解：該電路為同步時序邏輯電路，時鐘方程可以不寫。解：該電路為同步時序邏輯電路，時鐘方程可以不寫。1寫出輸出方程：寫出輸出方程： 1J1KC11J1KC11Q0QCPXZ=1=1=1&FF1FF011nnQQXZ01)(nQXJ1010KnQXJ0111K 2 2寫出驅動方程：寫出驅動方程：3寫出寫出JK觸發(fā)器的特性方程，然后將各驅動方

4、程代入觸發(fā)器的特性方程，然后將各驅動方程代入JK觸發(fā)器的觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：特性方程，得各觸發(fā)器的次態(tài)方程：4作形狀轉換表及形狀圖作形狀轉換表及形狀圖 當當X=0時：觸發(fā)器的次態(tài)方程簡化為：時：觸發(fā)器的次態(tài)方程簡化為：輸出方程簡化為：輸出方程簡化為：由此作出形狀表及形狀圖。由此作出形狀表及形狀圖。1Q0Q000110/0/0/16.2.3 X=0時的狀態(tài)圖nnnnnQQXQKQJQ01000010)(nnnnnQQXQKQJQ10111111)(nnnQQQ0110nnnQQQ1011nnQQZ01當當X=1時：觸發(fā)器的次態(tài)方程簡化為：時：觸發(fā)器的次態(tài)方程簡化為：輸出方程簡

5、化為：輸出方程簡化為：由此作出形狀表及形狀圖。由此作出形狀表及形狀圖。將將X=0與與X=1的形狀圖合并的形狀圖合并 起來得完好的形狀圖。起來得完好的形狀圖。0001100/00/00/11/11/01/01Q Q0001001/1/0/06.2.4 X=1時的狀態(tài)圖nnnQQQ0110nnnQQQ1011nnQQZ01根據(jù)形狀表或形狀圖，根據(jù)形狀表或形狀圖，可畫出在可畫出在CPCP脈沖作用下電路的時序圖。脈沖作用下電路的時序圖。5 5畫時序波形圖。畫時序波形圖。0001100/00/00/11/11/01/01Q0QXCPZ6 6邏輯功能分析：邏輯功能分析：當當X=1X=1時，按照減時，按照減

6、1 1規(guī)律從規(guī)律從1001001010010010循環(huán)變化，循環(huán)變化，并每當轉換為并每當轉換為0000形狀最小數(shù)時，輸出形狀最小數(shù)時，輸出Z=1Z=1。該電路一共有該電路一共有3 3個形狀個形狀0000、0101、1010。當當X=0X=0時，按照加時，按照加1 1規(guī)律規(guī)律從從0001100000011000循環(huán)變化，循環(huán)變化，并每當轉換為并每當轉換為1010形狀最大數(shù)時，形狀最大數(shù)時，輸出輸出Z=1Z=1。所以該電路是一個可控的所以該電路是一個可控的3 3進制計數(shù)器。進制計數(shù)器。0001100/00/00/11/11/01/0圖6.2.5 例6.2.1完整的狀態(tài)圖CP1=Q0 當當FF0的的

7、Q0由由01時，時，Q1才能夠改動形狀。才能夠改動形狀。三、異步時序邏輯電路的分析舉例三、異步時序邏輯電路的分析舉例例例6.2.2：試分析圖：試分析圖6.2.7所示的時序邏輯電路所示的時序邏輯電路該電路為異步時序邏輯電路。詳細分析如下：該電路為異步時序邏輯電路。詳細分析如下：1 1寫出各邏輯方程式。寫出各邏輯方程式。時鐘方程：時鐘方程：CP0=CP 時鐘脈沖源的上升沿觸發(fā)。時鐘脈沖源的上升沿觸發(fā)。輸出方程：輸出方程：各觸發(fā)器的驅動方程：各觸發(fā)器的驅動方程：3作形狀轉換表。作形狀轉換表。2將各驅動方程代入將各驅動方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)

8、方程：1111nnQDQnnQDQ0010CP由由01時此式有效時此式有效 Q0由由01時此式有效時此式有效 4作形狀轉換圖、時序圖。5 5邏輯功能分析邏輯功能分析 由形狀圖可知：該電路一共有由形狀圖可知：該電路一共有4 4個形狀個形狀0000、0101、1010、1111，在，在時鐘脈沖作用下，按照減時鐘脈沖作用下，按照減1 1規(guī)律循環(huán)變化，所以是一個規(guī)律循環(huán)變化，所以是一個4 4進制進制減法計數(shù)器，減法計數(shù)器，Z Z是借位信號。是借位信號。Q/0/0/110111000Q/001Z1QCPQ0計數(shù)器計數(shù)器用以統(tǒng)計輸入脈沖用以統(tǒng)計輸入脈沖CPCP個數(shù)的電路。個數(shù)的電路。 6.3 6.3 計數(shù)

9、器計數(shù)器計數(shù)器的分類：計數(shù)器的分類：2 2按數(shù)字的增減趨勢可分為加法計數(shù)器、減按數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。法計數(shù)器和可逆計數(shù)器。1 1按計數(shù)進制可分為二進制計數(shù)器和非二進按計數(shù)進制可分為二進制計數(shù)器和非二進制計數(shù)器。制計數(shù)器。非二進制計數(shù)器中最典型的是十進制計數(shù)器。非二進制計數(shù)器中最典型的是十進制計數(shù)器。3 3按計數(shù)器中觸發(fā)器翻轉能否與計數(shù)脈沖同按計數(shù)器中觸發(fā)器翻轉能否與計數(shù)脈沖同步分為同步計數(shù)器和異步計數(shù)器。步分為同步計數(shù)器和異步計數(shù)器。 一、二進制計數(shù)器一、二進制計數(shù)器1 1二進制異步計數(shù)器二進制異步計數(shù)器 1 1二進制異步加法計數(shù)器二進制異步加法計數(shù)器4 4

10、位位 任務原理：任務原理： 4個個JK觸發(fā)器都接成觸發(fā)器都接成T觸發(fā)器。觸發(fā)器。 每當每當Q2由由1變變0，F(xiàn)F3向相反的形狀翻轉一次。向相反的形狀翻轉一次。 每來一個每來一個CP的下降沿時，的下降沿時，F(xiàn)F0向相反的形狀翻轉一次；向相反的形狀翻轉一次； 每當每當Q0由由1變變0，F(xiàn)F1向相反的形狀翻轉一次；向相反的形狀翻轉一次； 每當每當Q1由由1變變0，F(xiàn)F2向相反的形狀翻轉一向相反的形狀翻轉一次；次；1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖清零脈沖QQQQ用用“察看法作出該電路的時序波形圖和形狀圖。察看法作出該電路

11、的時序波形圖和形狀圖。由時序圖可以看出，由時序圖可以看出，Q0Q0、QlQl、Q2Q2、Q3Q3的周期分別是計數(shù)脈沖的周期分別是計數(shù)脈沖(CP)(CP)周周期的期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因此計數(shù)器也可作為分頻器。倍，因此計數(shù)器也可作為分頻器。CPQ0Q1Q2Q32 2二進制異步減法計數(shù)器二進制異步減法計數(shù)器用用4 4個上升沿觸發(fā)的個上升沿觸發(fā)的D D觸發(fā)器組成的觸發(fā)器組成的4 4位異步二進制減法計數(shù)器。位異步二進制減法計數(shù)器。任務原理：任務原理：D觸發(fā)器也都接成觸發(fā)器也都接成T觸發(fā)器。觸發(fā)器。 由于是上升沿觸發(fā)，那么應將低位觸發(fā)器的由于是上升沿觸發(fā)，那么應將低位

12、觸發(fā)器的Q端與相鄰高位觸發(fā)器端與相鄰高位觸發(fā)器的時鐘脈沖輸入端相連，即從的時鐘脈沖輸入端相連，即從Q端取借位信號。端取借位信號。 它也同樣具有分頻作用。它也同樣具有分頻作用。C1CPFF31DQ3計數(shù)脈沖QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脈沖CR二進制異步減法計數(shù)器的時序波形圖和形狀圖。二進制異步減法計數(shù)器的時序波形圖和形狀圖。在異步計數(shù)器中，高位觸發(fā)器的形狀翻轉必需在相鄰觸發(fā)器產(chǎn)生進位信號在異步計數(shù)器中，高位觸發(fā)器的形狀翻轉必需在相鄰觸發(fā)器產(chǎn)生進位信號加計數(shù)或借位信號減計數(shù)之后才干實現(xiàn)，所以任務速度較低。加計數(shù)或借位信號減計數(shù)之后才干實

13、現(xiàn)，所以任務速度較低。為了提高計數(shù)速度，可采用同步計數(shù)器。為了提高計數(shù)速度，可采用同步計數(shù)器。 231 0QQQ Q0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q32 2二進制同步計數(shù)器二進制同步計數(shù)器1 1二進制同步加法計數(shù)器二進制同步加法計數(shù)器由于該計數(shù)器的翻轉規(guī)律性較強，只需用由于該計數(shù)器的翻轉規(guī)律性較強，只需用“察看法就可設計出電路：察看法就可設計出電路：由于是由于是“同步方式，同步方式，所以將一切觸發(fā)器的所以將一切觸發(fā)器的CPCP端連在一同，接計端連在一同，接計數(shù)脈沖。數(shù)脈沖。 然后分

14、析形狀圖，然后分析形狀圖，選擇適當?shù)倪x擇適當?shù)腏KJK信號。信號。1KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清零脈沖1JQ&計數(shù)脈沖RQ&1KQ1J11J1KQ0CR分析形狀圖可見：分析形狀圖可見：FF0FF0：每來一個：每來一個CPCP，向相反的形狀翻轉一次。所以選，向相反的形狀翻轉一次。所以選J0=K0=1J0=K0=1。FF1：當：當Q0=1時，來一個時，來一個CP，向相反的形狀翻轉一次。所以選，向相反的形狀翻轉一次。所以選J1=K1= Q0 。FF2：當：當Q0Q1=1時，時， 來一個來一個CP，向相反的形狀翻轉一次。

15、所以，向相反的形狀翻轉一次。所以選選J2=K2= Q0Q1FF3： 當當Q0Q1Q3=1時，時， 來一個來一個CP，向相反的形狀翻轉一次。所，向相反的形狀翻轉一次。所以選以選J3=K3= Q0Q1Q312 2二進制同步減法計數(shù)器二進制同步減法計數(shù)器分析分析4 4位二進制同步減法計數(shù)器的形狀表，很容易看出，只需將位二進制同步減法計數(shù)器的形狀表，很容易看出，只需將各觸發(fā)器的驅動方程改為：各觸發(fā)器的驅動方程改為：將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加/ /減控制信號減控制信號X X便便構成構成4 4位二進制同步可逆計數(shù)器，各觸發(fā)器的驅動方程為：位二進

16、制同步可逆計數(shù)器，各觸發(fā)器的驅動方程為：就構成了就構成了4 4位二進制同步減法計數(shù)器。位二進制同步減法計數(shù)器。w3 3二進制同步可逆計數(shù)器二進制同步可逆計數(shù)器當控制信號當控制信號X=1時，時，F(xiàn)F1FF3中的各中的各J、K端分別與低位各觸發(fā)端分別與低位各觸發(fā)器的器的Q端相連，作加法計數(shù)。端相連，作加法計數(shù)。作出二進制同步可逆計數(shù)器的邏輯圖：作出二進制同步可逆計數(shù)器的邏輯圖：當控制信號當控制信號X=0時，時，F(xiàn)F1FF3中的各中的各J、K端分別與低位各觸發(fā)器端分別與低位各觸發(fā)器的端相連，作減法計數(shù)。的端相連，作減法計數(shù)。實現(xiàn)了可逆計數(shù)器的功能。實現(xiàn)了可逆計數(shù)器的功能。QR02Q11JQCRRQF

17、F清零脈沖FFC10C11K1K計數(shù)脈沖1K1QC12RCPQ1J1FF1J1J1KQR3C1FF3Q&111X 加/減控制信號Q3 3集成二進制計數(shù)器舉例集成二進制計數(shù)器舉例 1 14 4位二進制同步加法計數(shù)器位二進制同步加法計數(shù)器7416174161RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET11D2D3DCPLDRDRCO 異步清零。異步清零。w7416174161具有以下功能：具有以下功能： 計數(shù)。計

18、數(shù)。 同步并行預置數(shù)。同步并行預置數(shù)。RCO為進位輸出端。為進位輸出端。 堅持。堅持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCOQCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零異步同步置數(shù)加法計數(shù)保持24位二進制同步可逆計數(shù)器位二進制同步可逆計數(shù)器74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D

19、二、非二進制計數(shù)器二、非二進制計數(shù)器N進制計數(shù)器又稱模進制計數(shù)器又稱模N計數(shù)器。計數(shù)器。當當N=2n時，就是前面討論的時，就是前面討論的n位二進制計數(shù)器；位二進制計數(shù)器；當當N2n時，為非二進制計數(shù)器。非二進制計時，為非二進制計數(shù)器。非二進制計數(shù)器中最常用的是十進制計數(shù)器。數(shù)器中最常用的是十進制計數(shù)器。1 1 8421BCD8421BCD碼同步十進制加法計數(shù)器碼同步十進制加法計數(shù)器QQ1KR1J2QC10C111JFFRQ計數(shù)脈沖清零脈沖CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&用前面引見的同步時序邏輯電路分析方法對該電路進展分析。用前面引見的同步時序邏

20、輯電路分析方法對該電路進展分析。1寫出驅動方程：寫出驅動方程：10J10KnnQQJ031nQK01nnQQJ012nnQQK012nnnQQQJ0123n03QK 然后將各驅動方程代入然后將各驅動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：2轉換成次態(tài)方程：轉換成次態(tài)方程： 先寫出先寫出JK觸發(fā)器的特性方程觸發(fā)器的特性方程nnQQJ03110J10KnQK01nnQQJ012nnQQK012nnnQQQJ0123n03QK nnnQKQJQ1nnnnQQKQJQ0000010nnnnnnnnQQQQQQKQJQ10103111111nnnnnn

21、nnnQQQQQQQKQJQ201201222212nnnnnnnnnQQQQQQQKQJQ3030123333133作形狀轉換表。作形狀轉換表。設初態(tài)為設初態(tài)為Q3Q2Q1Q0=0000Q3Q2Q1Q0=0000，代入次態(tài)方程進展計算，代入次態(tài)方程進展計算，得形狀轉換表如表得形狀轉換表如表6.3.56.3.5所示。所示。4 4作形狀圖及時序圖。作形狀圖及時序圖。2310QQQ Q0000100001000011000100101001010101100111CPQ0Q1Q2Q3123456789105檢查電路能否自啟動檢查電路能否自啟動 用同樣的分析的方法分別求出用同樣的分析的方法分別求出6

22、種無效形狀下的次態(tài)，得到完好的種無效形狀下的次態(tài)，得到完好的形狀轉換圖?？梢?，該計數(shù)器可以自啟動。形狀轉換圖?？梢姡撚嫈?shù)器可以自啟動。 由于電路中有由于電路中有4個觸發(fā)器，它們的形狀組合共有個觸發(fā)器，它們的形狀組合共有16種。而在種。而在8421BCD碼計數(shù)器中只用了碼計數(shù)器中只用了10種，稱為有效形狀。其他種，稱為有效形狀。其他6種形狀種形狀稱為無效形狀。稱為無效形狀。當由于某種緣由，使計數(shù)器進入無效形狀時，假設能在時鐘信號作當由于某種緣由，使計數(shù)器進入無效形狀時，假設能在時鐘信號作用下，最終進入有效形狀，我們就稱該電路具有自啟動才干。用下，最終進入有效形狀，我們就稱該電路具有自啟動才干。

23、231 0QQQ Q0000100001000011000100101001010101100111101010111101110011111110有效循環(huán)28421BCD碼異步十進制加法計數(shù)器碼異步十進制加法計數(shù)器CP2=Q1 當當FF1的的Q1由由10時，時，Q2才能夠改動形狀。才能夠改動形狀。用前面引見的異步時序邏輯電路分析方法對該電路進展分析：用前面引見的異步時序邏輯電路分析方法對該電路進展分析：1 1寫出各邏輯方程式。寫出各邏輯方程式。 時鐘方程：時鐘方程： CP0=CP CP0=CP 時鐘脈沖源的下降沿觸發(fā)。時鐘脈沖源的下降沿觸發(fā)。CP1=Q0 當當FF0的的Q0由由10時，時，Q

24、1才能夠改動形狀。才能夠改動形狀。)CP3=Q0 當當FF0的的Q0由由10時，時，Q3才能夠改動形狀才能夠改動形狀)1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖清零脈沖QQQQ&1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖清零脈沖QQQQ&各觸發(fā)器的驅動方程：各觸發(fā)器的驅動方程：10J10KnQJ3111K12J12KnnQQJ12313K2將各驅動方程代入將各驅動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方

25、程：器的次態(tài)方程：10J10KnQJ3111K12J12KnnQQJ12313KnnnnQQKQJQ0000010CP由10時此式有效 nnnnnQQQKQJQ13111111Q0由10時此式有效 nnnnQQKQJQ2222212Q1由10時此式有效 nnnnnnQQQQKQJQ312333313Q0由10時此式有效 3作形狀轉換表。設初態(tài)為設初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進展計算，得形狀轉換，代入次態(tài)方程進展計算，得形狀轉換表。表。3 3集成十進制計數(shù)器舉例集成十進制計數(shù)器舉例1 18421BCD8421BCD碼同步加法計數(shù)器碼同步加法計數(shù)器74160741603Q2QET

26、CP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL2 2二二五五十進制異步加法計數(shù)器十進制異步加法計數(shù)器7429074290二進制計數(shù)器的時鐘輸入端為二進制計數(shù)器的時鐘輸入端為CP1CP1，輸出端為，輸出端為Q0Q0；五進制計數(shù)器的時鐘輸入端為五進制計數(shù)器的時鐘輸入端為CP2CP2，輸出端為，輸出端為Q1Q1、Q2Q2、Q3Q3。7429074290包含一個獨立的包含一個獨立的1 1位二進制計數(shù)器和一個獨立的異步五進制計數(shù)器。位二進制計數(shù)器和一個獨立的異步五進制計

27、數(shù)器。假設將假設將Q0Q0與與CP2CP2相連，相連，CP1CP1作時鐘脈沖輸入端，作時鐘脈沖輸入端，Q0Q0Q3Q3作輸出端，那么作輸出端，那么為為8421BCD8421BCD碼十進制計數(shù)器。碼十進制計數(shù)器。RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR 74290的功能： 異步清零。 計數(shù)。 異步置數(shù)置9。 4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR三、集成計數(shù)器的運用三、集成計數(shù)器的

28、運用1 1同步級聯(lián)。同步級聯(lián)。例：用兩片例：用兩片4 4位二進制加法計數(shù)器位二進制加法計數(shù)器7416174161采用同步級聯(lián)方式構成的采用同步級聯(lián)方式構成的8 8位位二進制同步加法計數(shù)器，模為二進制同步加法計數(shù)器，模為161616=25616=256。1 1計數(shù)器的級聯(lián)計數(shù)器的級聯(lián)3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111計數(shù)脈沖清零脈沖0132Q Q Q Q4576Q Q Q Q2 2異步級聯(lián)異步級聯(lián) 例：用兩片例：用兩片7419174191采用異步級聯(lián)方式構成采用異步級聯(lián)方式構

29、成8 8位二進制異步可逆計數(shù)器。位二進制異步可逆計數(shù)器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)計數(shù)脈沖D/UENL0132Q Q Q QQ6Q7Q4Q5D3用計數(shù)器的輸出端作進位用計數(shù)器的輸出端作進位/借位端借位端有的集成計數(shù)器沒有進位有的集成計數(shù)器沒有進位/借位輸出端，這時可根據(jù)詳細情況，借位輸出端，這時可根據(jù)詳細情況，用計數(shù)器的輸出信號用計數(shù)器的輸出信號Q3、Q2、Q1、Q0產(chǎn)生一個進位產(chǎn)生一個進位/借位。借位。例：如用兩片例：如用兩片74290采用異步級聯(lián)

30、方式組成的二位采用異步級聯(lián)方式組成的二位8421BCD碼十進碼十進制加法計數(shù)器。制加法計數(shù)器。 模為模為1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)計數(shù)脈沖置數(shù)脈沖清零脈沖個位輸出十位輸出01Q2QQ3Q01Q2QQ3Q2 2組成恣意進制計數(shù)器組成恣意進制計數(shù)器1異步清零法異步清零法 異步清零法適用于具有異步清零端的集成計數(shù)器。異步清零法適用于具有異步清零端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74160和與非門組成的和與非門組成的6進制計數(shù)器。進

31、制計數(shù)器。QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ計數(shù)脈沖RCO20DRD&Q0Q0000Q00010100001100102100101100101100010111Q3EWB舉例舉例2同步清零法同步清零法同步清零法適用于具有同步清零端的集成計數(shù)器。同步清零法適用于具有同步清零端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74163和與非門組成的和與非門組成的6進制計數(shù)器。進制計數(shù)器。QDRETEP74163DRCO33QD211QL010QDCPDD1計數(shù)脈沖2&0132Q Q Q Q3Q0010000000011Q0001Q1Q01002

32、0101EWB舉例舉例3異步預置數(shù)法異步預置數(shù)法異步預置數(shù)法適用于具有異步預置端的集成計數(shù)器。異步預置數(shù)法適用于具有異步預置端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74191和與非門組成的余和與非門組成的余3碼碼10進制計數(shù)器。進制計數(shù)器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100計數(shù)脈沖&Q30QQ21Q1100011001101001101002Q11011QQQ30101011110010110100010104同步預置數(shù)法同步預置數(shù)法同步預置數(shù)法適用于具有同步預置端的集成計數(shù)器。同步預置數(shù)法適用于具有同步預置端的集成計數(shù)器。例：

33、用集成計數(shù)器例：用集成計數(shù)器74160和與非門組成的和與非門組成的7進制計數(shù)器。進制計數(shù)器。QDRETEP74160DRCO33QD211QL010QDCPDD1計數(shù)脈沖200111Q30QQ21Q3Q0101000110111Q0100Q1Q1000210010110EWB舉例舉例例例6.3.1 6.3.1 用用7416074160組成組成4848進制計數(shù)器。進制計數(shù)器。先將兩芯片采用同步級聯(lián)方式銜接成先將兩芯片采用同步級聯(lián)方式銜接成100100進制計數(shù)器，進制計數(shù)器， 然后再用異步清零法組成了然后再用異步清零法組成了4848進制計數(shù)器。進制計數(shù)器。解：由于解：由于N N4848，而，而74

34、16074160為模為模1010計數(shù)器，所以要用兩片計數(shù)器，所以要用兩片7416074160構成構成此計數(shù)器。此計數(shù)器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRDDLD13DD3DCPQ Q00RCO74160(2)L21ETQDQR2DEP1計數(shù)脈沖&113 3組成分頻器組成分頻器前面提到，模前面提到，模N N計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖頻計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖頻率的率的1/N1/N，因此可用模，因此可用模N N計數(shù)器組成計數(shù)器組成N N分頻器。分頻器。解：解： 由于由于32768=21532768=215，經(jīng)，經(jīng)1515級二

35、分頻，就可獲得頻率為級二分頻，就可獲得頻率為1Hz1Hz的脈沖的脈沖信號。因此將四片信號。因此將四片7416174161級聯(lián)，從高位片級聯(lián)，從高位片4 4的的Q2Q2輸出即可。輸出即可。例例6.3.2 6.3.2 某石英晶體振蕩器輸出脈沖信號的頻率為某石英晶體振蕩器輸出脈沖信號的頻率為32768Hz32768Hz，用，用7416174161組成分頻器，將其分頻為頻率為組成分頻器，將其分頻為頻率為1Hz1Hz的脈沖信號。的脈沖信號。D13DD3DCPQ Q00RCO74161(4)L21ETQDQR2DEP1RRCO0CP0D3DDD1QQETQ3DQEPL1D1274161(3)2QCP332

36、Q1EP74161(2)D0D2DQD10QDRETLRCOD3RQ1DQDCP0EPD1L2D1RCO3ETDQD074161(1)2Q111111ff=1Hz=32768Hz4 4組成序列信號發(fā)生器組成序列信號發(fā)生器序列信號序列信號在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號。在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號。例：用例：用74161及門電路構成序列信號發(fā)生器。及門電路構成序列信號發(fā)生器。其中其中74161與與G1構成了一個模構成了一個模5計數(shù)器。計數(shù)器。 ，因此，這是一個，因此，這是一個01010序列信號發(fā)生器，序列長度序列信號發(fā)生器，序列長度P=5。 例例6.3.3 試用計數(shù)

37、器試用計數(shù)器74161和數(shù)據(jù)選擇器設計一個和數(shù)據(jù)選擇器設計一個01100011序列發(fā)生器。序列發(fā)生器。 解：由于序列長度解：由于序列長度P=8，故將，故將74161構成模構成模8計數(shù)器，并選用數(shù)據(jù)選擇計數(shù)器，并選用數(shù)據(jù)選擇器器74151產(chǎn)生所需序列，從而得電路如圖產(chǎn)生所需序列，從而得電路如圖6.3.31所示。所示。5組成脈沖分配器組成脈沖分配器74161DD32DDLQQRDQ01301CPCP1ET2EPD1RCOQ1000Y22BA2AY1G1YA474138YYGGY0Y315YA7612Y60Y235YY14YYY7YCPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7Y6.4 6.4 數(shù)碼

38、存放器與移位存放器數(shù)碼存放器與移位存放器集成數(shù)碼存放器集成數(shù)碼存放器74LSl75 ：一、一、 數(shù)碼存放器數(shù)碼存放器數(shù)碼存放器數(shù)碼存放器存儲二進制數(shù)碼的時序電路組件存儲二進制數(shù)碼的時序電路組件1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR74LS17574LS175的功能的功能: :RD是異步清零控制端。是異步清零控制端。D0D3是并行數(shù)據(jù)輸入端，是并行數(shù)據(jù)輸入端，CP為時鐘脈沖端。為時鐘脈沖端。Q0Q3是并行數(shù)據(jù)輸出端。是并行數(shù)據(jù)輸出端。二、移位存放器二、移位存放器 移位存放器移位存放器不但可以存放數(shù)碼，而

39、且在移位脈沖作用下，存放器中的數(shù)不但可以存放數(shù)碼，而且在移位脈沖作用下，存放器中的數(shù)碼可根據(jù)需求向左或向右挪動碼可根據(jù)需求向左或向右挪動1 1位。位。1 1單向移位存放器單向移位存放器 1 1右移存放器右移存放器D D觸發(fā)器組成的觸發(fā)器組成的4 4位右移存放器位右移存放器右移存放器的構造特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。右移存放器的構造特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸出D0D1D20FF1FF2FF3FF并 行 輸 出D3設移位存放器的初始形狀為設移位存放器的初始形狀為0000，

40、串行輸入數(shù)碼，串行輸入數(shù)碼DI=1101，從高位，從高位到低位依次輸入。其形狀表如下：到低位依次輸入。其形狀表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸出D0D1D20FF1FF2FF3FF并 行 輸 出D3右移存放器的時序圖：右移存放器的時序圖： 由于右移存放器移位的方向為由于右移存放器移位的方向為DIQ0Q1Q2Q3DIQ0Q1Q2Q3，即由低位向，即由低位向高位移，所以又稱為上移存放器。高位移，所以又稱為上移存放器。在在4 4個移位脈沖作用下，輸入的個移位脈沖作用下，輸入的4 4位串行數(shù)碼位串行數(shù)碼11011101全部存入了存放器中。

41、全部存入了存放器中。這種輸入方式稱為串行輸入方式。這種輸入方式稱為串行輸入方式。CPQ0Q1Q21234567893QID11102 2左移存放器左移存放器 2 2 雙向移位存放器雙向移位存放器 將右移存放器和左移存放器組合起來，并引入一控制將右移存放器和左移存放器組合起來，并引入一控制端端S S便構成既可左移又可右移的雙向移位存放器。便構成既可左移又可右移的雙向移位存放器。左移存放器的構造特點：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。左移存放器的構造特點：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。1DC1RQ1DQRC1Q1D1DC1C1RQRCPCRD01DFF0FF1FF23FF20并 行

42、 輸 出3QQ1QQID串行輸入串行輸出2D3D當當S=1時，時，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實現(xiàn)右移，實現(xiàn)右移操作；操作；其中，其中，DSR為右移串行輸入端，為右移串行輸入端，DSL為左移串行輸入端。為左移串行輸入端。當當S=0時，時，D0=Q1、D1=Q2、D2=Q3、D3=DSL，實現(xiàn)左移操，實現(xiàn)左移操作。作。RFF1DC13Q&1R1DC12FFQ&1R1DC11FFQ&1FF&C1R01DQ1111QQQQ1302CPCR串行輸入SLD（左移）串行輸入DSR（右移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS=1：右移

43、S=0：左移并 行 輸 出三、集成移位存放器三、集成移位存放器741947419474194為四位雙向移位存放器。為四位雙向移位存放器。Q0和和Q3分別是左移和右移時的串行輸出端，分別是左移和右移時的串行輸出端，Q0、Q1、Q2和和Q3為并行輸出端。為并行輸出端。DSL 和和DSR分別是左移和右移串行輸入。分別是左移和右移串行輸入。D0、D1、D2和和D3是并是并行輸入端。行輸入端。0Q1QS3D2D1D0D2Q3Q7419441235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRDCPSLSR01SRSLS1CPDDDD74194的功能

44、表：的功能表：四、移位存放器構成的移位型計數(shù)器四、移位存放器構成的移位型計數(shù)器 1. 環(huán)形計數(shù)器環(huán)形計數(shù)器 環(huán)形計數(shù)器的特點：環(huán)形計數(shù)器的特點： 電路簡單，電路簡單，N位移位存放器可以計位移位存放器可以計N個數(shù)，實現(xiàn)模個數(shù)，實現(xiàn)模N計計數(shù)器。形狀為數(shù)器。形狀為1的輸出端的序號等于計數(shù)脈沖的個數(shù)，的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需求譯碼電路。通常不需求譯碼電路。0Q1QS3D2D1D0D2Q3Q74194SRDCPDSLSRD01111000START0Q31000Q0100Q2Q0010100012扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器為了添加有效計數(shù)形狀，擴展計數(shù)器的模，可用扭環(huán)形計數(shù)器。為了添加

45、有效計數(shù)形狀，擴展計數(shù)器的模，可用扭環(huán)形計數(shù)器。普通來說，普通來說，N位移位存放器可以組成模位移位存放器可以組成模2N的扭環(huán)形計數(shù)器，只需將的扭環(huán)形計數(shù)器，只需將末級輸出反相后，接到串行輸入端。末級輸出反相后，接到串行輸入端。QD1SR013SQQSSLD74194DRDDCPQ02D1D32010清零Q100000012QQ00000300111Q11000111111011116.5 6.5 同步時序邏輯電路的設計方法同步時序邏輯電路的設計方法一、同步時序邏輯電路的設計方法一、同步時序邏輯電路的設計方法1 1同步時序邏輯電路的設計步驟同步時序邏輯電路的設計步驟3 3形狀分配，又稱形狀編碼。

46、即把一組適當?shù)亩M制代碼分配給形狀分配，又稱形狀編碼。即把一組適當?shù)亩M制代碼分配給簡化形狀圖表中各個形狀。簡化形狀圖表中各個形狀。1 1根據(jù)設計要求，設定形狀，導出對應形狀圖或形狀表。根據(jù)設計要求，設定形狀，導出對應形狀圖或形狀表。2 2形狀化簡。消去多余的形狀，得簡化形狀圖表。形狀化簡。消去多余的形狀，得簡化形狀圖表。4 4選擇觸發(fā)器的類型。選擇觸發(fā)器的類型。5 5根據(jù)編碼形狀表以及所采用的觸發(fā)器的邏輯功能，導出待設計根據(jù)編碼形狀表以及所采用的觸發(fā)器的邏輯功能，導出待設計電路的輸出方程和驅動方程。電路的輸出方程和驅動方程。6 6根據(jù)輸出方程和驅動方程畫出邏輯圖。根據(jù)輸出方程和驅動方程畫出邏

47、輯圖。7 7檢查電路能否自啟動。檢查電路能否自啟動。2 2同步計數(shù)器的設計舉例同步計數(shù)器的設計舉例例例6.5.1 6.5.1 設計一個同步設計一個同步5 5進制加法計數(shù)器進制加法計數(shù)器2 2形狀分配，列形狀轉換編碼表。形狀分配，列形狀轉換編碼表。(1(1根據(jù)設計要求，設定形狀，根據(jù)設計要求，設定形狀，畫出形狀轉換圖。該形狀圖不須化簡。畫出形狀轉換圖。該形狀圖不須化簡。S0S1S2S3S43 3選擇觸發(fā)器。選用選擇觸發(fā)器。選用JKJK觸發(fā)器。觸發(fā)器。4 4求各觸發(fā)器的驅動方程和進位輸出方程。求各觸發(fā)器的驅動方程和進位輸出方程。 列出列出JKJK觸發(fā)器的驅動表，畫出電路的次態(tài)卡諾圖。觸發(fā)器的驅動表

48、，畫出電路的次態(tài)卡諾圖。Q Q10n n2Qn1000011110001010100011000根據(jù)次態(tài)卡諾圖和根據(jù)次態(tài)卡諾圖和JK觸發(fā)器的驅動表可得各觸發(fā)器的驅動卡諾圖：觸發(fā)器的驅動表可得各觸發(fā)器的驅動卡諾圖：Qn1Q0n2Qn10J200QnnQ1 02=J0001111010nQ12nQ Qn02KK =2001011010111Q Q10n n2Qn1000011110001010100011000Q Q10n n2Qn1000011110001010100011000nQ112nQ Qn01J0nQ0J =10010110101011000211n0QQ1nQ00n1K1100n=Q

49、1KnQ12nQ Qn00J0010110101011000211n0QQ1nQ0n0K1111012n=Q0JK0=1再畫出輸出卡諾圖再畫出輸出卡諾圖 可得電路的輸出方程：可得電路的輸出方程：5 將各驅動方程與輸出方程歸將各驅動方程與輸出方程歸納如下：納如下：6 6畫邏輯圖。畫邏輯圖。100111YQ01QQ0nn1n20010000QC1C1Q1K1J1J1J1K1KC1Q&2Q0QQ1CPY進位輸出利用邏輯分析的方法畫出電路完好的形狀圖。利用邏輯分析的方法畫出電路完好的形狀圖。7檢查能否自啟動檢查能否自啟動可見，假設電路進入無效形狀可見，假設電路進入無效形狀101、110、111

50、時，在時，在CP脈沖作用下，脈沖作用下，分別進入有效形狀分別進入有效形狀010、010、000。所以電路可以自啟動。所以電路可以自啟動。0QQ1Q2/Y000001010011100/0/0/0/0/1/1101/1110111/13普通時序邏輯電路的設計舉例普通時序邏輯電路的設計舉例典型的時序邏輯電路具有外部輸入變量典型的時序邏輯電路具有外部輸入變量X X，所以設計，所以設計過程要復雜一些。過程要復雜一些。S0初始形狀或沒有收到初始形狀或沒有收到1時的形狀；時的形狀； 例例6.5.2 6.5.2 設計一個串行數(shù)據(jù)檢測器。該檢測器有一個輸入端設計一個串行數(shù)據(jù)檢測器。該檢測器有一個輸入端X X，

51、它的功能是對輸入信號進展檢測。當延續(xù)輸入三個它的功能是對輸入信號進展檢測。當延續(xù)輸入三個1 1以及三個以及三個以上以上1 1時，該電路輸出時，該電路輸出Y=1Y=1，否那么輸出，否那么輸出Y=0Y=0。 解：解： 1 1根據(jù)設計要求，設定形狀根據(jù)設計要求，設定形狀: :：S2延續(xù)收到兩個延續(xù)收到兩個1后的形狀；后的形狀；S1收到一個收到一個1后的形狀；后的形狀；S3延續(xù)收到三個延續(xù)收到三個1以及三個以上以及三個以上1后的形狀。后的形狀。 3 3形狀化簡。形狀化簡。 察看上圖可知，察看上圖可知，S2S2和和S3S3是等價形狀，所以將是等價形狀，所以將S2S2和和S3S3合并，并用合并，并用S2S

52、2表示，得表示，得簡化形狀圖簡化形狀圖: :2 2根據(jù)題意可畫出原始形狀圖：根據(jù)題意可畫出原始形狀圖：S0S1S2S3X/YS0/00/00/01/01/01/11/10/0S2SS10X/YS0/00/01/01/00/01/1 4 4形狀分配。形狀分配。 該電路有該電路有3 3個形狀，可以用個形狀，可以用2 2位二進制代碼組合位二進制代碼組合0000、0101、1010、1111中的中的 三個代碼表示。本例取三個代碼表示。本例取S0=00S0=00、S1=01S1=01、S2=11S2=11。5 5選擇觸發(fā)器。選擇觸發(fā)器。 本例選用本例選用2 2個個D D觸發(fā)器。觸發(fā)器。1/00/01/0

53、0/00/0X/Y1/1Q1Q0000111圖6.5.9 例6.5.2編碼后的狀態(tài)圖6 6求出形狀方程、驅動方程和輸出方程。求出形狀方程、驅動方程和輸出方程。列出列出D D觸發(fā)器的驅動表、畫出電路的次態(tài)和輸出卡諾圖。觸發(fā)器的驅動表、畫出電路的次態(tài)和輸出卡諾圖。由輸出卡諾圖可得電路的輸出方程：由輸出卡諾圖可得電路的輸出方程：根據(jù)次態(tài)卡諾圖和根據(jù)次態(tài)卡諾圖和D觸發(fā)器的驅動表可得各觸發(fā)器的驅動卡諾圖：觸發(fā)器的驅動表可得各觸發(fā)器的驅動卡諾圖：由各驅動卡諾圖可得電路的驅動方程：由各驅動卡諾圖可得電路的驅動方程：0Q0n1011000D0D=0100n1Q111QnX011X1Q110010X0n010010Q0nD01110D =X7 7畫邏輯圖。畫邏輯圖。根據(jù)驅動方程和輸出方程，畫出邏輯圖。根據(jù)驅動方程和輸出方程，畫出邏輯圖。8檢查能否自啟動。檢查能否自啟動。0/01/0100/001Q1/10/0111/11/01X/Y0000/0QQ0C11DQC11DQX&CPQ1Y&二、異步時序邏輯電路的設計方法二、異步時序邏輯電路的設計方法 異步時序電路的設計比同步電路多一步，即求各觸發(fā)器異步時序電路的設計比同步電路多一步